KR20200118761A - 에칭 방법 및 플라즈마 처리 장치 - Google Patents

에칭 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20200118761A
KR20200118761A KR1020200041140A KR20200041140A KR20200118761A KR 20200118761 A KR20200118761 A KR 20200118761A KR 1020200041140 A KR1020200041140 A KR 1020200041140A KR 20200041140 A KR20200041140 A KR 20200041140A KR 20200118761 A KR20200118761 A KR 20200118761A
Authority
KR
South Korea
Prior art keywords
gas
region
etching
hydrogen
fluorocarbon
Prior art date
Application number
KR1020200041140A
Other languages
English (en)
Inventor
타쿠 고히라
마사히로 타도코로
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200118761A publication Critical patent/KR20200118761A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H01L27/11551—
    • H01L27/11578—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Abstract

실리콘 산화막 및 실리콘 질화막의 두 종류의 막을 포함하는 피가공물에 대한 에칭을 양 막에 공통의 조건에 의해 한 번에 행할 수 있는 것이다. 하나의 예시적 실시 형태에 따른 에칭 방법에서는, 피가공물의 온도는 -30℃ 이상 30℃ 이하로 유지되고, 또한 에칭에 이용하는 1 또는 복수의 플루오르카본 가스 중 제 i 플루오르카본 가스의 유량을 J(i), 당해 가스의 원소 조성에 포함되는 불소 원자, 탄소 원자의 각각의 개수를 M(i), N(i)라 하여 J(i) × N(i) / M(i)를 i가 취할 수 있는 모든 값에 대하여 더한 값을 Ua로 하고, 에칭에 이용하는 1 또는 복수의 수소 함유 가스 중 제 k 수소 함유 가스의 유량을 J(k), 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 하여 J(k) × H(k)를 k가 취할 수 있는 모든 값에 대하여 더한 값을 Ub라 한 경우에, Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족한다.

Description

에칭 방법 및 플라즈마 처리 장치 {ETCHING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시의 예시적 실시 형태는 에칭 방법 및 플라즈마 처리 장치에 관한 것이다.
3 차원 구조를 가지는 NAND형 플래시 메모리 디바이스의 제조에서는 실리콘 산화막과 실리콘 질화막을 포함하는 다층막의 에칭이 행해질 수 있다. 예를 들면, 특허 문헌 1에 개시된 에칭 방법은, 제 1 공정 및 제 2 공정을 구비한다. 제 1 공정은, 피처리체가 준비된 플라즈마 처리 장치의 처리 용기 내에서, 플루오르카본 가스 및 하이드로 플루오르카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성한다. 제 2 공정은, 플라즈마 처리 장치의 처리 용기 내에서, 수소 가스, 하이드로 플루오르카본 가스 및 질소 가스를 포함하는 제 2 처리 가스의 플라즈마를 생성한다. 이 방법에서는, 제 1 공정 및 제 2 공정이 교호로 반복된다.
특허 문헌 2에 개시된 에칭 방법은, 제 1 플라즈마 처리 공정, 제 2 플라즈마 처리 공정을 포함한다. 제 1 플라즈마 처리 공정은, 플라즈마 처리 장치의 처리 용기 내에서, 플루오르카본 가스 및 산소 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성한다. 제 2 플라즈마 처리 공정은, 처리 용기 내에서, 수소 가스, 삼불화 질소 가스, 취화수소 가스 및 탄소 함유 가스를 포함하는 제 2 처리 가스의 플라즈마를 생성한다. 제 1 플라즈마 처리 공정에서는, 정전 척의 온도가 제 1 온도로 설정된다. 제 2 플라즈마 처리 공정에서는, 정전 척의 온도가 제 1 온도보다 낮은 제 2 온도로 설정된다.
또한, 특허 문헌 3에는 에칭 처리 방법이 개시되어 있다. 이 방법은, 플라즈마 생성용의 고주파 전력에 의해 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, -30℃ 이하의 극저온 환경에 있어서, 생성된 플라즈마에 의해 실리콘 산화막 및 질화 실리콘막의 에칭 대상막을 에칭한다. 이 에칭은, 하나의 에칭 대상막을 에칭하는 제 1 에칭의 에칭 레이트와, 하나의 에칭 대상막과 상이한 구조의 다른 에칭 대상막을 에칭하는 제 2 에칭의 에칭 레이트와의 차가 ±20% 이내로 제어된다.
일본특허공개공보 2016-192483호 일본특허공개공보 2016-225437호 일본특허공개공보 2016-207840호
본 개시는, 실리콘 산화막 및 실리콘 질화막의 두 종류의 막을 포함하는 피가공물에 대한 에칭을 양 막에 공통의 조건에 의해 한 번에 행할 수 있는 기술을 제공한다.
하나의 예시적 실시 형태에 있어서, 피가공물을 에칭하는 방법이 제공된다. 이 방법은, 플라즈마 처리 장치의 처리 용기 내에 마련된 배치대에 피가공물을 배치하고, 피가공물의 온도를 미리 설정된 온도 범위로 유지하는 설정을 행한다. 또한 이 방법은, 피가공물의 온도를 상기의 온도 범위로 유지하면서, 처리 용기 내에 처리 가스의 플라즈마를 생성하고, 플라즈마를 이용하여 피가공물에 대한 에칭 처리를 행한다. 피가공물은 실리콘 산화막 및 실리콘 질화막을 포함한다. 처리 가스는 제 1 가스 및 제 2 가스를 포함한다. 제 1 가스는 플루오르카본 가스이다. 제 2 가스는 수소 함유 가스이다. 온도 범위는 -30℃ 이상 30℃ 이하이다. 제 1 가스는 p 종류(p는 1 이상의 정수)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함한다. 제 2 가스는 q 종류(q는 1 이상의 정수)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함한다. 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스의 에칭 처리의 실행 중에 있어서의 유량을 J(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 한다. i가 취할 수 있는 모든 값(i는 1 이상 p 이하의 정수)에 대하여 J(i) × N(i) / M(i)를 더한 값을 Ua라 한다. 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(k)라 한다. 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 한다. k가 취할 수 있는 모든 값(k는 1 이상 q 이하의 정수)에 대하여 J(k) × H(k)를 더한 값을 Ub라 한다. Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족한다.
본 개시에 따르면, 실리콘 산화막 및 실리콘 질화막의 두 종류의 막을 포함하는 피가공물에 대한 에칭을 양 막에 공통의 조건에 의해 한 번에 행할 수 있는 기술을 제공할 수 있다.
도 1은 하나의 예시적 실시 형태에 따른 방법의 일례를 나타내는 순서도이다.
도 2는 하나의 예시적 실시 형태에 따른 플라즈마 처리 장치의 구성의 일례를 나타내는 도이다.
도 3은 도 1에 나타내는 방법에 따라 처리될 수 있는 피처리체의 구성의 일례를 나타내는 도이다.
도 4는 도 1에 나타내는 방법에 이용되는 온도 범위를 설명하기 위한 도이다.
도 5는 도 1에 나타내는 방법에 이용되는 처리 가스에 대한 조건을 설명하기 위한 도이다.
도 6은 도 1에 나타내는 방법에 이용되는 처리 가스 중 제 2 가스에 대한 조건을 설명하기 위한 도이다.
도 7은 도 1에 나타내는 방법에 따르는 효과의 일례를 설명하기 위한 도이다.
이하, 각종 예시적 실시 형태에 대하여 설명한다. 하나의 예시적 실시 형태에 있어서, 피가공물을 에칭하는 방법이 제공된다. 이 방법은, 플라즈마 처리 장치의 처리 용기 내에 마련된 배치대에 피가공물을 배치하고, 피가공물의 온도를 미리 설정된 온도 범위로 유지하는 설정을 행한다. 또한 이 방법은, 피가공물의 온도를 상기의 온도 범위로 유지하면서, 처리 용기 내에 처리 가스의 플라즈마를 생성하고, 플라즈마를 이용하여 피가공물에 대한 에칭 처리를 행한다. 피가공물은 실리콘 산화막 및 실리콘 질화막을 포함한다. 처리 가스는 제 1 가스 및 제 2 가스를 포함한다. 제 1 가스는 플루오르카본 가스이다. 제 2 가스는 수소 함유 가스이다. 온도 범위는 -30℃ 이상 30℃ 이하이다. 제 1 가스는 p 종류(p는 1 이상의 정수)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함한다. 제 2 가스는 q 종류(q는 1 이상의 정수)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함한다. 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스의 에칭 처리의 실행 중에 있어서의 유량을 J(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 한다. i가 취할 수 있는 모든 값(i는 1 이상 p 이하의 정수)에 대하여 J(i) × N(i) / M(i)를 더한 값을 Ua라 한다. 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(k)라 한다. 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 한다. k가 취할 수 있는 모든 값(k는 1 이상 q 이하의 정수)에 대하여 J(k) × H(k)를 더한 값을 Ub라 한다. Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족한다.
지금까지, 실리콘 산화막 및 실리콘 질화막의 두 종류의 막을 포함하는 피가공물에 대한 에칭을 양 막에 공통의 조건에 의해 한 번에 행할 수 있는 기술에 대한 연구를 해 왔다. 이러한 에칭은, 피가공물의 온도를 -30℃ 이상 30℃ 이하로 하고, 플루오르카본 가스 및 수소 함유 가스를 포함하는 처리 가스의 유량 및 원소 조성을 0.04 < Ua / Ub < 0.22을 충족하도록 함으로써 실현될 수 있다.
하나의 예시적 실시 형태에 있어서, 제 1 가스는 C4F8 가스, C3F8 가스, C4F6 가스 중 어느 하나의 가스, 또는, C4F8 가스, C3F8 가스, C4F6 가스 중 적어도 둘로 이루어지는 혼합 가스이다. 제 2 가스는 H2 가스, CH4 가스 중 어느 하나의 가스, 또는, H2 가스 및 CH4 가스의 혼합 가스일 수 있다.
하나의 예시적 실시 형태에 있어서, 처리 가스는 또한 제 3 가스를 포함할 수 있다. 제 3 가스는 불소가 아닌 할로겐 원소를 포함할 수 있다. 제 3 가스는 HBr 가스일 수 있다.
하나의 예시적 실시 형태에 있어서, 피가공물은 제 1 영역, 제 2 영역 및 마스크를 구비한다. 제 1 영역 및 제 2 영역은 피가공물의 주면을 따라 배열되어 있다. 제 1 영역 및 제 2 영역의 각각은 주면 하에 연장되어 있다. 마스크는, 제 1 영역 및 제 2 영역 상에 있어서 주면에 마련되고, 제 1 영역 및 이 제 2 영역의 각각에 개구를 제공한다. 제 1 영역은 제 1 막에 의해 구성된다. 제 2 영역은 제 2 막에 의해 구성된다. 제 1 막은 실리콘 산화막이다. 제 2 막은 실리콘 산화막과 실리콘 질화막이 교호로 적층된 구성을 가진다. 제 1 영역 및 제 2 영역은 에칭 처리에 있어서 동시에 에칭된다.
하나의 예시적 실시 형태에 있어서, 피가공물은 제 3 영역을 더 구비한다. 제 3 영역은 주면 하에 연장되어 있고, 제 1 영역 및 제 2 영역과 함께 이 주면을 따라 배열되어 있다. 마스크는 제 3 영역 상에 있어서 주면에 마련되고, 제 3 영역에 개구를 제공한다. 제 3 영역은 제 1 막 및 제 2 막에 의해 구성된다. 에칭 처리에 있어서, 제 1 영역, 제 2 영역 및 제 3 영역은 동시에 에칭된다.
하나의 예시적 실시 형태에 있어서, 피가공물에 대하여 에칭 처리를 행하는 플라즈마 처리 장치가 제공된다. 플라즈마 처리 장치는 처리 용기와, 처리 용기 내에 마련되고, 에칭 처리의 실행 시에 피가공물이 배치되는 배치대를 구비한다. 플라즈마 처리 장치는, 에칭 처리의 실행 시에, 배치대에 배치된 피가공물의 온도를 조정하는 온도 조정 기구를 구비한다. 플라즈마 처리 장치는, 에칭 처리의 실행 시에, 처리 용기 내에 처리 가스를 공급하는 가스 공급 기구를 구비한다. 플라즈마 처리 장치는, 에칭 처리의 실행 시에, 처리 용기 내의 처리 공간에 있어서 처리 가스의 플라즈마를 생성하는 고주파 전원을 구비한다. 플라즈마 처리 장치는 온도 조정 기구, 가스 공급 기구, 고주파 전원을 제어하는 제어부를 구비한다. 제어부는 배치대에 배치된 피가공물의 온도를 미리 설정된 온도 범위로 유지하면서, 처리 용기 내에 처리 가스의 플라즈마를 생성하고, 플라즈마를 이용하여 피가공물에 대한 에칭 처리를 행하도록, 온도 조정 기구, 가스 공급 기구, 고주파 전원을 제어한다. 처리 가스는 제 1 가스 및 제 2 가스를 포함한다. 제 1 가스는 플루오르카본 가스이다. 제 2 가스는 수소 함유 가스이다. 온도 범위는 -30℃ 이상 30℃ 이하이다. 제 1 가스는 p 종류(p는 1 이상의 정수)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함한다. 제 2 가스는 q 종류(q는 1 이상의 정수)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함한다. 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스의 에칭 처리의 실행 중에 있어서의 유량을 J(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 한다. i가 취할 수 있는 모든 값(i는 1 이상 p 이하의 정수)에 대하여 J(i) × N(i) / M(i)를 더한 값을 Ua라 한다. 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 에칭 처리의 실행 중에 있어서의 유량을 J(k)라 한다. 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 한다. k가 취할 수 있는 모든 값(k는 1 이상 q 이하의 정수)에 대하여 J(k) × H(k)를 더한 값을 Ub라 한다. Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족한다.
지금까지, 실리콘 산화막 및 실리콘 질화막의 두 종류의 막을 포함하는 피가공물에 대한 에칭을 양 막에 공통의 조건에 의해 한 번에 행할 수 있는 기술에 대한 연구가 행해져 왔다. 이러한 에칭은, 피가공물의 온도를 -30℃ 이상 30℃ 이하로 하고, 플루오르카본 가스 및 수소 함유 가스를 포함하는 처리 가스의 유량 및 원소 조성을 0.04 < Ua / Ub < 0.22를 충족하도록 함으로써 실현될 수 있다.
이하, 도면을 참조하여 각종 예시적 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1에는, 에칭 방법의 하나의 예시적 실시 형태에 따른 방법(MT)의 순서도가 나타나 있다. 방법(MT)은, 예를 들면 3 차원 구조를 가지는 NAND 플래시 메모리의 제조에 이용할 수 있다. 방법(MT)은, 예를 들면 도 2에 나타내는 플라즈마 처리 장치(10)를 이용하여, 예를 들면 도 3에 나타내는 구성의 웨이퍼(W)(피가공물)를 에칭하는 방법이다.
도 2에는, 플라즈마 처리 장치의 하나의 예시적 실시 형태에 따른 플라즈마 처리 장치(10)의 구성이 나타나 있다. 플라즈마 처리 장치(10)는, 플라즈마를 이용하여 웨이퍼(W)에 대한 에칭 처리(방법(MT)에 포함되는 처리)를 행할 수 있다.
도 2에 나타내는 플라즈마 처리 장치(10)는 용량 결합형 플라즈마 에칭 장치이다. 플라즈마 처리 장치(10)는 대략 원통 형상의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 재료는 예를 들면 알루미늄일 수 있다. 처리 용기(12)의 내벽면은 양극 산화 처리가 실시되어 있다. 처리 용기(12)는 보안 접지되어 있다.
지지부(14)는 처리 용기(12)의 저부 상에 마련되어 있다. 지지부(14)는 대략 원통 형상을 가지고 있다. 지지부(14)의 재료는 석영 또는 산화 알루미늄 등의 절연 재료일 수 있다. 지지부(14)는 처리 용기(12) 내에 있어서, 처리 용기(12)의 저부로부터 연직 방향으로 연장되어 있다.
배치대(PD)는 처리 용기(12) 내에 마련되고, 에칭 처리(방법(MT)에 포함되는 처리)의 실행 시에 웨이퍼(W)가 배치된다. 배치대(PD)는 지지부(14)에 의해 지지되어 있다. 배치대(PD)는 하부 전극(16) 및 정전 척(18)을 구비한다.
하부 전극(16)은 제 1 부재(16a) 및 제 2 부재(16b)를 구비한다. 제 1 부재(16a) 및 제 2 부재(16b)의 각각의 재료는 모두 알루미늄 등의 금속일 수 있다. 제 1 부재(16a) 및 제 2 부재(16b)의 각각은 대략 원반 형상을 가지고 있다. 제 2 부재(16b)는 제 1 부재(16a) 상에 마련되어 있다. 제 2 부재(16b)는 제 1 부재(16a)에 전기적으로 접속되어 있다.
정전 척(18)은 하부 전극(16) 상에 마련되어 있다. 구체적으로, 정전 척(18)은 제 2 부재(16b) 상에 마련되어 있다. 정전 척(18)은 정전 척(18)의 상면 상에 배치된 웨이퍼(W)를 유지하도록 구성되어 있다.
구체적으로, 정전 척(18)은 대략 원반 형상의 절연막을 가지고 있다. 전극(18a)은 정전 척(18)의 절연막의 내부에 포함된다. 직류 전원(22)은 스위치(SW)를 개재하여 전극(18a)에 접속되어 있다.
정전 척(18)은 직류 전원(22)으로부터의 직류 전압이 전극(18a)에 인가되면, 쿨롱력 등의 정전력을 발생시킨다. 정전 척(18)은 발생한 정전력에 의해 웨이퍼(W)를 흡착하여 유지한다.
포커스 링(FR)은 하부 전극(16)의 주연부 상에 마련되어 있다. 포커스 링(FR)은 환상 판 형상을 가지고 있다. 포커스 링(FR)은 웨이퍼(W)의 엣지 및 정전 척(18)의 엣지를 둘러싸도록 배치되어 있다.
포커스 링(FR)의 재료는 에칭 대상의 막의 재료에 의해 적절히 선택될 수 있다. 포커스 링(FR)의 재료는 예를 들면 실리콘, 실리콘 카바이드(SiC), 석영일 수 있다.
플라즈마 처리 장치(10)는 정전 척(18)의 온도를 제어하기 위한 온도 조정 기구(TS)를 구비한다. 온도 조정 기구(TS)는 에칭 처리(방법(MT)에 포함되는 처리)의 실행 시에, 웨이퍼(W)의 온도를 조정한다. 온도 조정 기구(TS)는 칠러 유닛(CU), 히터(18h), 히터 전원(HP), 온도 검출기(18t)를 구비한다.
온도 검출기(18t)는 배치대(PD)에 배치된 웨이퍼(W)의 온도를 검출하고, 이 검출 결과를 제어부(Cnt)에 송신한다. 제어부(Cnt)는 온도 검출기(18t)로부터 송신된 검출 결과에 기초하여, 칠러 유닛(CU), 히터 전원(HP)을 제어한다.
칠러 유닛(CU)은 처리 용기(12)의 외부에 마련되어 있다. 칠러 유닛(CU)은 배관(26a) 및 배관(26b)에 접속되어 있다. 배관(26a) 및 배관(26b)은 유로(16f)에 접속되어 있다. 유체용의 유로(16f)는 하부 전극(16)의 내부에 형성되어 있다.
칠러 유닛(CU)은 배관(26a)을 거쳐 유로(16f)로 열 매체를 공급한다. 유로(16f)로 공급된 열 매체는, 배관(26b)을 거쳐 칠러 유닛(CU)으로 되돌려진다. 유로(16f)와 칠러 유닛(CU)과의 사이에서는 열 매체가 순환된다.
히터(18h)는 정전 척(18)의 내부에 마련되어 있다. 히터(18h)는 히터 전원(HP)에 접속되어 있다. 히터(18h)는 히터 전원(HP)으로부터 공급되는 전력에 의해 발열한다. 또한 플라즈마 처리 중, 배치대(PD)에 대하여 플라즈마로부터의 입열이 큰 경우, 히터(18h) 및 히터 전원(HP)은 없어도 된다.
또한 가스 공급 라인(28)은 온도 조정 기구(TS)의 일부로서, 플라즈마 처리 장치(10)에 마련되어 있다. 가스 공급 라인(28)은 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(18)의 상면과 웨이퍼(W)의 이면과의 사이로 공급한다.
또한, 온도 검출기(18t)에 포함되는 도시되지 않은 온도 센서 또는 온도 측정기는, 웨이퍼(W)의 온도를 직접 측정할 수 있지만, 이에 한정되지 않는다. 예를 들면, 배치대(PD)의 온도의 값 또는 칠러 유닛(CU)으로부터 유로(16f)로 공급되는 열 매체의 온도의 값을 이용하는 경우가 있을 수 있다. 플라즈마 처리 중, 웨이퍼(W)는 플라즈마에 노출되고, 플라즈마로부터의 이온 조사 또는 광에 의해 웨이퍼(W)의 온도가 상승하여, 웨이퍼(W)와 배치대(PD) 또는 열 매체와의 사이에 온도차가 생기는 경우가 있다. 이 때문에, 웨이퍼(W)와 배치대(PD) 또는 열 매체와의 사이의 구조와, 프로세스 조건과의 관계로부터 추측되는 온도차 데이터 또는 미리 계측한 온도차 데이터로부터 웨이퍼(W)의 온도를 추측해도 된다.
상부 전극(30)은 배치대(PD)의 상방에 마련되어 있고, 배치대(PD)와 대향 배치되어 있다. 상부 전극(30)과 배치대(PD)와의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 구획 형성되어 있다.
상부 전극(30)은 절연성 차폐 부재(32)를 개재하여, 처리 용기(12)의 상부에 지지되어 있다. 상부 전극(30)은 천판(34) 및 지지체(36)를 포함할 수 있다.
천판(34)은 처리 공간(S)에 면하고 있다. 천판(34)은 복수의 가스 토출홀(34a)을 제공하고 있다. 천판(34)의 재료는 줄열이 비교적 적은 저저항의 도전체 또는 반도체일 수 있다.
지지체(36)는 천판(34)을 착탈 가능하게 지지한다. 지지체(36)의 재료는, 예를 들면 알루미늄 등의 도전성 재료일 수 있다. 지지체(36)는 수냉 구조를 가질 수 있다.
플라즈마 처리 장치(10)는 가스 공급 기구(GS)를 구비한다. 가스 공급 기구(GS)는, 방법(MT)에 포함되는 에칭 처리(후술의 공정(ST3))의 실행 시에 처리 용기(12) 내에 처리 가스(이하, 처리 가스(G)라고 하는 경우가 있음)를 공급한다.
처리 가스(G)는 제 1 가스, 제 2 가스, 제 3 가스를 포함한다. 가스 소스군(40)은 제 1 가스, 제 2 가스, 제 3 가스의 각각에 대응한 복수의 가스 소스를 포함한다.
제 1 가스는 플루오르카본 가스이다. 제 1 가스는 p 종류(p는 1 이상의 정수이며, 이하 동일)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함한다. 제 2 가스는 수소 함유 가스이다. 제 2 가스는 q 종류(q는 1 이상의 정수이며, 이하 같이)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함한다. 제 3 가스는 불소가 아닌 할로겐 원소를 포함한다.
보다 구체적으로, 제 1 가스는 일례로서, C4F8 가스, C3F8 가스, C4F6 가스 중 어느 하나의 가스(p = 1인 경우), 또는, C4F8 가스, C3F8 가스, C4F6 가스 중 적어도 둘로 이루어지는 혼합 가스(p = 2 또는 3인 경우)일 수 있다. 제 2 가스는 일례로서, H2 가스(q = 1인 경우), 또는, H2 가스 및 CH4 가스의 혼합 가스(q = 2인 경우)일 수 있다. 제 3 가스는 HBr 가스일 수 있다.
가스 공급 기구(GS)는 가스 소스군(40), 밸브군(42), 유량 제어기군(44)을 구비한다. 가스 소스군(40)은 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 공급관(38)에 접속되어 있다. 가스 소스군(40)은, 에칭 처리(방법(MT)에 포함되는 처리)의 실행 시에 처리 공간(S) 내로 처리 가스(G)를 공급한다.
밸브군(42)은 복수의 밸브를 가지고 있다. 유량 제어기군(44)은 매스 플로우 컨트롤러 등의 복수의 유량 제어기를 가지고 있다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 유량 제어기군(44)의 대응의 유량 제어기 및 밸브군(42)의 대응의 밸브를 개재하여, 가스 공급관(38)에 접속되어 있다.
가스 확산실(36a)은 지지체(36)의 내부에 마련되어 있다. 복수의 가스 통류홀(36b)은 가스 확산실(36a)로부터 하방으로 연장되어 있다. 가스 통류홀(36b)은 가스 토출홀(34a)에 연통한다.
가스 도입구(36c)는 지지체(36)에 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)로 처리 가스(G)를 유도한다. 가스 공급관(38)은 가스 도입구(36c)에 접속되어 있다.
접지 도체(12a)는 대략 원통 형상을 가지고 있다. 접지 도체(12a)는 처리 용기(12)의 측벽으로부터 상부 전극(30)의 높이 위치보다 상방으로 연장되도록 마련되어 있다.
퇴적물 실드(46)는 처리 용기(12)의 내벽을 따라 착탈 가능하게 마련되어 있다. 퇴적물 실드(46)는 지지부(14)의 외주에도 마련되어 있다.
퇴적물 실드(46)는 처리 용기(12)에 에칭 부생물이 부착하는 것을 방지한다. 퇴적물 실드(46)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스가 피복되어 구성될 수 있다.
배기 플레이트(48)는 지지부(14)와 처리 용기(12)의 내벽과의 사이에 마련되어 있다. 배기 플레이트(48)에는 그 판 두께 방향으로 관통하는 복수의 관통홀이 마련되어 있다. 배기 플레이트(48)는, 예를 들면 알루미늄재에 Y2O3 등의 세라믹스가 피복되어 구성될 수 있다.
배기구(12e)는 배기 플레이트(48)의 하방에 있어서, 처리 용기(12)에 마련되어 있다. 배기 장치(50)는 배기관(52)을 개재하여 배기구(12e)에 접속되어 있다.
배기 장치(50)는 압력 조정 밸브, 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 배기 장치(50)는 처리 용기(12) 내를 원하는 진공도까지 감압할 수 있다.
개구(12g)는 처리 용기(12)의 측벽에 마련되어 있다. 개구(12g)는 웨이퍼(W)의 반송용으로 마련되어 있다. 개구(12g)는 게이트 밸브(54)에 의해 개폐 가능하다.
도전성 부재(56)는 처리 용기(12)의 내벽에 마련되어 있다. 도전성 부재(56)는 높이 방향에 있어서 웨이퍼(W)와 대략 동일한 높이에 위치하도록, 처리 용기(12)의 내벽에 장착되어 있다. 도전성 부재(56)는 그라운드에 DC적으로 접속되어 있고, 이상 방전 방지 효과를 발휘한다. 도전성 부재(56)는 플라즈마 생성 영역에 마련되어 있으면 되며, 도전성 부재(56)의 설치 위치는 도 2에 나타내는 위치에 한정되지 않는다.
제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파를 발생시키는 전원이다. 제 1 고주파 전원(62)은 에칭 처리(방법(MT)에 포함되는 처리)의 실행 시에, 처리 용기(12) 내의 처리 공간(S)에 있어서, 제 1 고주파에 의해 처리 가스(G)의 플라즈마를 생성한다. 제 1 고주파는 27 ~ 100[MHz], 일례에 있어서는 40[MHz]일 수 있다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(16)에 접속되어 있다.
정합기(66)는 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여, 상부 전극(30)에 접속되어도 된다.
제 2 고주파 전원(64)은 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파, 즉 고주파 바이어스를 발생시키는 전원이다. 제 2 고주파는 400[kHz] ~ 13.56[MHz]의 범위 내의 주파수, 일례에 있어서 3[MHz]일 수 있다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(16)에 접속되어 있다. 정합기(68)는 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(16)측)의 입력 임피던스를 정합시키기 위한 회로를 가지고 있다.
직류 전원부(70)는 상부 전극(30)에 접속되어 있다. 직류 전원부(70)는 음의 직류 전압을 발생시키고, 당해 직류 전압을 상부 전극(30)에 부여하는 것이 가능하다.
제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각 부를 통괄적으로 제어한다. 제어부(Cnt)는, 특히 온도 조정 기구(TS), 가스 공급 기구(GS), 제 1 고주파 전원(62)을 제어한다. 제어부(Cnt)의 기억부에는 컴퓨터 프로그램이 저장되어 있다. 이 컴퓨터 프로그램은 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서가 제어하기 위한 제어 프로그램, 특히 프로세서가 처리 조건에 따라 플라즈마 처리 장치(10)의 각 부에 처리를 실행시키기 위한 프로그램(처리 레시피)을 포함한다.
제어부(Cnt)는 방법(MT)의 처리 레시피에 따라, 방법(MT)의 각 공정에 있어서, 플라즈마 처리 장치(10)의 각 부를 제어한다. 보다 구체적으로, 제어부(Cnt)는 배치대(PD)에 배치된 웨이퍼(W)의 온도를 미리 설정된 온도 범위로 유지하면서, 처리 용기(12)의 처리 공간(S) 내에 처리 가스(G)의 플라즈마를 생성한다. 제어부(Cnt)는 생성한 플라즈마를 이용하여 웨이퍼(W)에 대한 에칭 처리(방법(MT)에 포함되는 처리)를 행하도록, 온도 조정 기구(TS), 가스 공급 기구(GS), 제 1 고주파 전원(62)을 제어한다.
도 3에는, 피가공물의 하나의 예시적 실시 형태에 따른 웨이퍼(W)의 구성이 나타나 있다. 웨이퍼(W)는 하지층(UL), 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3), 마스크(MSK)를 구비한다. 하지층(UL)은, 예를 들면 기판 상에 마련된 다결정 실리콘층일 수 있다. 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3)은 하지층(UL) 상에 마련되어 있다.
제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3)은 웨이퍼(W)의 주면(PS)을 따라 배열되어 있다. 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3)의 각각은 주면(PS) 하에 연장되어 있다.
제 1 영역(R1)은 제 1 막(FL1)에 의해 구성된다. 제 2 영역(R2)은 제 2 막(FL2)에 의해 구성된다. 제 3 영역(R3)은 제 1 막(FL1) 및 제 2 막(FL2)에 의해 구성된다. 제 1 막(FL1)은 실리콘 산화막(IL1)이다. 제 2 막(FL2)은 실리콘 산화막(IL1)과 실리콘 질화막(IL2)이 교호로 적층된 구성을 가진다.
마스크(MSK)는 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3) 상에 있어서 주면(PS)에 마련된다. 마스크(MSK)는 제 1 영역(R1), 제 2 영역(R2), 제 3 영역(R3)의 각각에 개구를 제공한다. 마스크(MSK)의 재료는, 예를 들면 아몰퍼스 카본일 수 있다. 마스크(MSK)의 재료는 유기 폴리머여도 된다.
도 1에 나타내는 방법(MT)을 설명한다. 방법(MT)은 제어부(Cnt)의 제어 하에서, 플라즈마 처리 장치(10)에 의해 실행될 수 있다. 방법(MT)은 공정(ST1) ~ 공정(ST4)을 구비한다. 먼저, 공정(ST1)은, 웨이퍼(W)를 배치대(PD)에 배치한다(공정(ST1)).
공정(ST1)에 이어지는 공정(ST2)은, 미리 설정된 온도 범위(이하, 온도 범위(TE)라고 함)에 웨이퍼(W)의 온도를 유지하는 설정을 행한다(공정(ST2)). 공정(ST2)에 이어지는 공정(ST3)은, 웨이퍼(W)의 온도를 온도 범위(TE)로 유지하면서, 처리 용기(12)의 처리 공간(S) 내에 처리 가스(G)의 플라즈마를 생성하고, 이 플라즈마를 이용하여 후술하는 프로세스 조건(PP) 하에서 웨이퍼(W)에 대한 에칭 처리를 행한다(공정(ST3)). 제 1 영역(R1), 제 2 영역(R2) 및 제 3 영역(R3)은 공정(ST3)의 에칭 처리에 의해 동시에(동일한 타이밍에) 에칭된다.
공정(ST3)에 이어지는 공정(ST4)은, 방법(MT)을 종료할지 여부를 판정한다(공정(ST4)). 보다 구체적으로, 공정(ST4)에서는, 공정(ST3)에서 미리 정해진 에칭 깊이까지 에칭 처리가 완료되었는지 여부의 판정(방법(MT)을 종료할지 여부의 판정에 대응)이 행해진다. 에칭 깊이는, 에칭 레이트와 처리 시간에 의해 구해져도 되고, EPD(End Point Detector) 등을 이용한 종점 검출 결과여도 된다. 미리 정해진 에칭 깊이는 제어부(Cnt)의 기억부에 저장될 수 있다.
공정(ST4)에 있어서, 방법(MT)을 종료하지 않는다고 판정된 경우(공정(ST4)：NO), 공정(ST3)이 계속적으로 실행된다. 공정(ST4)에 있어서, 방법(MT)을 종료한다고 판정된 경우(공정(ST4)：YES), 방법(MT)이 종료된다.
도 4를 참조하여, 온도 범위(TE)에 대하여 설명한다. 도 4에는, 방법(MT)의 에칭 처리에 있어서의 웨이퍼(W)의 온도[℃]와 제 1 막(FL1) 및 제 2 막(FL2)의 에칭 레이트비와의 상관의 일례가 나타나 있다. 도 4의 횡축은 웨이퍼(W)의 온도[℃]를 나타낸다. 도 4의 종축은 제 1 막(FL1)의 에칭 레이트(ER1[nm/min])와 제 2 막(FL2)의 에칭 레이트(ER2[nm/min])와의 비(ER1 / ER2)를 나타낸다. ER1 / ER2는 ER1의 값을 ER2의 값으로 나누어 얻어지는 몫의 값을 나타낸다.
웨이퍼(W)의 온도가 -30[℃] 이상 30[℃] 이하인 경우에, ER1 / ER2는 1(ER1 = ER2)을 포함하는 0.8 ~ 1.2의 범위 내의 값이 될 수 있다. 따라서, ER1 = ER2를 실현하기 위한 웨이퍼(W)의 온도 범위(TE)로서, -30[℃] 이상 30[℃] 이하의 범위가 채용될 수 있다.
도 4, 또한 후술하는 도 5 ~ 도 7의 각각에 나타나 있는 결과는, 하기의 조건(Pa)을 포함하는 프로세스 조건(PP) 하에서 얻어졌다. 또한, 프로세스 조건(PP)은 공정(ST3)(에칭 처리)의 실행에 이용될 수 있지만, 공정(ST3)에 이용되는 경우의 프로세스 조건(PP)에 있어서, 조건(Pa)의 내용은 하기의 내용에 한정되지 않는다.
(조건(Pa))
· 처리 용기(12) 내의 압력：15 ~ 30[mTorr]
· 제 1 고주파 전원(62)의 주파수, 전력：40[MHz], 2 ~ 5[kW]
· 제 2 고주파 전원(64)의 주파수, 전력：3[MHz], 7 ~ 9[kW]
· 직류 전원부(70)의 직류 전압：0[V]
도 4에 나타나 있는 결과는, 조건(Pa)과 함께 처리 가스(G)의 유량에 대한 하기 조건을 더 포함하는 프로세스 조건(PP) 하에서 에칭 처리(공정(ST3))를 행하여 얻어졌다. 제 1 가스로는 C4F8 가스가 이용되었다(p = 1). 제 2 가스로는 H2 가스가 이용되었다(q = 1). 처리 가스(G)에 따른 후술의 부등식(IEQ)은 충족되어 있었다.
· 처리 가스(G)의 유량：(C4F8 가스) 50[sccm], (H2 가스) 160[sccm], (HBr 가스) 20[sccm]
처리 가스(G)에는 또한 O2 가스가 포함될 수 있다. O2 가스의 유량은 공정(ST3)의 에칭 처리에 이용하는 마스크(MSK)의 원하는 형상에 따라 결정될 수 있다.
공정(ST3)의 에칭 처리에 있어서 이용되고 조건(Pa)을 포함하는 프로세스 조건(PP) 중, 처리 가스(G)에 따른 조건은 0.04 < Ua / Ub < 0.22(이하, 부등식(IEQ)이라고 하는 경우가 있음)가 충족되도록 이용될 수 있다. Ua / Ub는 Ua의 값을 Ub의 값으로 나누어 얻어지는 몫의 값을 나타낸다. Ua, Ub의 각각의 값은 이하와 같이 규정된다.
(Ua의 값에 대하여)
처리 가스(G)의 제 1 가스의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스(i는 1 이상 p 이하의 정수)의 에칭 처리의 실행 중에 있어서의 유량을 J(i)라 한다. 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i), 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 한다. Ua는 i가 취할 수 있는 모든 값에 대하여 J(i) × N(i) / M(i)를 더하여 얻어지는 값이다.
(Ub의 값에 대하여)
처리 가스(G)의 제 2 가스의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 에칭 처리의 실행 중에 있어서의 유량을 J(k)(k는 1 이상 q 이하의 정수)라 한다. 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 한다. Ub는 k가 취할 수 있는 모든 값에 대하여 J(k) × H(k)를 더하여 얻어지는 값이다.
부등식(IEQ)은 도 5에 나타내는 결과에 기초하여 채용된다. 도 5에는, Ua / Ub와 ER1 / ER2와의 상관을 측정한 결과가 나타나 있다. 도 5의 횡축은 Ua / Ub를 나타낸다. 도 5의 종축은 ER1 / ER2를 나타낸다.
도 5에 나타나 있는 결과는, 조건(Pa)과 함께 처리 가스(G)의 유량에 대한 하기 조건을 더 포함하는 프로세스 조건(PP) 하에서 에칭 처리(공정(ST3))를 행하여 얻어졌다. 제 1 가스로는, 에칭 처리마다 따로 따로 3 종류의 플루오르카본 가스(C4F8 가스, C3F8 가스, C4F6 가스)가 이용되었다(p = 1). 제 2 가스로는, H2 가스가 이용되었다(q = 1). 웨이퍼(W)의 온도는 0[℃] 정도이며, 온도 범위(TE)는 충족되어 있었다.
· 처리 가스(G)의 유량：(제 1 가스) 30 ~ 80[sccm], (H2 가스) 50 ~ 240[sccm], (HBr 가스) 20[sccm]
처리 가스(G)에는 또한 O2 가스가 포함될 수 있다. O2 가스의 유량은, 에칭 처리에 이용하는 마스크(MSK)의 원하는 형상에 따라 결정될 수 있다.
복수의 측정 결과(PL1a)는, 도 5에서 흑색의 삼각형에 의해 나타나 있고, 제 1 가스로 C4F8 가스를 이용한 경우의 측정 결과이다. 복수의 측정 결과(PL1b)는, 도 5에서 백색의 사각형에 의해 나타나 있고, 제 1 가스로 C3F8 가스를 이용한 경우의 측정 결과이다. 복수의 측정 결과(PL1c)는, 도 5에서 백색의 원형에 의해 나타나 있고, 제 1 가스로 C4F6 가스를 이용한 경우의 측정 결과이다.
직선(LN1)은, 도 5에 나타나 있는 모든 측정 결과(PL1a, PL1b, PL1c)를 이용하여 얻어진 회귀 직선이다. 하나의 예시적 실시 형태에 있어서, 직선(LN1)은 최소 이승법에 의해 산출되어 얻어진 ER1 / ER2 = 2.2943 × Ua / Ub + 0.7066에 의해 나타내지는 일차 함수이다.
Ua / Ub의 범위는, 직선(LN1)을 이용하여, ER1 / ER2의 값이 1(ER1 = ER2)을 포함하는 0.8 ~ 1.2 정도의 범위 내에 있도록 정해진다. Ua / Ub가 부등식(IEQ)을 충족하는 경우에, ER1 / ER2의 값이 1(ER1 = ER2)을 포함하는 0.8 ~ 1.2 정도의 범위 내에 있다. 따라서, 방법(MT)의 공정(ST3)(에칭 처리)에 있어서, Ua / Ub가 부등식(IEQ)을 충족하는 경우, 제 1 막(FL1), 제 2 막(FL2)의 각각의 에칭 레이트는 동등할 수 있다.
방법(MT)의 공정(ST3)에서 이용되는 처리 가스(G)에 포함되는 제 2 가스는, 수소 함유 가스로서 H2 가스뿐 아니라, 예를 들면 CH4 가스도 포함할 수 있다. 도 6에는, Ua / Ub와 ER1 / ER2와의 상관을 측정한 결과가 나타나 있다. 도 6의 횡축은 Ua / Ub를 나타낸다. 도 6의 종축은 ER1 / ER2를 나타낸다.
도 6에 나타나 있는 결과는, 조건(Pa)과 함께 처리 가스(G)의 유량에 대한 하기 조건을 더 포함하는 프로세스 조건(PP) 하에서 에칭 처리(공정(ST3))를 행하여 얻어졌다. 제 1 가스로는 3 종류의 플루오르카본 가스(C4F8 가스, C3F8 가스, C4F6 가스)의 각각이 개별로 이용되었다(p = 1). 웨이퍼(W)의 온도는 0[℃] 정도이며, 온도 범위(TE)는 충족되어 있었다. 처리 가스(G)에 따른 부등식(IEQ)은 충족되어 있었다.
(제 2 가스로 H2 가스를 이용한 경우)
· 처리 가스(G)의 유량：(제 1 가스) 30 ~ 80[sccm], (H2 가스) 50 ~ 240[sccm], (HBr 가스) 20[sccm]
(제 2 가스로 H2 가스 및 CH4 가스의 혼합 가스를 이용한 경우)
· 처리 가스(G)의 유량：(제 1 가스) 30 ~ 80[sccm], (H2 가스) 10 ~ 30[sccm], (CH4 가스) 50 ~ 70[sccm], (HBr 가스) 10 ~ 30[sccm]
처리 가스(G)에는 또한 O2 가스가 포함될 수 있다. O2 가스의 유량은, 에칭 처리에 이용하는 마스크(MSK)의 원하는 형상에 따라 결정될 수 있다.
복수의 측정 결과(PL2a)는, 도 6에서 흑색의 원형에 의해 나타나 있고, 제 2 가스로 H2 가스를 이용한 경우의 측정 결과이며, 도 5에 나타내는 복수의 측정 결과(PL1a, PL1b, PL1c)의 모든 것을 플롯한 것이다. 하나의 측정 결과(PL2b)는, 도 6에서 백색의 삼각형에 의해 나타나 있고, 제 2 가스로 H2 가스 및 CH4 가스의 혼합 가스를 이용한 경우의 측정 결과이다. 또한 직선(LN2)은, 도 6에 나타나는 복수의 측정 결과(PL2a)를 이용하여 얻어진 회귀 직선이며, 도 5에 나타내는 직선(LN1)과 동일하다.
제 2 가스로 H2 가스 및 CH4 가스의 혼합 가스를 이용한 경우의 측정 결과(PL2b)는, 제 2 가스로 H2 가스를 이용한 경우의 측정 결과(PL2a)를 이용하여 얻어진 회귀 직선인 직선(LN2)의 부근에 플롯된다. 즉, 제 2 가스로 H2 가스 및 CH4 가스의 혼합 가스를 이용한 경우라도, Ua / Ub가 부등식(IEQ)을 충족하는 경우에, ER1 / ER2의 값이 1(ER1 = ER2)을 포함하는 0.8 ~ 1.2 정도의 범위 내에 있다. 따라서 공정(ST3)에서, 제 2 가스로 H2 가스를 이용한 경우, 제 2 가스로 H2 가스 및 CH4 가스의 혼합 가스를 이용한 경우 모두, Ua / Ub가 부등식(IEQ)을 충족하는 경우, 제 1 막(FL1), 제 2 막(FL2)의 각각의 에칭 레이트는 동등할 수 있다.
도 7에는, 개구 면적이 서로 상이한 마스크(MSK)의 두 종류의 개구를 이용한 웨이퍼(W)에 대한 에칭 처리(공정(ST3))에 있어서, 에칭 시간[min]과 규격화된 에칭 깊이[a.u.]와의 상관을 측정한 결과가 나타나 있다. 도 7의 횡축은 에칭 시간[min]을 나타낸다. 도 7의 종축은 규격화된 에칭 깊이[a.u.]를 나타낸다.
도 7에 나타나 있는 결과는, 조건(Pa)과 함께 처리 가스(G)의 유량에 대한 하기 조건을 더 포함하는 프로세스 조건(PP) 하에서 얻어졌다. 제 1 가스로는 C4F8 가스가 이용되었다(p = 1). 제 2 가스로는 H2 가스가 이용되었다(q = 1). 웨이퍼(W)의 온도는 0[℃] 정도이며, 온도 범위(TE)는 충족되어 있었다. 처리 가스(G)에 따른 부등식(IEQ)은 충족되어 있었다.
· 처리 가스(G)의 유량：(C4F8 가스) 70[sccm], (H2 가스) 140[sccm], (HBr 가스) 20[sccm]
. 처리 가스(G)에는 또한 O2 가스가 포함될 수 있다.
복수의 측정 결과(PL3a)는, 도 7에서 백색의 원형에 의해 나타나 있고, 마스크(MSK)의 제 1 개구 면적의 개구를 개재하여 행해진 제 2 막(FL2)에 대한 에칭 처리에 의한 측정 결과이다. 하나의 측정 결과(PL3b)는, 도 7에서 흑색의 삼각형에 의해 나타나 있고, 마스크(MSK)의 제 2 개구 면적의 개구를 거쳐 행해진 제 2 막(FL2)에 대한 에칭 처리에 의한 측정 결과이다. 제 1 개구 면적과 제 2 개구 면적은 서로 상이하다. 또한 도 7에서는, 복수의 측정 결과(PL3a) 중, 에칭 시간이 10[min]에서의 에칭 깊이를 1로 규격화하여, 복수의 측정 결과(PL3a)의 각각이 플롯되어 있다.
도 7에 나타내는 결과로부터, 마스크(MSK)의 제 1 개구 면적의 개구를 개재한 에칭 처리와 마스크(MSK)의 제 2 개구 면적의 개구를 개재한 에칭 처리에 있어서, 에칭 시간과 에칭 깊이와의 상관이 서로 동등하다는 것을 알 수 있다. 따라서, 방법(MT)의 공정(ST3)(에칭 처리)에 의하면, 제 2 막(FL2)에 대한 에칭 처리가 마스크(MSK)의 각종 개구 면적의 개구를 개재하여 행해지는 경우라도, 대략 동일한 에칭 레이트가 실현될 수 있는 것을 알 수 있다. 또한 복수의 측정 결과(PL3a)에 의하면, 에칭 시간의 증가에 수반하여, 에칭 깊이가 직선적으로 증가하고 있는 점에서, 애스펙트비의 의존성이 없는 에칭이 실현될 수 있는 것을 알 수 있다.
이상, 각종 예시적 실시 형태에 대하여 설명해 왔지만, 상술한 예시적 실시 형태에 한정되지 않고, 다양한 생략, 치환 및 변경이 이루어져도 된다. 또한, 상이한 예시적 실시 형태에 있어서의 요소를 조합 다른 예시적 실시 형태를 형성하는 것이 가능하다.
이상의 설명으로부터, 본 개시의 각종 예시적 실시 형태는, 설명의 목적으로 본 명세서에서 설명되고 있고, 본 개시의 범위 및 주지로부터 일탈하지 않고 각종 변경을 할 수 있는 것이 이해될 것이다. 따라서, 본 명세서에 개시한 각종 예시적 실시 형태는 한정하는 것을 의도하고 있지 않으며, 진정한 범위와 주지는, 첨부한 특허 청구의 범위에 의해 나타난다.

Claims (8)

  1. 피가공물을 에칭하는 에칭 방법으로서, 상기 에칭 방법은,
    플라즈마 처리 장치의 처리 용기 내에 마련된 배치대에 피가공물을 배치하고,
    상기 피가공물의 온도를 미리 설정된 온도 범위로 유지하는 설정을 행하고,
    상기 피가공물의 온도를 상기 온도 범위로 유지하면서, 상기 처리 용기 내에 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 피가공물에 대한 에칭 처리를 행하고,
    상기 피가공물은 실리콘 산화막 및 실리콘 질화막을 포함하고,
    상기 처리 가스는 제 1 가스 및 제 2 가스를 포함하고,
    상기 제 1 가스는 플루오르카본 가스이며,
    상기 제 2 가스는 수소 함유 가스이며,
    상기 온도 범위는 -30℃ 이상 30℃ 이하이며,
    상기 제 1 가스는 p 종류(p는 1 이상의 정수)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함하고,
    상기 제 2 가스는 q 종류(q는 1 이상의 정수)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함하고,
    상기 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(i), 상기 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i), 상기 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 하여 i가 취할 수 있는 모든 값(i는 1 이상 p 이하의 정수)에 대하여 J(i) × N(i) / M(i)를 더한 값을 Ua로 하고,
    상기 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(k), 상기 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 하여 k가 취할 수 있는 모든 값(k는 1 이상 q 이하의 정수)에 대하여 J(k) × H(k)를 더한 값을 Ub라 한 경우에, Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족하는,
    에칭 방법.
  2. 제 1 항에 있어서,
    상기 제 1 가스는 C4F8 가스, C3F8 가스, C4F6 가스 중 어느 하나의 가스, 또는, C4F8 가스, C3F8 가스, C4F6 가스 중 적어도 둘로 이루어지는 혼합 가스인,
    에칭 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가스는 H2 가스, CH4 가스 중 어느 하나의 가스, 또는, H2 가스 및 CH4 가스의 혼합 가스인,
    에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 처리 가스는 또한 제 3 가스를 포함하고,
    상기 제 3 가스는 불소가 아닌 할로겐 원소를 포함하는,
    에칭 방법.
  5. 제 4 항에 있어서,
    상기 제 3 가스는 HBr 가스인,
    에칭 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 피가공물은 제 1 영역, 제 2 영역 및 마스크를 구비하고,
    상기 제 1 영역 및 상기 제 2 영역은 상기 피가공물의 주면을 따라 배열되어 있고,
    상기 제 1 영역 및 상기 제 2 영역의 각각은 상기 주면 하에 연장되어 있고,
    상기 마스크는, 상기 제 1 영역 및 상기 제 2 영역 상에 있어서 상기 주면에 마련되고, 상기 제 1 영역 및 상기 제 2 영역의 각각에 개구를 제공하고,
    상기 제 1 영역은 제 1 막에 의해 구성되고,
    상기 제 2 영역은 제 2 막에 의해 구성되고,
    상기 제 1 막은 실리콘 산화막이며,
    상기 제 2 막은 실리콘 산화막과 실리콘 질화막이 교호로 적층된 구성을 가지고,
    상기 제 1 영역 및 상기 제 2 영역은 상기 에칭 처리에서 동시에 에칭되는,
    에칭 방법.
  7. 제 6 항에 있어서,
    상기 피가공물은 제 3 영역을 더 구비하고,
    상기 제 3 영역은 상기 주면 하에 연장되어 있고, 상기 제 1 영역 및 상기 제 2 영역과 함께 상기 주면을 따라 배열되어 있고,
    상기 마스크는, 상기 제 3 영역 상에 있어서 상기 주면에 마련되고, 상기 제 3 영역에 개구를 제공하고,
    상기 제 3 영역은 상기 제 1 막 및 상기 제 2 막에 의해 구성되고,
    상기 에칭 처리에 있어서, 상기 제 1 영역, 상기 제 2 영역 및 상기 제 3 영역은 동시에 에칭되는,
    에칭 방법.
  8. 피가공물에 대하여 에칭 처리를 행하는 플라즈마 처리 장치로서,
    처리 용기와,
    상기 처리 용기 내에 마련되고, 상기 에칭 처리의 실행 시에 상기 피가공물이 배치되는 배치대와,
    상기 에칭 처리의 실행 시에, 상기 배치대에 배치된 상기 피가공물의 온도를 조정하는 온도 조정 기구와,
    상기 에칭 처리의 실행 시에, 상기 처리 용기 내에 처리 가스를 공급하는 가스 공급 기구와,
    상기 에칭 처리의 실행 시에, 상기 처리 용기 내의 처리 공간에 있어서 상기 처리 가스의 플라즈마를 생성하는 고주파 전원과,
    상기 온도 조정 기구, 상기 가스 공급 기구, 상기 고주파 전원을 제어하는 제어부
    를 구비하고,
    상기 제어부는,
    상기 배치대에 배치된 상기 피가공물의 온도를 미리 설정된 온도 범위로 유지하면서, 상기 처리 용기 내에 상기 처리 가스의 플라즈마를 생성하고, 상기 플라즈마를 이용하여 상기 피가공물에 대한 상기 에칭 처리를 행하도록, 상기 온도 조정 기구, 상기 가스 공급 기구, 상기 고주파 전원을 제어하고,
    상기 처리 가스는 제 1 가스 및 제 2 가스를 포함하고,
    상기 제 1 가스는 플루오르카본 가스이며,
    상기 제 2 가스는 수소 함유 가스이며,
    상기 온도 범위는 -30℃ 이상 30℃ 이하이며,
    상기 제 1 가스는 p 종류(p는 1 이상의 정수)의 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스를 포함하고,
    상기 제 2 가스는 q 종류(q는 1 이상의 정수)의 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스를 포함하고,
    상기 제 1 플루오르카본 가스 ~ 제 p 플루오르카본 가스에 포함되는 제 i 플루오르카본 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(i), 상기 제 i 플루오르카본 가스의 원소 조성에 포함되는 불소 원자의 개수를 M(i), 상기 제 i 플루오르카본 가스의 원소 조성에 포함되는 탄소 원자의 개수를 N(i)라 하여 i가 취할 수 있는 모든 값(i는 1 이상 p 이하의 정수)에 대하여 J(i) × N(i) / M(i)를 더한 값을 Ua로 하고,
    상기 제 1 수소 함유 가스 ~ 제 q 수소 함유 가스에 포함되는 제 k 수소 함유 가스의 상기 에칭 처리의 실행 중에 있어서의 유량을 J(k), 상기 제 k 수소 함유 가스의 원소 조성에 포함되는 수소 원자의 개수를 H(k)라 하여 k가 취할 수 있는 모든 값(k는 1 이상 q 이하의 정수)에 대하여 J(k) × H(k)를 더한 값을 Ub라 한 경우에, Ua / Ub는 0.04 < Ua / Ub < 0.22를 충족하는,
    플라즈마 처리 장치.
KR1020200041140A 2019-04-08 2020-04-03 에칭 방법 및 플라즈마 처리 장치 KR20200118761A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-073395 2019-04-08
JP2019073395A JP7277225B2 (ja) 2019-04-08 2019-04-08 エッチング方法、及び、プラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20200118761A true KR20200118761A (ko) 2020-10-16

Family

ID=72663205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200041140A KR20200118761A (ko) 2019-04-08 2020-04-03 에칭 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US11251049B2 (ko)
JP (1) JP7277225B2 (ko)
KR (1) KR20200118761A (ko)
CN (1) CN111799170A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12087593B2 (en) * 2022-06-15 2024-09-10 Nanya Technology Corporation Method of plasma etching

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192483A (ja) 2015-03-31 2016-11-10 東京エレクトロン株式会社 エッチング方法
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法
JP2016225437A (ja) 2015-05-29 2016-12-28 東京エレクトロン株式会社 エッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6339963B2 (ja) 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6504989B2 (ja) 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
US10566208B2 (en) 2016-08-25 2020-02-18 Zeon Corporation Plasma etching method
JP7261159B2 (ja) 2017-06-08 2023-04-19 株式会社レゾナック エッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016192483A (ja) 2015-03-31 2016-11-10 東京エレクトロン株式会社 エッチング方法
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法
JP2016225437A (ja) 2015-05-29 2016-12-28 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US11251049B2 (en) 2022-02-15
US20200321219A1 (en) 2020-10-08
JP2020174062A (ja) 2020-10-22
JP7277225B2 (ja) 2023-05-18
CN111799170A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
US9337056B2 (en) Semiconductor device manufacturing method
US9449838B2 (en) Semiconductor device manufacturing method
KR102605402B1 (ko) 피처리체를 처리하는 방법
KR101892960B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US9779961B2 (en) Etching method
US10770268B2 (en) Plasma processing method and plasma processing apparatus
KR20160140467A (ko) 에칭 방법
US9390935B2 (en) Etching method
US11462412B2 (en) Etching method
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
US10923328B2 (en) Plasma processing method and plasma processing apparatus
US9818582B2 (en) Plasma processing method
KR20160140469A (ko) 에칭 방법
US6646223B2 (en) Method for improving ash rate uniformity in photoresist ashing process equipment
US10410840B2 (en) Gas supplying method and semiconductor manufacturing apparatus
KR20200118761A (ko) 에칭 방법 및 플라즈마 처리 장치
KR20190079565A (ko) 에칭 방법
US11610766B2 (en) Target object processing method and plasma processing apparatus
JP4410117B2 (ja) ガス設定方法，ガス設定装置，エッチング装置及び基板処理システム
CN115335976A (zh) 使用穿透光束激光传感器的原位晶片厚度和间隙监测
US7189653B2 (en) Etching method and etching apparatus
KR20200074033A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal