JP2016207840A - エッチング処理方法 - Google Patents

エッチング処理方法 Download PDF

Info

Publication number
JP2016207840A
JP2016207840A JP2015087900A JP2015087900A JP2016207840A JP 2016207840 A JP2016207840 A JP 2016207840A JP 2015087900 A JP2015087900 A JP 2015087900A JP 2015087900 A JP2015087900 A JP 2015087900A JP 2016207840 A JP2016207840 A JP 2016207840A
Authority
JP
Japan
Prior art keywords
etching
film
gas
frequency power
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015087900A
Other languages
English (en)
Other versions
JP2016207840A5 (ja
JP6498022B2 (ja
Inventor
翔 冨永
Sho Tominaga
翔 冨永
航 ▲高▼山
航 ▲高▼山
Ko Takayama
義樹 五十嵐
Yoshiki Igarashi
義樹 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015087900A priority Critical patent/JP6498022B2/ja
Priority to US15/131,221 priority patent/US9666446B2/en
Priority to KR1020160047622A priority patent/KR102035890B1/ko
Priority to EP19188564.9A priority patent/EP3621102A1/en
Priority to EP16166355.4A priority patent/EP3086359B1/en
Priority to CN201610252496.0A priority patent/CN106067418B/zh
Priority to CN201910508471.6A priority patent/CN110246760B/zh
Publication of JP2016207840A publication Critical patent/JP2016207840A/ja
Publication of JP2016207840A5 publication Critical patent/JP2016207840A5/ja
Application granted granted Critical
Publication of JP6498022B2 publication Critical patent/JP6498022B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】異なる種類のエッチング対象膜をエッチングする際の加工時間を短縮し、生産性を向上させることを目的とする。【解決手段】プラズマ生成用の高周波電力により水素含有ガス及びフッ素含有ガスからプラズマを生成し、−３０℃以下の極低温環境において、生成されたプラズマによりシリコン酸化膜及び窒化シリコン膜のエッチング対象膜をエッチングし、前記エッチングでは、一のエッチング対象膜をエッチングする第１のエッチングのエッチングレートと、前記一のエッチング対象膜と異なる構造の他のエッチング対象膜をエッチングする第２のエッチングのエッチングレートとの差が±２０％以内になるように制御する、エッチング処理方法が提供される。【選択図】図３

Description

本発明は、エッチング処理方法に関する。
シリコン酸化膜に高アスペクト比のホールを低温環境下でエッチングする方法が提案されている（例えば、特許文献１を参照）。例えば、３Ｄ ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造において、上記方法を用いてシリコン酸化膜と窒化シリコン膜との積層膜とシリコン酸化膜の単層膜とに高アスペクト比のホールや溝をエッチングすることができる。
特開平７−２２３９３号公報 特公昭６２−５０９７８号公報 特公平７−２２１４９号公報 特許第２９５６５２４号公報
しかしながら、上記方法では、上記積層膜及び単層膜を同時加工する場合に両方のエッチング対象膜のエッチングレートが異なることから、加工時間が長くなり生産性が悪くなるという課題を有する。
上記課題に対して、一側面では、本発明は、異なる種類のエッチング対象膜をエッチングする際の加工時間を短縮し、生産性を向上させることを目的とする。
上記課題を解決するために、一の態様によれば、プラズマ生成用の高周波電力により水素含有ガス及びフッ素含有ガスからプラズマを生成し、−３０℃以下の極低温環境において、生成されたプラズマによりシリコン酸化膜及び窒化シリコン膜のエッチング対象膜をエッチングし、前記エッチングでは、一のエッチング対象膜をエッチングする第１のエッチングのエッチングレートと、前記一のエッチング対象膜と異なる構造の他のエッチング対象膜をエッチングする第２のエッチングのエッチングレートとの差が±２０％以内になるように制御する、エッチング処理方法が提供される。
一の側面によれば、異なる種類のエッチング対象膜をエッチングする際の加工時間を短縮し、生産性を向上させることができる。
第１及び第２実施形態に係るエッチング処理装置の縦断面の一例を示す図。 低温でのエッチング処理結果の一例を示す図。 第１実施形態に係るエッチング処理方法の概要を示す図。 第１実施形態に係る極低温でのエッチング処理結果の一例を示す図。 第１実施形態に係る極低温でのエッチング処理結果の一例を示す図。 第１実施形態に係る極低温でのエッチング処理結果の一例を示す図。 第１実施形態に係る極低温でのエッチング処理結果の一例を示す図。 第２実施形態に係る極低温でのエッチング処理結果の一例を示す図。 第２実施形態に係るエッチング処理方法の概要を示す図。 第２実施形態に係るエッチング処理方法のサイクル数の最適化を示す図。 第２実施形態の変形例に係るエッチング処理結果の一例を示す図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［エッチング処理装置の全体構成］
まず、本発明の一実施形態にかかるエッチング処理装置１について、図１を参照して説明する。図１は、本実施形態にかかるエッチング処理装置１の縦断面の一例を示す。本実施形態にかかるエッチング処理装置１は、チャンバ１０内に載置台２０とガスシャワーヘッド２５とを対向配置した平行平板型のプラズマ処理装置（容量結合型プラズマ処理装置）である。載置台２０は、半導体ウェハ（以下、単に「ウェハＷ」という。）を保持する機能を有するとともに下部電極として機能する。ガスシャワーヘッド２５は、ガスをチャンバ１０内にシャワー状に供給する機能を有するとともに上部電極として機能する。
チャンバ１０は、例えば表面がアルマイト処理（陽極酸化処理）されたアルミニウムからなり、円筒形である。チャンバ１０は、電気的に接地されている。載置台２０は、チャンバ１０の底部に設置され、ウェハＷを載置する。ウェハＷは、エッチング対象である基板の一例であり、ウェハＷには、シリコン酸化膜及び窒化シリコン膜上にマスク膜が形成されている。
載置台２０は、たとえばアルミニウム（Ａｌ）やチタン（Ｔｉ）、炭化ケイ素（ＳｉＣ）等から形成されている。載置台２０の上面には、ウェハを静電吸着するための静電チャック１０６が設けられている。静電チャック１０６は、絶縁体１０６ｂの間にチャック電極１０６ａを挟み込んだ構造になっている。
チャック電極１０６ａには直流電圧源１１２が接続され、直流電圧源１１２からチャック電極１０６ａに直流電流が供給される。これにより、クーロン力によってウェハＷが静電チャック１０６に吸着される。
載置台２０は、支持体１０４により支持されている。支持体１０４の内部には、冷媒流路１０４ａが形成されている。冷媒流路１０４ａには、冷媒入口配管１０４ｂ及び冷媒出口配管１０４ｃが接続されている。チラー１０７から出力された例えば冷却水やブライン等の冷却媒体は、冷媒入口配管１０４ｂ、冷媒流路１０４ａ及び冷媒出口配管１０４ｃを循環する。これにより、載置台２０及び静電チャック１０６は冷却される。
伝熱ガス供給源８５は、ヘリウムガス（Ｈｅ）やアルゴンガス（Ａｒ）等の伝熱ガスをガス供給ライン１３０に通して静電チャック１０６上のウエハＷの裏面に供給する。かかる構成により、静電チャック１０６は、冷媒流路１０４ａに循環させる冷却媒体と、ウエハＷの裏面に供給する伝熱ガスとによって温度制御される。この結果、ウェハを所定の温度に制御することができる。
載置台２０には、２周波重畳電力を供給する電力供給装置３０が接続されている。電力供給装置３０は、第１周波数の第１高周波電力（プラズマ生起用の高周波電力ＨＦ）を供給する第１高周波電源３２と、第１周波数よりも低い第２周波数の第２高周波電力（バイアス用の高周波電力ＬＦ）を供給する第２高周波電源３４とを有する。第１高周波電源３２は、第１整合器３３を介して載置台２０に電気的に接続される。第２高周波電源３４は、第２整合器３５を介して載置台２０に電気的に接続される。第１高周波電源３２は、例えば、４０ＭＨｚのプラズマ励起用の高周波電力ＨＦを載置台２０に印加する。第２高周波電源３４は、例えば、０．３ＭＨｚのバイアス用の高周波電力ＬＦを載置台２０に印加する。なお、本実施形態では、高周波電力ＨＦは載置台２０に印加されるが、ガスシャワーヘッド２５に印加してもよい。
第１整合器３３は、第１高周波電源３２の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第２整合器３５は、第２高周波電源３４の内部（または出力）インピーダンスに負荷インピーダンスを整合させる。第１整合器３３は、チャンバ１０内にプラズマが生成されているときに第１高周波電源３２の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。第２整合器３５は、チャンバ１０内にプラズマが生成されているときに第２高周波電源３４の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
ガスシャワーヘッド２５は、その周縁部を被覆するシールドリング４０を介してチャンバ１０の天井部の開口を閉塞するように取り付けられている。ガスシャワーヘッド２５は、図１に示すように電気的に接地してもよい。また、可変直流電源を接続してガスシャワーヘッド２５に所定の直流（ＤＣ）電圧が印加されるようにしてもよい。
ガスシャワーヘッド２５には、ガスを導入するガス導入口４５が形成されている。ガスシャワーヘッド２５の内部にはガス導入口４５から分岐したセンタ側の拡散室５０ａ及びエッジ側の拡散室５０ｂが設けられている。ガス供給源１５から出力されたガスは、ガス導入口４５を介して拡散室５０ａ、５０ｂに供給され、それぞれの拡散室５０ａ、５０ｂにて拡散されて多数のガス供給孔５５から載置台２０に向けて導入される。
チャンバ１０の底面には排気口６０が形成されており、排気口６０に接続された排気装置６５によってチャンバ１０内が排気される。これにより、チャンバ１０内を所定の真空度に維持することができる。チャンバ１０の側壁にはゲートバルブＧが設けられている。ゲートバルブＧの開閉によりチャンバ１０からウェハＷの搬入及び搬出が行われる。
エッチング処理装置１には、装置全体の動作を制御する制御部１００が設けられている。制御部１００は、ＣＰＵ（Central Processing Unit）１０５、ＲＯＭ（Read Only Memory）１１０及びＲＡＭ（Random Access Memory）１１５を有している。ＣＰＵ１０５は、これらの記憶領域に格納された各種レシピに従って、後述されるエッチング処理及び除電処理等の所望の処理を実行する。レシピにはプロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、チャンバ内温度（上部電極温度、チャンバの側壁温度、静電チャック温度など）、チラー１０７の温度などが記載されている。なお、これらのプログラムや処理条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶領域の所定位置にセットするようにしてもよい。
エッチング処理時には、ゲートバルブＧの開閉が制御され、ウェハＷがチャンバ１０に搬入され、載置台２０に載置される。直流電圧源１１２からチャック電極１０６ａに直流電流が供給されることにより、クーロン力によってウェハＷが静電チャック１０６に吸着され、保持される。
次いで、エッチング用のガス、プラズマ励起用の高周波電力ＨＦ及びバイアス用の高周波電力ＬＦがチャンバ１０内に供給され、プラズマが生成される。生成されたプラズマによりウェハＷにプラズマエッチング処理が施される。
エッチング処理後、直流電圧源１１２からチャック電極１０６ａにウェハＷの吸着時とは正負が逆の直流電圧ＨＶを印加してウェハＷの電荷を除電し、ウェハＷを静電チャック１０６から剥がす。ゲートバルブＧの開閉が制御され、ウェハＷがチャンバ１０から搬出される。
＜第１実施形態＞
［エッチング処理］
シリコン酸化膜（ＳｉＯ２）及び窒化シリコン膜（ＳｉＮ）のエッチング対象膜を水素含有ガス及びフッ素含有ガスのプラズマによりエッチングする際、一のエッチング対象膜及び該膜とは異なる構造の他のエッチング対象膜を同時にエッチングする工程がある。
例えば、３Ｄ ＮＡＮＤフラッシュメモリ等の三次元積層半導体メモリの製造において、シリコン酸化膜及び窒化シリコン膜を積層した積層膜と、シリコン酸化膜の単層膜とに高アスペクト比のエッチングを同時に又は並行して施すことが行われている。
図２（ａ）の左側には、シリコン酸化膜と窒化シリコン膜とを交互に複数層積層した積層膜１２をＡＣＬ（アモルファスカーボンレイヤー）のマスク膜１１に形成されたホールのパターンにエッチングした結果の一例を示す。積層膜１２をエッチングする工程は第１のエッチングの一例であり、以下、積層膜エッチングともいう。
図２（ａ）の右側には、シリコン酸化膜の単層膜１３をＡＣＬのマスク膜１１に形成されたホールのパターンにエッチングした結果の一例を示す。単層膜１３をエッチングする工程は第２のエッチングの一例であり、以下、単層膜エッチングともいう。ただし、第１及び第２のエッチング対象膜は、これに限らず、例えば第１のエッチングと第２のエッチングとのエッチング対象膜が異なる構造のシリコンを含む膜であればよい。
図２の結果を得る際の積層膜エッチング及び単層膜エッチングのプロセス条件は以下である。
・下部電極（載置台）の温度 ０℃
・ガス ＣＦ４（四フッ化炭素）、水素（Ｈ２）
図２（ｂ）に示すように、積層膜エッチング及び単層膜エッチングとを所定時間行った結果、各膜に形成されたホールの深さ（Ｄｅｐｔｈ）の差分は４４６ｎｍであり、エッチングレート（Ｅ／Ｒ）の差分は２９７ｎｍ／ｍｉｎであった。
このように積層膜エッチング及び単層膜エッチングとのエッチングレートに倍近い差があると、積層膜１２と単層膜１３とを同時に又は並行して加工するときの時間が長くなり、生産性が悪くなる。これに対して、エッチングレートを低下させずに、積層膜１２と単層膜１３とのエッチングレートを１：１又はそれに近似する比率に制御できると、生産性を改善することができる。
そこで、本発明の第１実施形態にかかるエッチング処理方法では、図３の（１）に示すように下部電極が極低温の温度に制御される。図３（ａ）には下部電極の温度が０℃（低温）でＣＦ４ガス及び水素ガスから生成されたプラズマを用いたときのエッチング結果の一例が示されている。これに対して、図３（ｂ）には下部電極の温度が−６０℃でＣＦ４ガス及び水素ガスから生成されたプラズマを用いたときのエッチング結果の一例が示されている。これによれば、下部電極の温度を低温から極低温に変えることにより積層膜１２のエッチングレートが約２倍になることがわかる。これに対して、単層膜１３のエッチングレートは１．３倍程度である。
つまり、下部電極を極低温に制御すると、積層膜１２及び単層膜１３ともにエッチングレートが高くなるが、特に積層膜１２のエッチングレートが大幅に上昇するため、積層膜１２と単層膜１３とのエッチングレートの差がより大きくなってしまう。
図４には、以下のプロセス条件において下部電極を低温から極低温に制御したときのエッチング結果が模式的に示されている。
積層膜エッチング及び単層膜エッチングのプロセス条件は以下である。
・下部電極の温度 ０℃（低温：図４（ａ））→−６０℃（極低温：図４（ｂ））
・ガス ＣＦ４、Ｈ２、ＨＢｒ（臭化水素）、ＮＦ３（三フッ化窒素）、ＣＨ２Ｆ２（ジフルオロメタン）、ＣＨ４（メタン）
これによれば、図４の中央のグラフに示すように、−３０℃以下の極低温において、下部電極の温度が下がる程、積層膜１２及び単層膜１３のエッチングレートは高くなることがわかる。また、積層膜１２のエッチングレートは単層膜１３のエッチングレートよりも高く、特に−３０℃以下の極低温において積層膜１２のエッチングレートは単層膜１３のエッチングレートよりも上昇率が高いことがわかる。以上から、下部電極の温度を極低温に制御しただけでは、積層膜１２と単層膜１３とのエッチングレートの差が大きいことを解消することは難しい。
そこで、本実施形態にかかるエッチング処理方法では、更に図３の（２）に示すようにバイアス用の高周波電力ＬＦの最適化と供給するガス系を最適化する。これにより、図３の（ｃ）に示すように特に単層膜１３のエッチングレートを大幅に上昇させることができ、積層膜１２と単層膜１３とのエッチングレートをほぼ１：１に制御することができる。この結果、エッチング処理時間を短縮し、生産性を向上させることができる。
図５には、以下のプロセス条件においてバイアス用の高周波電力ＬＦの最適化とガス系の最適化が行われたときのエッチング結果の一例を示す。
積層膜エッチング及び単層膜エッチングにおける高周波電力ＬＦ及びガス系の最適化前及び最適化後のプロセス条件は以下である。
ＬＦ及びガス系の最適化前（図５（ａ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２、ＨＢｒ、ＮＦ３、ＣＨ２Ｆ２、ＣＨ４
・ＬＦ 連続波
ＬＦ及びガス系の最適化後（図５（ｂ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ７５％
ただし、高周波電力ＬＦの周波数及びＤｕｔｙ比はこれに限らない。
これによれば、図５の中央のグラフに示すように、−３０℃以下の極低温において高周波電力ＬＦの実効値が２０００Ｗ〜３０００Ｗのとき、積層膜１２及び単層膜１３のエッチングレートがほぼ１：１になることがわかる。
よって、本実施形態に係るエッチング処理方法によれば、下部電極の温度を極低温に制御し、かつ実効値が２０００Ｗ〜３５００ＷのＬＦのパルス波を印加する。これにより、エッチングレートを低下させずに、積層膜１２及び単層膜１３のエッチングレートを１：１又は１：１に近づけるように制御することができ、生産性を向上させることができる。
なお、本実施形態では極低温は−３０℃以下の温度として定義される。本実施形態にかかる下部電極は、好ましくは−３０℃〜−１００℃、より好ましくは−３０℃〜−６０℃の範囲の極低温に制御される。これにより、積層膜１２及び単層膜１３のエッチングレートをより１：１に近づけ、生産性をより高めることができる。
なお、第１実施形態にかかるエッチング処理方法では、バイアス用の高周波電力ＬＦは２０００Ｗ〜３５００Ｗに制御される。つまり、第１実施形態では、バイアス用の高周波電力ＬＦの実効値が２０００Ｗ〜３５００Ｗのとき、ウェハＷの面積を３．１４ｃｍ２とすると、下部電極に印加される単位面積当たりのバイアス用の高周波電力ＬＦは、２．８Ｗ／ｃｍ２〜５．０Ｗ／ｃｍ２に制御される。
図６には、以下のプロセス条件のときに下部電極の温度を０℃（図６（ａ））、−３０℃（図６（ｂ））、−６０℃（図６（ｃ））に制御したときのエッチング結果の一例を示す。なお、本プロセスではバイアス用の高周波電力ＬＦについて本実施形態の最適化は図られていない。
プロセス条件
・ガス ＣＦ４、Ｈ２、ＨＢｒ、ＮＦ３、ＣＨ２Ｆ２、ＣＨ４
これによれば、図６（ａ）の０℃の低温に対して、図６（ｂ）の−３０℃及び図６（ｃ）の−６０℃の極低温における積層膜１２及び単層膜１３のエッチングレートは高いことがわかる。ただし、積層膜１２が単層膜１３よりもエッチングレートが高いため、積層膜１２及び単層膜１３のエッチングレートの比は１：１から程遠い結果となっている。
図７には、以下のプロセス条件のときにバイアス用の高周波電力ＬＦの実効値を２０００Ｗ（図７（ａ））、３０００Ｗ（図７（ｂ））、４０００Ｗ（図７（ｃ））に制御したときのエッチング結果の一例を示す。プロセス条件は以下である。
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ パルス波 周波数０．３ｋＨｚ
図７（ａ）ではＬＦ ３０００Ｗ、Ｄｕｔｙ比６６％であるため、高周波電力ＬＦの実効値は、約２０００Ｗとなる。また、図７（ｂ）ではＬＦ ４０００Ｗ、Ｄｕｔｙ比７５％であるため、高周波電力ＬＦの実効値は、約３０００Ｗとなる。図７（ｃ）ではＬＦ ５５００Ｗ、Ｄｕｔｙ比７３％であるため、高周波電力ＬＦの実効値は、約４０００Ｗとなる。
これによれば、−６０℃の極低温において高周波電力ＬＦの高低によりエッチングレートに差異があることがわかる。すなわち、図７（ｃ）では高周波電力ＬＦの実効値が高いため、単層膜１３のエッチングレートが低下し、積層膜１２及び単層膜１３のエッチングレートを１：１に近づけることは困難な結果となっている。よって、積層膜１２及び単層膜１３のエッチングレートを１：１に近づけるためには、高周波電力ＬＦの実効値が２０００Ｗ〜３５００Ｗになるように制御することが好ましいことがわかる。
以上に説明したように、第１実施形態に係るエッチング処理方法によれば、−３０℃以下の極低温環境においてシリコン酸化膜及び窒化シリコン膜の積層膜１２とシリコン酸化膜の単層膜１３とをＨ２ガス及びＣＦ４ガスのプラズマを用いてエッチングする。その際、バイアス用の高周波電力ＬＦの条件を最適化する。これにより、エッチングレートを維持しつつ、加工時間を短縮することができ、この結果、生産性を向上させることができる。第１実施形態に係るエッチング処理方法によれば、エッチング対象膜に４０以上のアスペクト比のホールや溝を形成することができる。
以上の説明では、本実施形態に係るエッチング処理方法に使用されるガス種にＨ２ガス及びＣＦ４ガスを選択したが、これに限らない。本実施形態にかかるエッチング処理方法に使用されるガスは、例えば、ＣＦ４ガスに替えてＣＨＦ３（トリフルオロメタン）ガスやＮＦ３ガスを用いることができる。ＣＦ４ガス、ＣＨＦ３ガス、ＮＦ３ガスは、フッ素含有ガスの一例である。また、Ｈ２ガスは、水素含有ガスの一例である。これによっても、エッチングレートを維持しつつ、積層膜１２及び単層膜１３のエッチングレートを１：１に近づけることができ、加工時間を短縮し、生産性を向上させることができる。なお、積層膜１２及び単層膜１３のエッチングレートが１：１になる又は１：１に近づくとは、積層膜１２及び単層膜１３のエッチングレートの差が±２０％以内を満たした場合をいう。例えば、積層膜１２のエッチングレートを１としたとき、単層膜１３のエッチングレートが０．８〜１．２の範囲の値であれば、積層膜１２及び単層膜１３のエッチングレートは、１：１であるか又は１：１に近づくため、本実施形態の効果を奏することができる。
＜第２実施形態＞
［エッチング処理］
第１実施形態では、エッチングレートを維持しつつ、エッチング対象膜の加工時間を短縮するエッチング処理方法について説明した。これに対して、更にシリコン酸化膜の単層膜１３のエッチングレートを高め、生産性を向上させようとするとエッチングしたホールの先がよれる現象（以下、「ツイスティング（Twisting）」という。）が発生し、エッチング形状が悪くなる。
例えば、図８（ａ）には、単層膜１３のエッチングレートが高くなるプロセス条件（以下、「第１のプロセス条件」ともいう。）でエッチングしたときの結果が示されている。図８（ｂ）には、積層膜１２のエッチングレートが高くなるプロセス条件（以下、「第２のプロセス条件」ともいう。）でエッチングしたときの結果が示されている。各プロセス条件は以下である。
１．第１のプロセス条件（単層膜のエッチングレートが高くなる条件：図８（ａ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ３５％
・エッチング時間 ９０ｓｅｃ
２．第２のプロセス条件（積層膜のエッチングレートが高くなる条件：図８（ｂ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ７５％
・エッチング時間 ９０ｓｅｃ
第１のプロセス条件と第２のプロセス条件では、異なるＤｕｔｙ比を有する点が異なり、それ以外の条件は同じである。これによれば、第１のプロセス条件による第１のエッチングでは、図８（ａ）に示すように、単層膜１３のエッチングレートが積層膜１２のエッチングレートよりも高くなっている。また、第１のエッチングではツイスティングが生じている。
一方、第２のプロセス条件による第２のエッチングでは、図８（ｂ）に示すように、積層膜１２のエッチングレートが単層膜１３のエッチングレートよりも高くなっている。また、第２のエッチングではツイスティングは生じていない。
つまり、バイアス用の高周波電力ＬＦの実効値が低くなるほど、積層膜１２よりも単層膜１３のエッチングレートが高くなるが、ツイスティングが生じ易くなることがわかる。より詳しくは、第１のプロセス条件では、図９（ａ）に示すようにも積層膜１２よりも単層膜１３のエッチングレートが高くなる条件であり、かつ、ツイスティングの発生し易い条件である。一方、第２のプロセス条件では、図９（ｂ）に示すように単層膜１３よりも積層膜１２のエッチングレートが高くなる条件であり、かつ、ツイスティングの発生し難い条件である。
そこで、第２実施形態に係るエッチング処理方法では、図９（ｃ）に示すように第１のプロセス条件における第１のエッチングのステップ（以下、「第１のステップ」という。）と、第２のプロセス条件における第２のエッチングのステップ（以下、「第２のステップ」という。）とが交互に繰り返される。第１のステップは、第１のプロセス条件において積層膜１２及び単層膜１３のエッチングを同時又は並行して行うステップである。第２のステップは、第２のプロセス条件において積層膜１２及び単層膜１３のエッチングを同時又は並行して行うステップである。第１のプロセス条件における第１のステップと第２のプロセス条件における第２のステップとを所定回数繰り返して積層膜１２及び単層膜１３のエッチングを行うプロセスを、以後「サイクルエッチ」とも称呼する。図８（ｃ）にサイクルエッチの結果の一例を示す。図８（ｃ）のサイクルエッチのプロセス条件は以下である。
１．第１のプロセス条件（第１のステップ）
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ３５％
・エッチング時間 ４５ｓｅｃ
２．第２のプロセス条件（第２のステップ）
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ７５％
・エッチング時間 ４５ｓｅｃ
これによれば、エッチングレートを高めつつ、積層膜１２及び単層膜１３に形成されたホールのツイスティングを解消することができる。この結果、より生産性を高めることができる。また、エッチング対象膜に４０以上のアスペクト比のホールや溝を形成することができる。
（サイクル数の最適化）
次に、第２実施形態に係るエッチング処理方法におけるサイクル数の最適化について、図１０を参照しながら説明する。図１０（ａ）〜図１０（ｃ）のプロセス条件は、第１のステップ及び第２のステップにおいて上記に示した条件の通りである。異なる点は、第１のステップ及び第２のステップの実行を１サイクルとして、サイクル数と各ステップのエッチング時間を変化させた点である。詳細には、図１０（ａ）では、サイクル数は１回であり、第１のステップ及び第２のステップのエッチング時間はそれぞれ４５ｓｅｃである。図１０（ｂ）では、サイクル数は３回であり、第１のステップ及び第２のステップのエッチング時間はそれぞれ１５ｓｅｃである。図１０（ｃ）では、サイクル数は９回であり、第１のステップ及び第２のステップのエッチング時間はそれぞれ５ｓｅｃである。図１０（ａ）〜図１０（ｃ）のプロセス条件では、総エッチング時間は同じである。
これによれば、図１０（ｄ−１）〜図１０（ｄ−３）に示すように、１回のエッチング時間を短くしてサイクル数を増やす程、エッチングしたホールの先の形状は垂直になり、ツイスティングが解消されている。この結果、本実施形態に係るエッチング方法によれば、第１実施形態と同様に、バイアス用の高周波電力ＬＦを制御することで積層膜１２及び単層膜１３のエッチングレートを制御し、両膜のエッチングレートを同一又は１：１に近づけることができる。加えて、第１のプロセス条件による第１のステップ及び第２のプロセス条件による第２のステップのエッチング時間を短くし、かつてサイクル数を多くすることでエッチングしたホールのツイスティングを解消することができる。
（変形例）
次に、第２実施形態の変形例に係るエッチング処理方法について、図１１を参照しながら説明する。変形例にかかるサイクルエッチのプロセス条件は以下である。
１．第１のプロセス条件：単層膜のエッチングレートが高くなる条件（図１１（ａ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ５０％
・エッチング時間 ９０ｓｅｃ
２．第２のプロセス条件：積層膜のエッチングレートが高くなる条件（図１１（ｂ））
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２、ＨＢｒ、ＣＨ２Ｆ２、ＮＦ３、ＣＨ４
・ＬＦ ４０００Ｗ 連続波（パルスなし）
・エッチング時間 ９０ｓｅｃ
第２実施形態とその変形例との第１のプロセス条件の相違点は、ガス種とＬＦのパルスの有無である。詳細には、第２のプロセス条件において第２実施形態ではＨ２ガス及びＣＦ４ガスを用いるのに対して、変形例ではＣＦ４、Ｈ２、ＨＢｒ、ＣＨ２Ｆ２、ＮＦ３、ＣＨ４の６種類のガスを用いる。また、第２のプロセス条件において第２実施形態では高周波電力ＬＦはパルス波であるのに対して、変形例では高周波電力ＬＦはパルス波でない点である。
これによれば、第１のプロセス条件によるエッチングでは、図１１（ａ）に示すように、単層膜１３のエッチングレートが積層膜１２のエッチングレートよりも高くなっている。しかしながら、第１のプロセス条件では、単層膜１３に形成されたホールの先端近傍にツイスティングが生じている。
一方、第２のプロセス条件によるエッチングでは、図１１（ｂ）に示すように、積層膜１２のエッチングレートが単層膜１３のエッチングレートよりも高くなっている。また、第２のプロセス条件では、ツイスティングは生じていない。
そこで、第２実施形態の変形例に係るエッチング処理方法は、図１１（ｃ）に示すように、変形例の第１のプロセス条件によりエッチングする第１のステップと、変形例の第２のプロセス条件によりエッチングする第２のステップとを交互に繰り返すサイクルエッチを実行する。サイクルエッチのプロセス条件は以下である。
１．第１のステップ（第１のプロセス条件）
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２
・ＬＦ ４０００Ｗ パルス波 周波数０．３ｋＨｚ Ｄｕｔｙ比 ５０％
・エッチング時間 １５ｓｅｃ
２．第２のステップ（第２のプロセス条件）
・下部電極の温度 −６０℃
・ガス ＣＦ４、Ｈ２、ＨＢｒ、ＣＨ２Ｆ２、ＮＦ３、ＣＨ４
・ＬＦ ４０００Ｗ 連続波（パルスなし）
・エッチング時間 １５ｓｅｃ
図１１（ｃ）では、サイクル数は３回である。これによれば、エッチングレートを高めつつホールのツイスティングを解消することができる。この結果、より生産性を高めることができる。また、エッチング対象膜に４０以上のアスペクト比のホールや溝を形成することができる。
なお、第２実施形態及びその変形例にかかるエッチング処理方法において、１回のエッチング時間が短く、サイクル数が多い方がよい結果となっている。これは、第１のプロセス条件の第１のステップにてツイスティングが生じる前に第２のプロセス条件の第２のステップに切り替えてエッチングを繰り返し行うことで第１のステップにてツイスティングが生じることを抑制できるためであると考えられる。ただし、サイクル数は２以上であればよい。
なお、第２実施形態にかかるエッチング処理方法では、バイアス用の高周波電力ＬＦは１０００Ｗ〜４０００Ｗに制御される。つまり、下部電極に印加される単位面積当たりのバイアス用の高周波電力ＬＦは、１．４Ｗ／ｃｍ２〜５．７Ｗ／ｃｍ２に制御される。また、積層膜１２及び単層膜１３のエッチングレートの差が±２０％以内になるように制御されることが好ましい。
以上に説明したように、第１実施形態、第２実施形態及びその変形例にかかるエッチング処理方法によれば、異なる種類のエッチング対象膜をエッチングする際の加工時間を短縮し、生産性を向上させることができる。特に、第２実施形態及びその変形例では、サイクルエッチにより、エッチングレートを維持しつつホールのツイスティングを解消できる。
以上、エッチング処理方法を上記実施形態により説明したが、本発明にかかるエッチング処理方法は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
例えば、本発明に係るエッチング処理方法は、容量結合型プラズマ（ＣＣＰ:Capacitively Coupled Plasma)装置だけでなく、その他のエッチング処理装置に適用可能である。その他のエッチング処理装置としては、誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)、ラジアルラインスロットアンテナを用いたプラズマ処理装置、ヘリコン波励起型プラズマ（ＨＷＰ：Helicon Wave Plasma）装置、電子サイクロトロン共鳴プラズマ（ＥＣＲ：Electron Cyclotron Ｒesonance Plasma）装置等であってもよい。
また、本発明にかかるエッチング処理装置により処理される基板は、ウェハに限られず、例えば、フラットパネルディスプレイ（Flat Panel Display)用の大型基板、ＥＬ素子又は太陽電池用の基板であってもよい。
１：エッチング処理装置
１０：チャンバ
１１：マスク膜
１２：単層膜
１３：積層膜
１５：ガス供給源
２０：載置台
２５：ガスシャワーヘッド
３２：第１高周波電源
３４：第２高周波電源
８５：伝熱ガス供給源
１００：制御部
１０４ａ：冷媒流路
１０６：静電チャック
１０６ａ：チャック電極
１０７：チラー
１１２：直流電圧源

Claims (11)

  1. プラズマ生成用の高周波電力により水素含有ガス及びフッ素含有ガスからプラズマを生成し、
    −３０℃以下の極低温環境において、生成されたプラズマによりシリコン酸化膜及び窒化シリコン膜のエッチング対象膜をエッチングし、
    前記エッチングは、一のエッチング対象膜をエッチングする第１のエッチングのエッチングレートと、前記一のエッチング対象膜と異なる構造の他のエッチング対象膜をエッチングする第２のエッチングのエッチングレートとの差が±２０％以内になるように制御する、
    エッチング処理方法。
  2. 前記水素含有ガスは、水素ガスであり、前記フッ素含有ガスは、四フッ化炭素ガスである、
    請求項１に記載のエッチング処理方法。
  3. 前記一のエッチング対象膜は、シリコン酸化膜と窒化シリコン膜とを交互に複数層積層した積層膜であり、
    前記他のエッチング対象膜は、シリコン酸化膜の単層膜である、
    請求項１又は２に記載のエッチング処理方法。
  4. 下部電極にパルス波のバイアス用の高周波電力を印加する、
    請求項１〜３のいずれか一項に記載のエッチング処理方法。
  5. 下部電極に印加される単位面積当たりのバイアス用の高周波電力を、２．８Ｗ／ｃｍ２〜５．０Ｗ／ｃｍ２に制御する、
    請求項１〜４のいずれか一項に記載のエッチング処理方法。
  6. プラズマ生成用の高周波電力により水素含有ガス及びフッ素含有ガスからプラズマを生成し、
    −３０℃以下の極低温環境下において、生成されたプラズマによりシリコン酸化膜及び窒化シリコン膜の積層膜をエッチングする第１のエッチングと、シリコン酸化膜をエッチングする第２のエッチングとを制御し、
    下部電極に印加される単位面積当たりのバイアス用の高周波電力は、１．４Ｗ／ｃｍ２〜５．７Ｗ／ｃｍ２であり、
    前記単層膜よりも前記積層膜のエッチングレートが高くなる第１のプロセス条件で前記第１及び第２のエッチングを行う第１のステップと、前記積層膜よりも前記単層膜のエッチングレートが高くなる第２のプロセス条件で前記第１及び第２のエッチングを行う第２のステップとを複数回繰り返し、
    前記第１のプロセス条件と前記第２のプロセス条件とは異なるＤｕｔｙ比を有する、
    エッチング処理方法。
  7. 前記エッチングは、前記第１のエッチングのエッチングレートと前記第２のエッチングのエッチングレートとの差が±２０％以内になるように制御する、
    請求項６に記載のエッチング処理方法。
  8. 前記第２のエッチングのＤｕｔｙ比は、前記第１のエッチングのＤｕｔｙ比よりも小さい、
    請求項６又は７に記載のエッチング処理方法。
  9. 前記第１のエッチングにおいて、水素含有ガス及びフッ素含有ガスの替わりに、Ｈ２、ＨＢｒ、ＣＨ２Ｆ２、ＮＦ、ＣＨ４及びＣＦ４の混合ガスからプラズマを生成する、
    請求項６〜８のいずれか一項に記載のエッチング処理方法。
  10. −３０℃〜−１００℃の範囲の極低温環境において前記第１のエッチングと前記第２のエッチングとを同時又は並行して行う、
    請求項１〜９のいずれか一項に記載のエッチング処理方法。
  11. 下部電極は、チタンにより形成される、
    請求項１〜１０のいずれか一項に記載のエッチング処理方法。
JP2015087900A 2015-04-22 2015-04-22 エッチング処理方法 Active JP6498022B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015087900A JP6498022B2 (ja) 2015-04-22 2015-04-22 エッチング処理方法
US15/131,221 US9666446B2 (en) 2015-04-22 2016-04-18 Etching method
KR1020160047622A KR102035890B1 (ko) 2015-04-22 2016-04-19 에칭 처리 방법
EP16166355.4A EP3086359B1 (en) 2015-04-22 2016-04-21 Etching method
EP19188564.9A EP3621102A1 (en) 2015-04-22 2016-04-21 Etching method
CN201610252496.0A CN106067418B (zh) 2015-04-22 2016-04-21 蚀刻处理方法
CN201910508471.6A CN110246760B (zh) 2015-04-22 2016-04-21 蚀刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015087900A JP6498022B2 (ja) 2015-04-22 2015-04-22 エッチング処理方法

Publications (3)

Publication Number Publication Date
JP2016207840A true JP2016207840A (ja) 2016-12-08
JP2016207840A5 JP2016207840A5 (ja) 2018-07-19
JP6498022B2 JP6498022B2 (ja) 2019-04-10

Family

ID=55806203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015087900A Active JP6498022B2 (ja) 2015-04-22 2015-04-22 エッチング処理方法

Country Status (5)

Country Link
US (1) US9666446B2 (ja)
EP (2) EP3621102A1 (ja)
JP (1) JP6498022B2 (ja)
KR (1) KR102035890B1 (ja)
CN (2) CN110246760B (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法
JP2019145780A (ja) * 2018-02-15 2019-08-29 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20190114788A (ko) 2018-03-29 2019-10-10 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 및 피처리체의 반송 방법
KR20200105752A (ko) 2019-03-01 2020-09-09 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
KR20200118761A (ko) 2019-04-08 2020-10-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20210015739A (ko) 2018-06-04 2021-02-10 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 에칭 처리 장치
KR20210015710A (ko) 2019-08-02 2021-02-10 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 클리닝 장치
JP2021034655A (ja) * 2019-08-28 2021-03-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
KR20210131886A (ko) 2020-04-24 2021-11-03 도쿄엘렉트론가부시키가이샤 배관 시스템 및 처리 장치
KR20220011582A (ko) 2020-07-21 2022-01-28 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20220022881A (ko) 2020-08-19 2022-02-28 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US11270889B2 (en) 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus
WO2023100850A1 (ja) * 2021-12-03 2023-06-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20230124008A (ko) 2020-12-24 2023-08-24 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
JP7565763B2 (ja) 2020-11-17 2024-10-11 東京エレクトロン株式会社 基板処理方法および基板処理システム

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6498152B2 (ja) * 2015-12-18 2019-04-10 東京エレクトロン株式会社 エッチング方法
US9997374B2 (en) 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
KR102356741B1 (ko) 2017-05-31 2022-01-28 삼성전자주식회사 절연층들을 갖는 반도체 소자 및 그 제조 방법
JP7344867B2 (ja) * 2017-08-04 2023-09-14 ラム リサーチ コーポレーション 水平表面上におけるＳｉＮの選択的堆積
JP6945388B2 (ja) * 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
US10811267B2 (en) 2017-12-21 2020-10-20 Micron Technology, Inc. Methods of processing semiconductor device structures and related systems
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7204348B2 (ja) * 2018-06-08 2023-01-16 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR102554014B1 (ko) * 2018-06-15 2023-07-11 삼성전자주식회사 저온 식각 방법 및 플라즈마 식각 장치
CN116387129A (zh) * 2018-06-22 2023-07-04 东京毅力科创株式会社 等离子体处理装置、等离子体处理方法和存储介质
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US10720334B2 (en) 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7229033B2 (ja) * 2019-02-01 2023-02-27 東京エレクトロン株式会社 基板処理方法及び基板処理装置
KR20200100555A (ko) * 2019-02-18 2020-08-26 도쿄엘렉트론가부시키가이샤 에칭 방법
EP3909069A4 (en) 2019-06-28 2022-06-01 Yangtze Memory Technologies Co., Ltd. METHOD OF SEMICONDUCTOR DEVICE MANUFACTURE
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
TW202209480A (zh) * 2020-08-17 2022-03-01 日商東京威力科創股份有限公司 蝕刻方法及蝕刻裝置
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US20220399185A1 (en) 2021-06-09 2022-12-15 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
WO2023224950A1 (en) * 2022-05-19 2023-11-23 Lam Research Corporation Hardmask for high aspect ratio dielectric etch at cryo and elevated temperatures
WO2023235188A1 (en) * 2022-06-02 2023-12-07 Lam Research Corporation Reduced temperature etching of doped silicon oxide
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772346A (en) 1980-10-24 1982-05-06 Toshiba Corp Manufacture of semiconductor device
JPH0722149B2 (ja) * 1983-11-28 1995-03-08 株式会社日立製作所 平行平板形ドライエッチング装置
JPH07104927B2 (ja) 1985-08-30 1995-11-13 キヤノン株式会社 画像処理装置
US5279705A (en) * 1990-11-28 1994-01-18 Dainippon Screen Mfg. Co., Ltd. Gaseous process for selectively removing silicon nitride film
JP3179872B2 (ja) * 1991-12-19 2001-06-25 東京エレクトロン株式会社 エッチング方法
JPH0722393A (ja) 1993-06-23 1995-01-24 Toshiba Corp ドライエッチング装置及びドライエッチング方法
JPH0722149A (ja) 1993-06-28 1995-01-24 Yazaki Corp 電線の接続装置及び接続方法
JP2956524B2 (ja) 1995-04-24 1999-10-04 日本電気株式会社 エッチング方法
JP3524763B2 (ja) * 1998-05-12 2004-05-10 株式会社日立製作所 エッチング方法
US7432207B2 (en) * 2001-08-31 2008-10-07 Tokyo Electron Limited Method for etching object to be processed
CN101154569B (zh) * 2002-06-27 2014-05-14 东京毅力科创株式会社 等离子体处理方法
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2010205967A (ja) * 2009-03-04 2010-09-16 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP5719648B2 (ja) * 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
US8598040B2 (en) * 2011-09-06 2013-12-03 Lam Research Corporation ETCH process for 3D flash structures
US9384992B2 (en) * 2012-02-09 2016-07-05 Tokyo Electron Limited Plasma processing method
JP5968130B2 (ja) * 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5878091B2 (ja) * 2012-07-20 2016-03-08 東京エレクトロン株式会社 エッチング方法
JP6423643B2 (ja) * 2014-08-08 2018-11-14 東京エレクトロン株式会社 多層膜をエッチングする方法
US9728422B2 (en) * 2015-01-23 2017-08-08 Central Glass Company, Limited Dry etching method
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
US9613824B2 (en) * 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160077A (ja) * 1991-12-05 1993-06-25 Sharp Corp プラズマエッチング方法
WO2014069559A1 (ja) * 2012-11-01 2014-05-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427576A (zh) * 2017-09-04 2019-03-05 东京毅力科创株式会社 蚀刻方法
JP2019046994A (ja) * 2017-09-04 2019-03-22 東京エレクトロン株式会社 エッチング方法
CN109427576B (zh) * 2017-09-04 2023-03-10 东京毅力科创株式会社 蚀刻方法
JP2019145780A (ja) * 2018-02-15 2019-08-29 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP7158252B2 (ja) 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20190114788A (ko) 2018-03-29 2019-10-10 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 및 피처리체의 반송 방법
KR20210015739A (ko) 2018-06-04 2021-02-10 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 에칭 처리 장치
US11270889B2 (en) 2018-06-04 2022-03-08 Tokyo Electron Limited Etching method and etching apparatus
KR20200105752A (ko) 2019-03-01 2020-09-09 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US11251049B2 (en) 2019-04-08 2022-02-15 Tokyo Electron Limited Etching method and plasma processing apparatus
KR20200118761A (ko) 2019-04-08 2020-10-16 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
KR20210015710A (ko) 2019-08-02 2021-02-10 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 클리닝 장치
US11631590B2 (en) 2019-08-02 2023-04-18 Tokyo Electron Limited Substrate processing method, substrate processing apparatus and cleaning apparatus
JP7390134B2 (ja) 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
KR20210027099A (ko) 2019-08-28 2021-03-10 도쿄엘렉트론가부시키가이샤 에칭 처리 방법 및 에칭 처리 장치
JP2021034655A (ja) * 2019-08-28 2021-03-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
US11495468B2 (en) 2019-08-28 2022-11-08 Tokyo Electron Limited Etching method and etching apparatus
KR20210131886A (ko) 2020-04-24 2021-11-03 도쿄엘렉트론가부시키가이샤 배관 시스템 및 처리 장치
KR20220011582A (ko) 2020-07-21 2022-01-28 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20220022881A (ko) 2020-08-19 2022-02-28 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US11804379B2 (en) 2020-08-19 2023-10-31 Tokyo Electron Limited Etching method and plasma processing apparatus
JP7565763B2 (ja) 2020-11-17 2024-10-11 東京エレクトロン株式会社 基板処理方法および基板処理システム
KR20230124008A (ko) 2020-12-24 2023-08-24 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
WO2023100850A1 (ja) * 2021-12-03 2023-06-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR102035890B1 (ko) 2019-10-23
CN110246760A (zh) 2019-09-17
KR20160125896A (ko) 2016-11-01
CN110246760B (zh) 2023-02-17
JP6498022B2 (ja) 2019-04-10
US9666446B2 (en) 2017-05-30
CN106067418A (zh) 2016-11-02
EP3086359B1 (en) 2019-09-11
CN106067418B (zh) 2019-07-05
EP3621102A1 (en) 2020-03-11
EP3086359A1 (en) 2016-10-26
US20160314986A1 (en) 2016-10-27

Similar Documents

Publication Publication Date Title
JP6498022B2 (ja) エッチング処理方法
US10707090B2 (en) Plasma etching method
JP6408903B2 (ja) エッチング処理方法及びエッチング処理装置
JP6604911B2 (ja) エッチング処理方法
JP6587580B2 (ja) エッチング処理方法
KR102663567B1 (ko) 플라즈마 에칭 방법
US9502537B2 (en) Method of selectively removing a region formed of silicon oxide and plasma processing apparatus
JP2016213427A (ja) エッチング方法及びエッチング装置
US10720328B2 (en) Etching method and etching apparatus
JP2015106587A (ja) 静電チャックのコーティング方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180605

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180907

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190312

R150 Certificate of patent or registration of utility model

Ref document number: 6498022

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250