KR20210015710A - 기판 처리 방법, 기판 처리 장치 및 클리닝 장치 - Google Patents

기판 처리 방법, 기판 처리 장치 및 클리닝 장치 Download PDF

Info

Publication number
KR20210015710A
KR20210015710A KR1020200095852A KR20200095852A KR20210015710A KR 20210015710 A KR20210015710 A KR 20210015710A KR 1020200095852 A KR1020200095852 A KR 1020200095852A KR 20200095852 A KR20200095852 A KR 20200095852A KR 20210015710 A KR20210015710 A KR 20210015710A
Authority
KR
South Korea
Prior art keywords
substrate
etching
temperature
target film
reaction product
Prior art date
Application number
KR1020200095852A
Other languages
English (en)
Inventor
무네유키 오미
타쿠 고히라
타카히로 무라카미
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210015710A publication Critical patent/KR20210015710A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B13/00—Accessories or details of general applicability for machines or apparatus for cleaning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/04—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by a combination of operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

에칭 대상막에 퇴적된 반응 생성물에 의해 에칭 대상막이 데미지를 받는 것을 방지한다. 에칭 대상막과 마스크를 포함하는 기판을 준비하는 공정과, 플라즈마에 의해 상기 마스크를 통하여 상기 에칭 대상막을 에칭하는 공정과, 상기 에칭하는 공정 후, 기판을 정해진 온도에서 열 처리하는 공정을 가지는 기판 처리 방법이 제공된다.

Description

기판 처리 방법, 기판 처리 장치 및 클리닝 장치 {SUBSTRATE PROCESSING METHOD, SUBSTRATE PROCESSING APPARATUS AND CLEANING APPARATUS}
본 개시는 기판 처리 방법, 기판 처리 장치 및 클리닝 장치에 관한 것이다.
산화 실리콘막과 질화 실리콘막이 적층된 반도체 웨이퍼에 고애스펙트비의 홀을 저온 환경 하에서 에칭하는 방법이 알려져 있다(예를 들면, 특허 문헌 1 참조). 수소 함유 가스를 이용하여 질화 실리콘을 함유하는 에칭 대상막을 에칭할 시, 반응 생성물이 발생하여, 에칭 처리 후에 에칭 대상막의 표면 및 측벽에 퇴적된다.
일본특허공개공보 2016-207840호
본 개시는 에칭 대상막에 퇴적된 반응 생성물에 의해 에칭 대상막이 데미지를 받는 것을 방지한다.
본 개시의 일태양에 따르면, 에칭 대상막과 마스크를 포함하는 기판을 준비하는 공정과, 플라즈마에 의해 상기 마스크를 통하여 상기 에칭 대상막을 에칭하는 공정과, 상기 에칭하는 공정 후, 기판을 정해진 온도에서 열 처리하는 공정을 가지는 기판 처리 방법이 제공된다.
하나의 측면에 따르면, 에칭 대상막에 퇴적된 반응 생성물에 의해 에칭 대상막이 데미지를 받는 것을 방지할 수 있다.
도 1은 일실시 형태에 따른 기판 처리 시스템의 일례를 나타내는 도이다.
도 2는 에칭 공정 후에 대기에 노출시킨 에칭 대상막의 일례를 나타내는 도이다.
도 3은 일실시 형태에 따른 기판 처리 장치의 일례를 나타내는 도이다.
도 4는 에칭 공정에서 생성된 반응 생성물의 분석 결과를 나타내는 도이다.
도 5는 일실시 형태에 따른 기판 처리 방법의 일례를 나타내는 순서도이다.
도 6은 각 재질의 변질 또는 변형하는 온도의 일례를 나타내는 도이다.
도 7은 일실시 형태에 따른 열 처리 공정 후의 에칭 대상막의 일례를 나타내는 도이다.
도 8은 일실시 형태에 따른 기판의 베벨부에 퇴적되는 반응 생성물의 일례를 나타내는 도이다.
도 9는 일실시 형태에 따른 클리닝 장치의 일례를 나타내는 도이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대하여 설명한다. 각 도면에서 동일 구성 부분에는 동일 부호를 부여하고, 중복된 설명을 생략하는 경우가 있다.
[기판 처리 시스템]
먼저, 일실시 형태에 따른 기판 처리 시스템(10)의 일례에 대하여, 도 1을 참조하여 설명한다. 도 1은 일실시 형태에 따른 기판 처리 시스템(10)의 일례를 나타내는 도이다. 기판 처리 시스템(10)에서는, 일실시 형태에 따른 에칭 공정 및 열 처리 공정을 포함하는 기판 처리 방법이 실행된다.
기판 처리 시스템(10)은 처리실(11 ~ 14)과, 진공 반송실(20)과, 로드록실(31, 32)과, 대기 반송실(40)과, 로드 포트(51 ~ 53)와, 게이트 밸브(61 ~ 68)와, 제어 장치(70)를 가진다.
처리실(11)은 기판(W)을 배치하는 스테이지(11a)를 가지고, 게이트 밸브(61)를 개재하여 진공 반송실(20)과 접속되어 있다. 마찬가지로, 처리실(12)은 기판을 배치하는 스테이지(12a)를 가지고, 게이트 밸브(62)를 개재하여 진공 반송실(20)과 접속되어 있다. 처리실(13)은 기판을 배치하는 스테이지(13a)를 가지고, 게이트 밸브(63)를 개재하여 진공 반송실(20)과 접속되어 있다. 처리실(14)은 기판을 배치하는 스테이지(14a)를 가지고, 게이트 밸브(64)를 개재하여 진공 반송실(20)과 접속되어 있다. 처리실(11 ~ 14) 내는 정해진 진공 분위기로 감압되고, 그 내부에서 기판에 원하는 처리(에칭 처리, 열 처리 등)를 실시한다. 또한, 처리실(11 ~ 14)에 있어서의 처리를 위한 각 부의 동작은 제어 장치(70)에 의해 제어된다.
진공 반송실(20) 내는 정해진 진공 분위기로 감압되어 있다. 또한, 진공 반송실(20)에는 반송 기구(21)가 마련되어 있다. 반송 기구(21)는 처리실(11 ~ 14), 로드록실(31, 32)에 대하여 기판을 반송한다. 또한, 반송 기구(21)의 동작은 제어 장치(70)에 의해 제어된다.
로드록실(31)은 기판을 배치하는 스테이지(31a)를 가지고, 게이트 밸브(65)를 개재하여 진공 반송실(20)과 접속되고, 게이트 밸브(67)를 개재하여 대기 반송실(40)과 접속되어 있다. 마찬가지로, 로드록실(32)은 기판을 배치하는 스테이지(32a)를 가지고, 게이트 밸브(66)를 개재하여 진공 반송실(20)과 접속되고, 게이트 밸브(68)를 개재하여 대기 반송실(40)과 접속되어 있다. 로드록실(31, 32) 내는 대기 분위기와 진공 분위기를 전환할 수 있도록 되어 있다. 또한, 로드록실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환은 제어 장치(70)에 의해 제어된다.
대기 반송실(40) 내는 대기 분위기로 되어 있고, 예를 들면 청정 공기의 다운 플로우가 형성되어 있다. 또한, 대기 반송실(40)에는 반송 기구(41)가 마련되어 있다. 반송 기구(41)는 로드록실(31, 32), 후술하는 로드 포트(51 ~ 53)의 캐리어(C)에 대하여 기판을 반송한다. 또한, 반송 기구(41)의 동작은 제어 장치(70)에 의해 제어된다.
로드 포트(51 ~ 53)는 대기 반송실(40)의 긴변의 벽면에 마련되어 있다. 로드 포트(51 ~ 53)는 기판이 수용된 캐리어(C) 또는 빈 캐리어(C)가 장착된다. 캐리어(C)로서는, 예를 들면 FOUP(Front Opening Unified Pod) 등을 이용할 수 있다.
게이트 밸브(61 ~ 68)는 개폐 가능하게 구성된다. 또한, 게이트 밸브(61 ~ 68)의 개폐는 제어 장치(70)에 의해 제어된다.
제어 장치(70)는 처리실(11 ~ 14)의 동작, 반송 기구(21, 41)의 동작, 게이트 밸브(61 ~ 68)의 개폐, 로드록실(31, 32) 내의 진공 분위기 또는 대기 분위기의 전환 등을 행함으로써, 기판 처리 시스템(10)의 전체를 제어한다.
이어서, 기판 처리 시스템(10)의 동작의 일례에 대하여 설명한다. 예를 들면, 제어 장치(70)는 게이트 밸브(67)를 열고, 또한 반송 기구(41)를 제어하여, 예를 들면 로드 포트(51)의 캐리어(C)에 수용된 기판을 로드록실(31)의 스테이지(31a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(67)를 닫아, 로드록실(31) 내를 진공 분위기로 한다.
제어 장치(70)는 게이트 밸브(61, 65)를 열고, 또한 반송 기구(21)를 제어하여, 로드록실(31)의 기판을 처리실(11)의 스테이지(11a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(61, 65)를 닫아, 처리실(11)을 동작시킨다. 이에 의해, 처리실(11)에서 기판에 정해진 처리(예를 들면, 에칭 처리 등)를 실시한다.
이어서, 제어 장치(70)는 게이트 밸브(61, 63)를 열고, 또한 반송 기구(21)를 제어하여, 처리실(11)에서 처리된 기판을 처리실(13)의 스테이지(13a)로 반송시킨다. 제어 장치(70)는 게이트 밸브(61, 63)를 닫고, 처리실(13)을 동작시킨다. 이에 의해, 처리실(13)에서 기판에 정해진 처리(예를 들면, 후술되는 열 처리 등)를 실시한다.
제어 장치(70)는 처리실(11)에서 처리된 기판을 처리실(13)과 동일한 처리가 가능한 처리실(14)의 스테이지(14a)로 반송해도 된다. 본 실시 형태에서는, 처리실(13) 및 처리실(14)의 동작 상태에 따라 처리실(11)의 기판을 처리실(13) 또는 처리실(14) 로 반송한다. 이에 의해, 제어 장치(70)는 처리실(13)과 처리실(14)을 사용하여 복수의 기판에 대하여 병행하여 정해진 처리(예를 들면, 열 처리 등)를 행할 수 있다. 이에 의해, 생산성을 높일 수 있다. 마찬가지로, 처리실(11)과 처리실(12)을 사용하여 복수의 기판에 대하여 병행하여 에칭 처리를 행해도 되고, 처리실(12, 13, 14)을 사용하여 복수의 기판에 대하여 병행하여 열 처리를 행해도 된다.
제어 장치(70)는 처리실(13) 또는 처리실(14)에서 처리된 기판을, 반송 기구(21)를 제어하여 로드록실(31)의 스테이지(31a) 또는 로드록실(32)의 스테이지(32a)로 반송시킨다. 제어 장치(70)는 로드록실(31) 또는 로드록실(32) 내를 대기 분위기로 한다. 제어 장치(70)는 게이트 밸브(67) 또는 게이트 밸브(68)를 열고, 또한 반송 기구(41)를 제어하여, 로드록실(32)의 기판을 예를 들면 로드 포트(53)의 캐리어(C)로 반송하여 수용시킨다.
이와 같이, 도 1에 나타내는 기판 처리 시스템(10)에 의하면, 각 처리실에 의해 기판에 처리가 실시되는 동안, 기판을 대기에 노출시키지 않고, 즉, 진공을 깨지 않고 기판에 에칭 처리 및 열 처리를 실시할 수 있다.
[대기 노출에 의한 데미지]
도 2는 에칭 공정 후에 대기에 노출시킨 에칭 대상막의 일례를 나타내는 도이다. 도 2의 에칭 대상막은 질화 실리콘막(SiN)(110)과, 산화 실리콘막(SiO2)(120)을 적층시킨 적층막이다. 에칭 공정에서는 CF계 가스의 플라즈마를 이용하여 마스크(130)를 통하여 적층막을 에칭함으로써, 적층막에 슬릿 형상의 홈 또는 홀이 형성된다.
CF계 가스 또는 CHF계 가스의 플라즈마를 이용하여 질화 실리콘막(110)과 산화 실리콘막(120)의 적층막을 에칭하면, 에칭 중에 규불화 암모늄(AFS)의 반응 생성물이 발생하여, 적층막 상에 퇴적된다. 규불화 암모늄이 퇴적된 상태에서 기판을 대기 개방하면, 반응 생성물이 대기 중의 수분과 반응한다. 대기 개방 시간이 길어질수록 질화 실리콘막(110)의 측면에 오목부(사이드 에치)(110b)가 생기거나, 수분과 반응하여 팽창한 팽창 이물(110a)이 질화 실리콘막(110)의 측벽에 발생한다. 이에 의해, 적층막에 대한 데미지 또는 슬릿의 폐색이 생기고, 후공정에 악영향을 미쳐, 수율의 저하의 원인이 된다. 또한, 이러한 수율 저하를 최소한으로 하기 위하여, 에칭을 종료하고, 다음의 기판 처리 공정까지의 사이, 대기 개방 시간이 짧아지도록 관리할 필요가 있다.
따라서, 기판을 대기에 노출시키기 전에 규불화 암모늄을 제거하는 것이 중요하다. 규불화 암모늄을 제거하기 위하여 순수 및 약액을 이용한 웨트 세정을 사용하는 것도 가능하다. 그러나, 웨트 세정을 행하기 위해서는, 기판을 대기 개방해야 한다. 따라서, 웨트 세정에서는 기판에 사이드 에치 및 팽창 이물이 생겨, 질화 실리콘막(110)에 데미지를 줄 가능성이 있다. 또한, 웨트 세정이라고 하는 공연한 공정이 발생하기 때문에, 스루풋이 저하될 염려가 있다.
이에 대하여 본 실시 형태에 따른 기판 처리 시스템(10)에서는, 에칭 공정 후에, 기판(W)을 대기 개방하지 않고 열 처리(베이킹, 가열)할 수 있다. 이에 의해, 규불화 암모늄을 제거하여, 적층막에 데미지가 생기는 것을 방지할 수 있다. 또한, 본 실시 형태에 따른 기판 처리 시스템(10)에서는, 에칭이 완료된 후, 에칭 처리가 끝난 기판이 대기 반송실(40)로 반송되기 전에 열 처리를 행함으로써, 에칭 처리 후에 기판을 대기 개방하지 않고 열 처리를 실행할 수 있다. 이 때문에, 에칭 처리 후에, 사이드 에치 및 팽창 이물이 발생하지 않도록, 기판이 FOUP으로 돌아올 때까지의 소요 시간, 및 다음의 기판 처리 공정까지의 소요 시간 등의 대기 개방 시간을 관리할 필요가 없어, 제어가 용이해진다.
또한, 기판 처리 시스템(10)에 있어서 In-System으로 에칭 처리 및 열 처리를 행하는 것에 한정되지 않고, 도 3에 나타내는 본 실시 형태에 따른 기판 처리 장치(1)에 있어서 In-situ로 에칭 처리 및 열 처리를 행해도 된다. 이에 의해서도, 에칭 공정 후에, 기판을 대기에 노출시키지 않고 에칭 처리가 끝난 기판이 대기 반송실(40)로 반송되기 전에 열 처리를 행할 수 있다. 이에 의해, 규불화 암모늄을 제거하여, 수율의 저하를 방지할 수 있다.
또한, 열 처리를 행하는 처리실은 스테이지에 히터를 가지고, 스테이지를 고온으로 하여 기판을 열 처리한다. 열 처리는 히터를 가지는 스테이지를 가지는 처리실 또는 로드록실 중 적어도 어느 하나에서 행해져도 된다. 열 처리는 반송 기구(21)의 기판을 유지하는 암에 히터를 탑재한 진공 반송실(20)에서 행해져도 된다. 또한, 램프 등의 복사열 또는 적외선 가열 등에 의해 기판(W)을 열 처리해도 된다.
[기판 처리 장치]
이어서, 일실시 형태에 따른 기판 처리 장치(1)에 대하여, 도 3을 이용하여 설명한다. 도 3은 일실시 형태에 따른 기판 처리 장치(1)의 일례를 나타내는 도이다. 여기서는, 기판 처리 장치(1)의 일례로서 용량 결합형 플라즈마 에칭 장치를 들고 있다. 기판 처리 장치(1)는 기판 처리 시스템(10)의 처리실(11 ~ 14) 중, 에칭 처리 또는 열 처리 중 적어도 어느 하나가 실행되는 처리실에 상당한다.
기판 처리 장치(1)는 예를 들면 알루미늄 등의 도전성 재료로 이루어지는 처리 용기(102)와, 처리 용기(102)의 내부에 가스를 공급하는 가스 공급원(111)을 가진다. 처리 용기(102)는 전기적으로 접지되어 있다. 처리 용기(102)의 내부에는 스테이지(121)와, 이에 대향하여 평행하게 배치된 상부 전극(122)을 가진다. 스테이지(121)는 기판(W)을 배치하는 스테이지로서도 기능한다.
스테이지(121)에는 제 1 정합기(133)를 개재하여 제 1 고주파 전원(132)이 접속되고, 제 2 정합기(135)를 개재하여 제 2 고주파 전원(134)이 접속된다. 제 1 고주파 전원(132)은 예를 들면 27 MHz ~ 100 MHz의 주파수의 플라즈마 생성용의 고주파 전력(HF)을 스테이지(121)에 인가한다. 제 2 고주파 전원(134)은 제 1 고주파 전원(132)의 주파수보다 낮은, 예를 들면 400 kHz ~ 13 MHz의 이온 인입용의 고주파 전력(LF)을 스테이지(121)에 인가한다. 또한, 제 1 고주파 전원(132)은 제 1 정합기(133)를 개재하여 상부 전극(122)에 접속되어도 된다.
제 1 정합기(133)는 제 1 고주파 전원(132)의 내부 임피던스와 부하 임피던스를 정합시킨다. 제 2 정합기(135)는 제 2 고주파 전원(134)의 내부 임피던스와 부하 임피던스를 정합시킨다. 이에 의해, 처리 공간(U)에 플라즈마가 생성되어 있는 동안, 제 1 고주파 전원(132) 및 제 2 고주파 전원(134)의 각각의 내부 임피던스와 부하 임피던스가 외관상 일치하도록 기능한다.
상부 전극(122)은 그 주연부를 피복하는 절연물 부재(141)를 개재하여 처리 용기(102)의 천장부에 장착되어 있다. 상부 전극(122)에는 가스 공급원(111)으로부터 도입된 가스를 도입하는 가스 도입구(145)와, 도입한 가스를 확산하는 확산실(150)이 마련되어 있다. 가스 공급원(111)으로부터 출력된 가스는, 가스 도입구(145)를 거쳐 확산실(150)로 공급되고, 가스 유로(155)를 거쳐, 홀(128)로부터 처리 공간(U)으로 공급된다. 이렇게 하여 상부 전극(122)은 가스 샤워 헤드로서도 기능한다.
처리 용기(102)의 저면에는 배기구(160)가 형성되어 있고, 배기구(160)에 접속된 배기 장치(165)에 의해 처리 용기(102)의 내부가 배기된다. 이에 의해, 처리 용기(102)의 내부를 정해진 진공도로 유지할 수 있다. 처리 용기(102)의 측벽에는 게이트 밸브(G)가 마련되어 있다. 게이트 밸브(G)는 처리 용기(102)로부터 기판(W)의 반입 및 반출을 행할 시에 반출반입구를 개폐한다.
기판 처리 장치(1)에는 장치 전체의 동작을 제어하는 제어부(170)가 마련되어 있다. 제어부(170)는 CPU, ROM 및 RAM 등을 가지고 있다. ROM에는, 제어부(170)에 의해 실행되는 기본 프로그램 등이 기억되어 있다. RAM에는 레시피가 저장되어 있다. 레시피에는 프로세스 조건(에칭 조건 및 열 처리 조건)에 대한 기판 처리 장치(1)의 제어 정보가 설정되어 있다. 제어 정보에는 프로세스 시간, 압력(가스의 배기), 고주파 전력 및 전압, 각종 가스 유량, 챔버 내 온도(예를 들면, 기판의 설정 온도) 등이 포함된다. 또한, 레시피는 하드 디스크 또는 반도체 메모리에 기억되어 있어도 된다. 또한, 레시피는 CD-ROM, DVD 등의 가반성의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태에서, 기억 영역의 정해진 위치에 세트하도록 해도 된다. 제어부(170)는 RAM 등에 저장된 레시피의 순서에 따라, 정해진 종류의 가스를 공급하도록 제어하여, 기판(W)에 에칭 처리 등의 원하는 처리를 제어한다.
[반응 생성물의 분석]
도 4는 에칭 공정에서 생성되고, 질화 실리콘막에 형성된 슬릿의 측벽에 퇴적된 반응 생성물의 분석 결과를 나타내는 도이다. 본 실험에서는, 기판 처리 장치(1)에서 기판 상에 형성된 에칭 대상막인 질화 실리콘막을 CF4 및 H2의 가스로 에칭한 후, 그 기판을 24 시간 대기 중에 방치했다. 이 후, TOF(Time of Flight)-SIMS(2차 이온 질량분석법)에 의해 질화 실리콘막의 측벽의 반응 생성물의 분석을 행했다.
도 4의 (a)는 질화 실리콘막의 측벽에 1차 이온을 조사했을 때에 방출된 2차 이온 중, 음이온의 질량 스펙트럼(강도)을 나타낸다. 분석 결과, 에칭에 의해 질화 실리콘막의 측벽에 퇴적된 반응 생성물에는, 도 4의 (b)에 나타내는 규불화 암모늄(NH4)(SiF5)y-가 포함되어 있는 것을 확인할 수 있었다. 또한 도 4의 (a)에 나타내는 바와 같이, 질화 실리콘막을 에칭할 때의 기판의 온도를 -37℃로 제어했을 때와 25℃로 제어했을 때에서는, 기판을 -37℃의 저온에서 에칭하는 것이 규불화 암모늄이 많이 추출되었다.
즉, 수소 및 불소의 함유 가스의 플라즈마를 이용하여 질화 실리콘막을 에칭하면, 규불화 암모늄을 포함하는 반응 생성물이, 질화 실리콘막의 표면 및 측벽에 퇴적되는 것을 알았다. 이 후, 그 기판을 대기에 노출시키면, 대기 중의 수분 등과 반응하여 질화 실리콘막의 사이드 에치 및 팽창 이물이 발생하여, 후공정에서 저해 인자가 되는 경우가 있다. 따라서, 질화 실리콘막을 에칭한 후, In-System으로 그 기판을 열 처리하여, 규불화 암모늄을 제거하는 것이 바람직하다.
[기판 처리 방법]
도 5는 일실시 형태에 따른 기판 처리 방법의 일례를 나타내는 순서도이다. 본 처리가 개시되면, 처리실(11 ~ 14) 중, 에칭을 행하는 처리실로 기판을 반송하여, 기판을 준비한다(단계(S1)). 또한, 기판에 형성된 에칭 대상막은 실리콘 함유막이면 된다. 에칭 대상막은 질화 실리콘막이어도 되고, 산화 실리콘막이어도 되고, 산화 실리콘막과 질화 실리콘막의 적층막이어도 된다.
이어서, CF계의 에칭 가스를 공급하여, CF계 가스의 플라즈마로 에칭 대상막을 에칭한다(단계(S2)). 이 때의 에칭 조건을 이하에 나타낸다.
(에칭 조건)
가스종 C4F8, H2, Ar
압력 10 mT ~ 100 mT(1.33 Pa~13.3 Pa)
스테이지 온도(기판 온도) -60℃ ~ 0℃
고주파 전력(HF) 온
기판 상의 에칭 대상막을 상기 에칭 조건으로 에칭한 후, In－System으로 애싱을 행하는 처리실로 기판을 반송한다(단계(S3)). 이어서, 기판을 반송한 처리실의 스테이지의 온도를 정해진 고온으로 설정하고, 기판을 열 처리(베이킹)하여(단계(S4)), 본 처리를 종료한다. 이 때의 베이킹 조건을 이하에 나타낸다.
(베이킹 조건)
가스종 N2 가스 또는 Ar 가스
압력 1 T ~ 100 T(133 Pa ~ 13300 Pa)
또한, 도 3에 나타내는 열 처리 시, 열 처리를 행하는 스테이지(121)의 온도는, 규불화 암모늄의 반응 생성물을 가열 분해하는 온도보다 높다. 한편, 스테이지(121)의 온도는, 기판 상의 에칭 대상막이 열 변형하는 온도, 마스크가 열 변형하는 온도, 및 에칭 공정에서 생성된, 베벨부에 부착한 베벨 퇴적물이 열 변형하는 온도 중 가장 낮은 온도보다 낮은 온도로 설정된다.
베벨부는, 기판(W) 이면의 평탄부보다 외측의 R 부분(엣지 부분)의 영역을 말하며, 베벨 퇴적물은, 베벨부에 부착된 탄소와 불소가 포함되는 CF 폴리머의 반응 생성물을 말한다.
예를 들면, 도 6은 각 재질의 변질 또는 변형하는 온도의 일례를 나타내는 도이다. 베벨 퇴적물, 레지스트(G선), 유기막, 단결정 실리콘, 산화 실리콘, 질화 실리콘의 변질 또는 변형하는 온도는 각각 250℃ 정도, 120℃ 정도, 500℃ 정도, 1414℃, 1710℃, 1900℃ 정도이다.
본 실시 형태에 따른 기판 처리 방법에서는, 규불화 암모늄을 분해하는 온도 이상이며, 에칭 중에 발생하는 베벨 퇴적물이 벗겨지지 않는 온도 이하로 베이킹을 행한다. 예를 들면, 규불화 암모늄을 분해하는 온도가 120℃ 이상이며, 베벨 퇴적물이 벗겨지지 않는 온도가 250℃ 미만인 경우, 스테이지의 온도를 120℃ 이상 250℃ 미만이 되도록 제어하여 기판을 가열한다. 단, 예를 들면, 기판 상의 다른 막이, 베벨 퇴적물이 벗겨지지 않는 온도보다 낮은 온도에서 변질하는 경우에는, 스테이지의 온도가, 다른 막도 포함하여 기판 상의 모든 막이 변질하지 않는 온도가 되도록 제어한다. 예를 들면, 배선층이 가장 낮은 온도에서 변형 등 하는 경우에는, 스테이지 온도를, 배선층이 변형하는 온도보다 낮은 온도가 되도록 제어한다.
[실시예]
이어서, 실시예로서, 상기 기판 처리 방법에 있어서 에칭 처리 후에 행한 열 처리의 실험 결과에 대하여, 도 7 및 도 8을 참조하여 설명한다. 도 7은 일실시 형태에 따른 열 처리 공정 후의 에칭 대상막의 관찰 결과의 일례를 나타내는 도이다. 도 8은 도 7에 나타내는 기판의 베벨부(R)에 부착된 베벨 퇴적물의 관찰 결과의 일례를 나타내는 도이다.
도 7에 나타내는 에칭 대상막은, 질화 실리콘막(110)과 산화 실리콘막(120)의 적층막이다. 에칭 조건 및 베이킹 조건은 상기에 나타내는 바와 같다. 도 7은 적층막에 에칭에 의해 형성한 슬릿 형상의 단면의 일부이며, 에칭 처리로부터 24 시간 경과 후에 행한 형상 관찰의 결과를 나타낸다. 도 7은 왼쪽 상측으로부터 차례로, 에칭 처리 후에 베이킹하지 않는 경우, 에칭 처리 후에 60℃, 90℃, 120℃, 180℃, 250℃의 온도에서 기판을 각각 베이킹한 경우를 나타낸다. 이에 의하면, 에칭 처리 후에 베이킹하지 않는 경우, 및 에칭 처리 후에 60℃, 90℃의 각각의 온도에서 기판을 베이킹한 경우에는, 질화 실리콘막(110)에 사이드 에치가 발생했다. 이에 대하여 120℃, 180℃, 250℃의 각각의 온도에서 기판을 베이킹한 경우에는, 질화 실리콘막(110)에 사이드 에치 및 팽창 이물은 발생하지 않았다. 또한, 산화 실리콘막(120)에는 베이킹의 유무에 관계없이, 어느 경우에도 사이드 에치 및 팽창 이물은 발생하지 않았다.
도 8은 도 7에 나타내는 기판 이면의 베벨부(R)에 부착된 베벨 퇴적물의 관찰 결과의 일례를 나타내는 도이다. 기판을 배치하는 스테이지의 온도가 120℃ 및 180℃인 경우, 베벨부(R)에 부착된 베벨 퇴적물은 벗겨지지 않았다. 한편, 스테이지의 온도가 250℃인 경우, 베벨부(R)에 부착된 베벨 퇴적물이 벗겨졌다.
이상으로부터, 본 결과에 기초하여, 규불화 암모늄을 분해하는 온도는, 사이드 에치 및 팽창 이물이 발생하지 않았던 120℃ 이상인 것을 알 수 있었다. 또한, 베벨 퇴적물이 벗겨지지 않는 온도는 250℃ 미만인 것을 알 수 있었다. 따라서 에칭 공정 후의 열 처리 공정에서는, 스테이지의 온도를 120℃ 이상 250℃ 미만으로 제어하여, 기판을 가열한다. 이에 의해, 베벨부로부터 베벨 퇴적물을 벗기지 않고 에칭 대상막의 측벽 등에 퇴적된 규불화 암모늄을 제거할 수 있다. 이에 의해, 규소와 질소와 불소가 포함되는 반응 생성물로서 에칭 대상막에 퇴적하는 반응 생성물에 포함되는 규불화 암모늄에 의해 에칭 대상막이 데미지를 받는 것을 방지할 수 있다.
[클리닝 장치]
마지막으로, 도 9를 참조하여 일실시 형태에 따른 클리닝 장치(2)에 대하여 설명한다. 도 9는 일실시 형태에 따른 클리닝 장치(2)의 일례를 나타내는 도이다.
클리닝 장치(2)는 처리 용기(300)와, 기판(W)을 배치하는 스테이지(301)(스테이지)와, 스테이지(301)에 대향하는 상부 전극(302)과, 상부 전극(302)을 끌어올리는 지지부(303)를 가진다. 처리 용기(300)에는, 도시하지 않은 기판(W)을 반입 및 반출하는 반송구 및 반송구를 개폐하는 게이트 밸브가 마련되어 있다.
지지부(303)는 처리 용기(300)를 관통하여, 도시하지 않은 구동부에 접속된다. 상부 전극(302)은 구동부에 의해 지지부(303)를 수직 이동시킴으로써 상하로 이동한다. 지지부(303)는 처리 용기(300)의 외부에서 도시하지 않은 벨로우즈를 사용하여 처리 용기(300)의 벽과 지지부(303) 사이를 진공 실링한다. 지지부(303)는 가스 공급부(330)를 가지고, 가스 공급부(330)로부터 N2 가스 등의 불활성 가스를 기판(W)의 중앙을 향해 공급한다. 처리 용기(300)의 측벽에는, 상부 가스 공급부(310) 및 하부 가스 공급부(320)가 관통한다. 상부 가스 공급부(310) 및 하부 가스 공급부(320)는, 스테이지(301) 상의 기판(W)의 외주 근방에 횡방향으로부터 클리닝 가스의 일례인 O2 가스를 공급한다.
스테이지(301) 상에는, 에칭 대상막이 마스크의 패턴으로 에칭된 기판(W)이 배치된다. 스테이지(301)에는, 도시하지 않은 고주파 전원으로부터 플라즈마 생성용의 고주파 전력이 인가된다. 이에 의해, 기판(W)의 외주에서 O2 가스의 플라즈마가 생성된다. 이 때, 스테이지(301)와 상부 전극(302) 사이의 공간을 플라즈마의 시스폭보다 좁게 함으로써, 그 공간에는 플라즈마는 생성되지 않는다. 이에 의해, 기판(W)의 외주에서 O2 가스의 플라즈마가 생성되어, 산소 플라즈마에 의해 기판(W)의 베벨부(R)에 부착된 베벨 퇴적물을 애싱한다. 또한, 고주파 전원으로부터의 고주파 전력은 상부 전극(302)에 인가되어도 된다.
스테이지(301)에는 히터(305)가 매설되어 있다. 히터(305)에 교류 전원(304)으로부터 교류 전압을 인가함으로써, 스테이지(301) 상의 기판은 정해진 온도로 가열된다. 제어부(370)는 스테이지(301)의 온도를 120℃ 이상으로 제어한다. 이에 의해, 에칭에 의해 생성되어, 에칭 대상막에 퇴적된 규불화 암모늄이 열에 의해 분해된다. 분해된 규불화 암모늄은, 가스 공급부(330)로부터 공급된 N2 가스에 의해 기판의 중앙으로부터 외주를 향해 퍼지되어, 기판(W)의 외주측으로 밀려나와, 도시하지 않은 배기 장치에 의해 외부로 배출된다.
이상에 설명한 바와 같이, 이러한 구성의 클리닝 장치(2)에 의하면, 기판(W)의 베벨부(R)에 부착된 베벨 퇴적물을 산소 플라즈마에 의해 애싱하면서, 기판(W) 상의 에칭 대상막에 퇴적된 규불화 암모늄을 120℃ 이상으로 열 처리하여, 분해한다. 이에 의해, 베벨 퇴적물의 제거와 규불화 암모늄의 제거를 동시에 행할 수 있다.
또한, 스테이지(301)의 온도는 에칭 대상막에 퇴적되는 규불화 암모늄이 가열 분해되는 온도보다 높고, 에칭 대상막이 열 변형하는 온도, 및 마스크가 열 변형하는 온도 중, 가장 낮은 온도보다 낮은 온도로 설정한다. 한편, 스테이지(301)의 온도는 베벨 퇴적물을 제거 가능한 온도보다 높은 온도로 설정한다. 이에 의해, 에칭 대상막 및 마스크가 열 변형하는 것을 회피하면서, 규불화 암모늄 및 베벨 퇴적물을 제거할 수 있다.
이상에서는, N를 포함하는 실리콘 함유막을 에칭 대상막으로서 에칭을 행했지만, 이에 한정되지 않는다. 예를 들면, N를 포함하지 않는 실리콘 함유막을 에칭 대상막으로서 에칭을 행하는 경우에는, 에칭 가스로서 CF계 가스에 더하여 N 및 H를 포함하는 가스를 사용해도 된다.
또한, 에칭 대상막에 퇴적되는 반응 생성물에 규불화 암모늄이 포함된다고 했지만, 이에 한정되지 않는다. 예를 들면, 질소(N), 수소(H) 및 할로겐이 존재하는 환경에서 에칭 대상막의 에칭을 행하면, 할로겐화 암모늄을 포함하는 반응 생성물로서 에칭 대상막에 퇴적되는 경우가 있다. 할로겐의 일례는, 불소(F), 염소(Cl), 취소(Br), 옥소(I)이며, 할로겐화 암모늄의 일례는, 불화 암모늄, 염화 암모늄, 취화 암모늄, 옥화 암모늄이다. 할로겐화 암모늄을 포함하는 반응 생성물이 퇴적된 상태에서 기판을 대기 개방하면, 반응 생성물이 대기 중의 수분과 반응하여 질화 실리콘막의 사이드 에치 및 팽창 이물이 발생하여, 후공정에서 저해 인자가 된다고 상정된다. 또한, 마찬가지로 스테이지(301)의 온도를, 할로겐화 암모늄이 가열 분해하는 온도보다 높게 설정함으로써, 사이드 에치 및 팽창 이물의 발생을 억제할 수 있다.
금회 개시된 일실시 형태에 따른 기판 처리 방법, 기판 처리 장치 및 클리닝 장치는 모든 점에서 예시로 제한적인 것은 아니라고 생각되어야 한다. 상기의 실시 형태는 첨부한 청구의 범위 및 그 주지를 일탈하지 않고, 다양한 형태로 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은 모순되지 않는 범위에서 다른 구성도 취할 수 있고, 또한 모순되지 않는 범위에서 조합할 수 있다.
본 개시된 기판 처리 장치는 Atomic Layer Deposition(ALD) 장치, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna(RLSA), Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP)의 어느 타입의 장치에서도 적용 가능하다.

Claims (12)

  1. 에칭 대상막과 마스크를 포함하는 기판을 준비하는 공정과,
    플라즈마에 의해 상기 마스크를 통하여 상기 에칭 대상막을 에칭하는 공정과,
    상기 에칭하는 공정 후, 기판을 정해진 온도에서 열 처리하는 공정
    을 가지는 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 열 처리하는 공정은,
    상기 에칭하는 공정에서 생성되는 규소(Si)와 질소(N)와 불소(F)가 포함되는 반응 생성물로서, 상기 에칭 대상막에 퇴적되는 반응 생성물을 제거하고,
    상기 기판을 열 처리하는 공정에 있어서 기판을 배치하는 스테이지의 온도는,
    상기 반응 생성물을 가열 분해하는 온도보다 높고,
    상기 에칭 대상막이 열에 의해 변형 또는 변질하는 온도, 상기 마스크가 열에 의해 변형 또는 변질하는 온도, 및 상기 에칭하는 공정에서 생성되는 탄소(C)와 불소(F)가 포함되는 반응 생성물이 열에 의해 변형 또는 변질하는 온도 중, 가장 낮은 온도보다 낮은 온도로 설정되는, 기판 처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 에칭하는 공정은,
    상기 에칭 대상막이 규소(Si)를 함유할 때에, 질소(N), 수소(H) 및 불소(F)가 존재하는 환경에서 상기 에칭 대상막의 에칭을 행하는,
    기판 처리 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정은,
    상기 에칭 대상막이 질화 규소(SiN)를 함유하는 경우, 수소(H) 및 불소(F)가 존재하는 환경에서 상기 에칭 대상막의 에칭을 행하는,
    기판 처리 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 에칭 대상막에 퇴적되는 반응 생성물은, 규불화 암모늄이 포함되는,
    기판 처리 방법.
  6. 제 1 항에 있어서,
    상기 열 처리하는 공정은,
    상기 에칭하는 공정에서 생성되는 질소(N)와 수소(H)와 할로겐이 포함되는 반응 생성물로서, 상기 에칭 대상막에 퇴적되는 반응 생성물을 제거하고,
    상기 기판을 열 처리하는 공정에 있어서 기판을 배치하는 스테이지의 온도는,
    상기 반응 생성물을 가열 분해하는 온도보다 높고,
    상기 에칭 대상막이 열에 의해 변형 또는 변질하는 온도, 상기 마스크가 열에 의해 변형 또는 변질하는 온도, 및 상기 에칭하는 공정에서 생성되는 탄소(C)와 불소(F)가 포함되는 반응 생성물이 열에 의해 변형 또는 변질하는 온도 중, 가장 낮은 온도보다 낮은 온도로 설정되는,
    기판 처리 방법.
  7. 제 6 항에 있어서,
    상기 에칭 대상막에 퇴적되는 반응 생성물은, 할로겐화 암모늄인,
    기판 처리 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 에칭 대상막에 퇴적되는 반응 생성물은 불화 암모늄, 염화 암모늄, 취화 암모늄, 옥화 암모늄 중 적어도 하나가 포함되는,
    기판 처리 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정과 상기 열 처리하는 공정은,
    기판을 대기에 노출시키지 않고 실행되는,
    기판 처리 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 에칭하는 공정은,
    기판의 온도를 -60℃ ~ 0℃의 범위 내의 온도로 설정하는,
    기판 처리 방법.
  11. 처리 용기와, 기판을 배치하는 스테이지와, 제어부를 가지는 기판 처리 장치로서,
    상기 제어부는,
    에칭 대상막과 마스크를 포함하는 기판을 준비하는 공정과, 플라즈마에 의해 상기 마스크를 통하여 상기 에칭 대상막을 에칭하는 공정과, 상기 에칭하는 공정 후, 기판을 정해진 온도에서 열 처리하는 공정을 제어하는,
    기판 처리 장치.
  12. 처리 용기와, 기판을 배치하는 스테이지와, 제어부를 가지는 기판 처리 장치로서,
    상기 제어부는,
    에칭 대상막과 마스크를 포함하는 기판을 상기 스테이지에 배치하는 공정과,
    플라즈마에 의해 상기 마스크를 통하여 상기 에칭 대상막을 에칭하는 공정과,
    상기 에칭하는 공정 후, 기판을 열 처리하는 공정을 제어하고,
    상기 기판을 열 처리하는 공정에 있어서, 상기 에칭하는 공정에서 생성되는 규소와 질소와 불소가 포함되는 반응 생성물로서, 상기 에칭 대상막에 퇴적되는 반응 생성물과, 상기 에칭하는 공정에서 생성되는 탄소와 불소가 포함되는 반응 생성물로서, 상기 기판의 베벨부에 퇴적되는 반응 생성물을 제거하는,
    클리닝 장치.
KR1020200095852A 2019-08-02 2020-07-31 기판 처리 방법, 기판 처리 장치 및 클리닝 장치 KR20210015710A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019143058A JP7372073B2 (ja) 2019-08-02 2019-08-02 基板処理方法、基板処理装置及びクリーニング装置
JPJP-P-2019-143058 2019-08-02

Publications (1)

Publication Number Publication Date
KR20210015710A true KR20210015710A (ko) 2021-02-10

Family

ID=74259217

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200095852A KR20210015710A (ko) 2019-08-02 2020-07-31 기판 처리 방법, 기판 처리 장치 및 클리닝 장치

Country Status (4)

Country Link
US (1) US11631590B2 (ko)
JP (1) JP7372073B2 (ko)
KR (1) KR20210015710A (ko)
CN (1) CN112309851A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3081200B2 (ja) * 1998-06-12 2000-08-28 松下電子工業株式会社 電子デバイスの製造方法
JP4282616B2 (ja) * 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
JP5233097B2 (ja) * 2006-08-15 2013-07-10 東京エレクトロン株式会社 基板処理方法、基板処理装置及び記憶媒体
JP5401089B2 (ja) * 2008-12-15 2014-01-29 東京エレクトロン株式会社 異物除去方法及び記憶媒体
US8435902B2 (en) * 2010-03-17 2013-05-07 Applied Materials, Inc. Invertable pattern loading with dry etch
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法

Also Published As

Publication number Publication date
US20210035814A1 (en) 2021-02-04
JP2021027124A (ja) 2021-02-22
JP7372073B2 (ja) 2023-10-31
US11631590B2 (en) 2023-04-18
CN112309851A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
KR100789007B1 (ko) 기판 처리 장치, 기판 처리 방법 및 기억 매체
JP6929148B2 (ja) エッチング方法およびエッチング装置
US20020036066A1 (en) Method and apparatus for processing substrates
KR20150128582A (ko) 에칭 방법
KR20150130521A (ko) 할로겐화물 스캐빈징을 위한 프로세싱 시스템들 및 방법들
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
KR20200090133A (ko) 막을 에칭하는 방법
KR20210015710A (ko) 기판 처리 방법, 기판 처리 장치 및 클리닝 장치
KR20180116327A (ko) 기판 처리 방법
US8992689B2 (en) Method for removing halogen-containing residues from substrate
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US10546753B2 (en) Method of removing silicon oxide film
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
KR20180119113A (ko) 티타늄 실리사이드 영역을 형성하는 방법
WO2020066172A1 (ja) エッチング方法、エッチング残渣の除去方法、および記憶媒体
US11328933B2 (en) Etching method, substrate processing apparatus, and substrate processing system
KR102052337B1 (ko) 기판 처리 장치 및 기판 처리 방법
CN111725062B (zh) 膜的蚀刻方法和等离子体处理装置
US11302550B2 (en) Transfer method
WO2021049306A1 (ja) 成膜方法、成膜装置および成膜システム
US20230420225A1 (en) Substrate processing method and substrate processing apparatus
US20210375635A1 (en) Etching method and plasma processing apparatus
JPH11111708A (ja) プラズマ成膜処理方法
JP2022094914A (ja) エッチング方法およびエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination