JP7372073B2 - 基板処理方法、基板処理装置及びクリーニング装置 - Google Patents

基板処理方法、基板処理装置及びクリーニング装置 Download PDF

Info

Publication number
JP7372073B2
JP7372073B2 JP2019143058A JP2019143058A JP7372073B2 JP 7372073 B2 JP7372073 B2 JP 7372073B2 JP 2019143058 A JP2019143058 A JP 2019143058A JP 2019143058 A JP2019143058 A JP 2019143058A JP 7372073 B2 JP7372073 B2 JP 7372073B2
Authority
JP
Japan
Prior art keywords
substrate
temperature
stage
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019143058A
Other languages
English (en)
Other versions
JP2021027124A (ja
Inventor
宗行 近江
拓 後平
貴宏 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019143058A priority Critical patent/JP7372073B2/ja
Priority to CN202010715163.3A priority patent/CN112309851A/zh
Priority to KR1020200095852A priority patent/KR20210015710A/ko
Priority to US16/944,546 priority patent/US11631590B2/en
Publication of JP2021027124A publication Critical patent/JP2021027124A/ja
Application granted granted Critical
Publication of JP7372073B2 publication Critical patent/JP7372073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B13/00—Accessories or details of general applicability for machines or apparatus for cleaning
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B08—CLEANING
    • B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
    • B08B7/00—Cleaning by methods not provided for in a single other subclass or a single group in this subclass
    • B08B7/04—Cleaning by methods not provided for in a single other subclass or a single group in this subclass by a combination of operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本開示は、基板処理方法、基板処理装置及びクリーニング装置に関する。
酸化シリコン膜と窒化シリコン膜とが積層された半導体ウェハに高アスペクト比のホールを低温環境下でエッチングする方法が知られている(例えば、特許文献１参照)。水素含有ガスを用いて窒化シリコンを含有するエッチング対象膜をエッチングする際、反応生成物が発生し、エッチング処理の後にエッチング対象膜の表面や側壁に堆積する。
特開２０１６－２０７８４０号公報
本開示は、エッチング対象膜に堆積した反応生成物によってエッチング対象膜がダメージを受けることを防止する。
本開示の一の態様によれば、エッチング対象膜とマスクとを含む基板を準備する工程と、プラズマによって前記マスクを通じて前記エッチング対象膜をエッチングする工程と、前記エッチングする工程の後、基板を所定の温度で熱処理する工程と、を有する基板処理方法が提供される。
一の側面によれば、エッチング対象膜に堆積した反応生成物によってエッチング対象膜がダメージを受けることを防止できる。
一実施形態に係る基板処理システムの一例を示す図。 エッチング工程の後に大気に曝露したエッチング対象膜の一例を示す図。 一実施形態に係る基板処理装置の一例を示す図。 エッチング工程で生成された反応生成物の分析結果を示す図。 一実施形態に係る基板処理方法の一例を示すフローチャート。 各材質の変質又は変形する温度の一例を示す図。 一実施形態に係る熱処理工程の後のエッチング対象膜の一例を示す図。 一実施形態に係る基板のベベル部に堆積する反応生成物の一例を示す図。 一実施形態に係るクリーニング装置の一例を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［基板処理システム］
はじめに、一実施形態に係る基板処理システム１０の一例について、図１を参照しながら説明する。図１は、一実施形態に係る基板処理システム１０の一例を示す図である。基板処理システム１０では、一実施形態に係るエッチング工程及び熱処理工程を含む基板処理方法が実行される。
基板処理システム１０は、処理室１１～１４と、真空搬送室２０と、ロードロック室３１，３２と、大気搬送室４０と、ロードポート５１～５３と、ゲートバルブ６１～６８と、制御装置７０とを有する。
処理室１１は、基板Ｗを載置するステージ１１ａを有し、ゲートバルブ６１を介して真空搬送室２０と接続されている。同様に、処理室１２は、基板を載置するステージ１２ａを有し、ゲートバルブ６２を介して真空搬送室２０と接続されている。処理室１３は、基板を載置するステージ１３ａを有し、ゲートバルブ６３を介して真空搬送室２０と接続されている。処理室１４は、基板を載置するステージ１４ａを有し、ゲートバルブ６４を介して真空搬送室２０と接続されている。処理室１１～１４内は、所定の真空雰囲気に減圧され、その内部にて基板に所望の処理（エッチング処理、熱処理等）を施す。なお、処理室１１～１４における処理のための各部の動作は、制御装置７０によって制御される。
真空搬送室２０内は、所定の真空雰囲気に減圧されている。また、真空搬送室２０には、搬送機構２１が設けられている。搬送機構２１は、処理室１１～１４、ロードロック室３１，３２に対して、基板を搬送する。なお、搬送機構２１の動作は、制御装置７０によって制御される。
ロードロック室３１は、基板を載置するステージ３１ａを有し、ゲートバルブ６５を介して真空搬送室２０と接続され、ゲートバルブ６７を介して大気搬送室４０と接続されている。同様に、ロードロック室３２は、基板を載置するステージ３２ａを有し、ゲートバルブ６６を介して真空搬送室２０と接続され、ゲートバルブ６８を介して大気搬送室４０と接続されている。ロードロック室３１，３２内は、大気雰囲気と真空雰囲気とを切り替えることができるようになっている。なお、ロードロック室３１，３２内の真空雰囲気または大気雰囲気の切り替えは、制御装置７０によって制御される。
大気搬送室４０内は、大気雰囲気となっており、例えば清浄空気のダウンフローが形成されている。また、大気搬送室４０には、搬送機構４１が設けられている。搬送機構２１は、ロードロック室３１，３２、後述するロードポート５１～５３のキャリアＣに対して、基板を搬送する。なお、搬送機構４１の動作は、制御装置７０によって制御される。
ロードポート５１～５３は、大気搬送室４０の長辺の壁面に設けられている。ロードポート５１～５３は、基板が収容されたキャリアＣ又は空のキャリアＣが取り付けられる。キャリアＣとしては、例えば、ＦＯＵＰ（Front Opening Unified Pod）等を用いることができる。
ゲートバルブ６１～６８は、開閉可能に構成される。なお、ゲートバルブ６１～６８の開閉は、制御装置７０によって制御される。
制御装置７０は、処理室１１～１４の動作、搬送機構２１，４１の動作、ゲートバルブ６１～６８の開閉、ロードロック室３１，３２内の真空雰囲気または大気雰囲気の切り替え等を行うことにより、基板処理システム１０の全体を制御する。
次に、基板処理システム１０の動作の一例について説明する。例えば、制御装置７０は、ゲートバルブ６７を開けるとともに、搬送機構４１を制御して、例えばロードポート５１のキャリアＣに収容された基板をロードロック室３１のステージ３１ａに搬送させる。制御装置７０は、ゲートバルブ６７を閉じ、ロードロック室３１内を真空雰囲気とする。
制御装置７０は、ゲートバルブ６１，６５を開けるとともに、搬送機構２１を制御して、ロードロック室３１の基板を処理室１１のステージ１１ａに搬送させる。制御装置７０は、ゲートバルブ６１，６５を閉じ、処理室１１を動作させる。これにより、処理室１１で基板に所定の処理（例えば、エッチング処理等）を施す。
次に、制御装置７０は、ゲートバルブ６１，６３を開けるとともに、搬送機構２１を制御して、処理室１１にて処理された基板を処理室１３のステージ１３ａに搬送させる。制御装置７０は、ゲートバルブ６１，６３を閉じ、処理室１３を動作させる。これにより、処理室１３で基板に所定の処理（例えば、後述される熱処理等）を施す。
制御装置７０は、処理室１１で処理された基板を処理室１３と同様な処理が可能な処理室１４のステージ１４ａに搬送してもよい。本実施形態では、処理室１３及び処理室１４の動作状態に応じて処理室１１の基板を処理室１３又は処理室１４に搬送する。これにより、制御装置７０は、処理室１３と処理室１４とを使用して複数の基板に対して並行して所定の処理（例えば、熱処理等）を行うことができる。これにより、生産性を高めることができる。同様に、処理室１１と処理室１２とを使用して複数の基板に対して並行してエッチング処理を行ってもよいし、処理室１２，１３，１４を使用して複数の基板に対して並行して熱処理を行ってもよい。
制御装置７０は、処理室１３又は処理室１４にて処理された基板を、搬送機構２１を制御してロードロック室３１のステージ３１ａ又はロードロック室３２のステージ３２ａに搬送させる。制御装置７０は、ロードロック室３１又はロードロック室３２内を大気雰囲気とする。制御装置７０は、ゲートバルブ６７又はゲートバルブ６８を開けるとともに、搬送機構４１を制御して、ロードロック室３２の基板を例えばロードポート５３のキャリアＣに搬送して収容させる。
このように、図１に示す基板処理システム１０によれば、各処理室によって基板に処理が施される間、基板を大気に曝露することなく、つまり、真空を破らずに基板にエッチング処理及び熱処理を施すことができる。
［大気曝露によるダメージ］
図２は、エッチング工程の後に大気に曝露したエッチング対象膜の一例を示す図である。図２のエッチング対象膜は、窒化シリコン膜（ＳｉＮ）１１０と、酸化シリコン膜（ＳｉＯ２）１２０とを積層させた積層膜である。エッチング工程では、ＣＦ系ガスのプラズマを用いてマスク１３０を通して積層膜をエッチングすることにより、積層膜にスリット形状の溝やホールが形成される。
ＣＦ系ガスやＣＨＦ系ガスのプラズマを用いて窒化シリコン膜１１０と酸化シリコン膜１２０との積層膜をエッチングすると、エッチング中にケイフッ化アンモニウム（ＡＦＳ）の反応生成物が発生し、積層膜上に堆積する。ケイフッ化アンモニウムが堆積した状態で基板を大気開放すると、反応生成物が大気中の水分と反応する。大気開放時間が長くなるほど窒化シリコン膜１１０の側面に凹み（サイドエッチ）１１０ｂが生じたり、水分と反応して膨張した膨張異物１１０ａが窒化シリコン膜１１０の側壁に発生する。これにより、積層膜へのダメージやスリットの閉塞が生じて後工程へ悪影響を及ぼし、歩留まりの低下の原因となる。また、これらの歩留まり低下を最小限に留めるために、エッチングを終了し、次の基板処理工程までの間、大気開放時間が短くなるように管理する必要がある。
従って、基板を大気に曝露する前にケイフッ化アンモニウムを除去することが重要である。ケイフッ化アンモニウムを除去するために純水や薬液を用いたウェット洗浄を使用することも可能である。しかし、ウェット洗浄を行うためには、基板を大気開放しなければならない。よって、ウェット洗浄では基板にサイドエッチや膨張異物が生じ、窒化シリコン膜１１０にダメージを与える可能性がある。また、ウェット洗浄という余計な工程が発生するため、スループットが低下する懸念がある。
これに対して、本実施形態に係る基板処理システム１０では、エッチング工程の後に、基板Ｗを大気開放することなく熱処理（ベーキング、加熱）することができる。これにより、ケイフッ化アンモニウムを除去し、積層膜にダメージが生じることを防止できる。また、本実施形態に係る基板処理システム１０では、エッチングが完了した後、エッチング処理済の基板が大気搬送室４０に搬送される前に熱処理を行うことで、エッチング処理の後に基板を大気開放せずに熱処理を実行できる。このため、エッチング処理の後に、サイドエッチや膨張異物が発生しないように、基板がＦＯＵＰに戻るまでの所要時間、および次の基板処理工程までの所要時間などの大気開放時間を管理する必要がなく、制御が容易になる。
なお、基板処理システム１０においてＩｎ－Ｓｙｓｔｅｍでエッチング処理及び熱処理を行うことに限られず、図３に示す本実施形態に係る基板処理装置１においてＩｎ－ｓｉｔｕでエッチング処理及び熱処理を行ってもよい。これによっても、エッチング工程の後に、基板を大気に曝露することなくエッチング処理済の基板が大気搬送室４０に搬送される前に熱処理を行うことができる。これにより、ケイフッ化アンモニウムを除去し、歩留まりの低下を防止することができる。
なお、熱処理を行う処理室は、ステージにヒーターを有し、ステージを高温にして基板を熱処理する。熱処理は、ヒーターを有するステージを持つ処理室又はロードロック室の少なくともいずれかにて行われてもよい。熱処理は、搬送機構２１の基板を保持するアームにヒーターを搭載した真空搬送室２０にて行われてもよい。また、ランプ等の輻射熱や赤外線加熱などによって基板Ｗを熱処理してもよい。
［基板処理装置］
次に、一実施形態に係る基板処理装置１について、図３を用いて説明する。図３は、一実施形態に係る基板処理装置１の一例を示す図である。ここでは、基板処理装置１の一例として容量結合型プラズマエッチング装置を挙げる。基板処理装置１は、基板処理システム１０の処理室１１～１４のうち、エッチング処理又は熱処理の少なくともいずれかが実行される処理室に相当する。
基板処理装置１は、例えばアルミニウム等の導電性材料からなる処理容器１０２と、処理容器１０２の内部にガスを供給するガス供給源１１１とを有する。処理容器１０２は電気的に接地されている。処理容器１０２の内部にはステージ１２１と、これに対向して平行に配置された上部電極１２２とを有する。ステージ１２１は、基板Ｗを載置するステージとしても機能する。
ステージ１２１には、第１整合器１３３を介して第１高周波電源１３２が接続され、第２整合器１３５を介して第２高周波電源１３４が接続される。第１高周波電源１３２は、例えば２７ＭＨｚ～１００ＭＨｚの周波数のプラズマ生成用の高周波電力ＨＦをステージ１２１に印加する。第２高周波電源１３４は、第１高周波電源１３２の周波数よりも低い、例えば４００ｋＨｚ～１３ＭＨｚのイオン引き込み用の高周波電力ＬＦをステージ１２１に印加する。なお、第１高周波電源１３２は、第１整合器１３３を介して上部電極１２２に接続されてもよい。
第１整合器１３３は、第１高周波電源１３２の内部インピーダンスと負荷インピーダンスとを整合させる。第２整合器１３５は、第２高周波電源１３４の内部インピーダンスと負荷インピーダンスとを整合させる。これにより、処理空間Ｕにプラズマが生成されている間、第１高周波電源１３２及び第２高周波電源１３４の各々の内部インピーダンスと負荷インピーダンスとが見かけ上一致するように機能する。
上部電極１２２は、その周縁部を被覆する絶縁物部材１４１を介して処理容器１０２の天井部に取り付けられている。上部電極１２２には、ガス供給源１１１から導入されたガスを導入するガス導入口１４５と、導入したガスを拡散する拡散室１５０が設けられている。ガス供給源１１１から出力されたガスは、ガス導入口１４５を介して拡散室１５０に供給され、ガス流路１５５を経て、孔１２８から処理空間Ｕに供給される。かかるようにして上部電極１２２は、ガスシャワーヘッドとしても機能する。
処理容器１０２の底面には排気口１６０が形成されており、排気口１６０に接続された排気装置１６５によって処理容器１０２の内部が排気される。これによって、処理容器１０２の内部を所定の真空度に維持することができる。処理容器１０２の側壁には、ゲートバルブＧが設けられている。ゲートバルブＧは、処理容器１０２から基板Ｗの搬入及び搬出を行う際に搬出入口を開閉する。
基板処理装置１には、装置全体の動作を制御する制御部１７０が設けられている。制御部１７０は、ＣＰＵ、ＲＯＭ及びＲＡＭ等を有している。ＲＯＭには、制御部１７０により実行される基本プログラム等が記憶されている。ＲＡＭには、レシピが格納されている。レシピにはプロセス条件（エッチング条件及び熱処理条件）に対する基板処理装置１の制御情報が設定されている。制御情報には、プロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量、チャンバ内温度（例えば、基板の設定温度）等が含まれる。なお、レシピは、ハードディスクや半導体メモリに記憶されていてもよい。また、レシピは、ＣＤ－ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で、記憶領域の所定位置にセットするようにしてもよい。制御部１７０は、ＲＡＭ等に格納されたレシピの手順に従い、所定の種類のガスを供給するように制御し、基板Ｗにエッチング処理等の所望の処理を制御する。
［反応生成物の分析］
図４は、エッチング工程で生成され、窒化シリコン膜に形成されたスリットの側壁に堆積した反応生成物の分析結果を示す図である。本実験では、基板処理装置１にて基板上に形成されたエッチング対象膜である窒化シリコン膜をＣＦ４及びＨ２のガスでエッチングした後、その基板を２４時間大気中に放置した。その後、ＴＯＦ（Time of Flight）－ＳＩＭＳ（二次イオン質量分析法）により窒化シリコン膜の側壁の反応生成物の分析を行った。
図４（ａ）は、窒化シリコン膜の側壁に１次イオンを照射したときに放出された２次イオンのうち、負イオンの質量スペクトル（強度）を示す。分析の結果、エッチングにより窒化シリコン膜の側壁に堆積された反応生成物には、図４（ｂ）に示すケイフッ化アンモニウム（ＮＨ４）（ＳｉＦ５）ｙ －が含まれていることが確認できた。また、図４（ａ）に示すように、窒化シリコン膜をエッチングするときの基板の温度を－３７℃に制御したときと２５℃に制御したときとでは、基板を－３７℃の低温でエッチングしたほうがケイフッ化アンモニウムが多く抽出された。
つまり、水素及びフッ素の含有ガスのプラズマを用いて窒化シリコン膜をエッチングすると、ケイフッ化アンモニウムを含む反応生成物が、窒化シリコン膜の表面や側壁に堆積することがわかった。その後、その基板を大気に曝露すると、大気中の水分などと反応して窒化シリコン膜のサイドエッチや膨張異物が発生し、後工程にて阻害因子となる場合がある。よって、窒化シリコン膜をエッチングした後、Ｉｎ－Ｓｙｓｔｅｍでその基板を熱処理し、ケイフッ化アンモニウムを除去することが好ましい。
［基板処理方法］
図５は、一実施形態に係る基板処理方法の一例を示すフローチャートである。本処理が開始されると、処理室１１～１４のうち、エッチングを行う処理室へ基板を搬送し、基板を準備する（ステップＳ１）。なお、基板に形成されたエッチング対象膜は、シリコン含有膜であればよい。エッチング対象膜は、窒化シリコン膜であってもよいし、酸化シリコン膜であってもよいし、酸化シリコン膜と窒化シリコン膜の積層膜であってもよい。
次に、ＣＦ系のエッチングガスを供給し、ＣＦ系ガスのプラズマでエッチング対象膜をエッチングする（ステップＳ２）。このときのエッチング条件を以下に示す。
（エッチング条件）
ガス種 Ｃ４Ｆ８、Ｈ２、Ａｒ
圧力 １０ｍＴ～１００ｍＴ（１．３３Ｐａ～１３．３Ｐａ）
ステージ温度(基板温度) －６０℃～０℃
高周波電力ＨＦ オン
基板上のエッチング対象膜を上記エッチング条件でエッチングした後、Ｉｎ－Ｓｙｓｔｅｍでアッシングを行う処理室へ基板を搬送する（ステップＳ３）。次に、基板を搬送した処理室のステージの温度を所定の高温に設定し、基板を熱処理（ベーキング）し（ステップＳ４）、本処理を終了する。このときのベーキング条件を以下に示す。
（ベーキング条件）
ガス種 Ｎ２ガス又はＡｒガス
圧力 １Ｔ～１００Ｔ（１３３Ｐａ～１３３００Ｐａ）
なお、図３に示す熱処理時、熱処理を行うステージ１２１の温度は、ケイフッ化アンモニウムの反応生成物を加熱分解する温度よりも高い。かつ、ステージ１２１の温度は、基板上のエッチング対象膜が熱変形する温度、マスクが熱変形する温度、及びエッチング工程で生成された、ベベル部に付着したベベルデポが熱変形する温度のうち、最も低い温度よりも低い温度に設定される。
ベベル部は、基板Ｗ裏面の平坦部よりも外側のＲ部分（エッジ部分）の領域をいい、ベベルデポは、ベベル部に付着した炭素とフッ素とが含まれるＣＦポリマーの反応生成物をいう。
例えば、図６は、各材質の変質又は変形する温度の一例を示す図である。ベベルデポ、レジスト（Ｇ線）、有機膜、単結晶シリコン、酸化シリコン、窒化シリコンの変質又は変形する温度は、それぞれ２５０℃程度、１２０℃程度、５００℃程度、１４１４℃、１７１０℃、１９００℃程度である。
本実施形態に係る基板処理方法では、ケイフッ化アンモニウムを分解する温度以上であって、エッチング中に発生するベベルデポが剥がれない温度以下でベーキングを行う。例えば、ケイフッ化アンモニウムを分解する温度が１２０℃以上であり、ベベルデポが剥がれない温度が２５０℃未満である場合、ステージの温度を、１２０℃以上２５０℃未満になるように制御し、基板を加熱する。ただし、例えば、基板上の他の膜が、ベベルデポが剥がれない温度よりも低い温度で変質する場合には、ステージの温度が、他の膜も含めて基板上のすべての膜が変質しない温度になるように制御する。例えば、配線層が最も低い温度で変形等する場合には、ステージ温度を、配線層が変形する温度よりも低い温度になるように制御する。
［実施例］
次に、実施例として、上記基板処理方法においてエッチング処理の後に行った熱処理の実験結果について、図７及び図８を参照して説明する。図７は、一実施形態に係る熱処理工程の後のエッチング対象膜の観察結果の一例を示す図である。図８は、図７に示す基板のベベル部Ｒに付着したベベルデポの観察結果の一例を示す図である。
図７に示すエッチング対象膜は、窒化シリコン膜１１０と酸化シリコン膜１２０との積層膜である。エッチング条件及びベーキング条件は上記に示す通りである。図７は積層膜にエッチングにより形成したスリット形状の断面の一部であり、エッチング処理から２４時間経過後に行った形状観察の結果を示す。図７は、左上から順に、エッチング処理の後にベーキングしない場合、エッチング処理の後に６０℃、９０℃、１２０℃、１８０℃、２５０℃の温度で基板をそれぞれベーキングした場合を示す。これによれば、エッチング処理の後にベーキングしない場合、及びエッチング処理の後に６０℃、９０℃のそれぞれの温度で基板をベーキングした場合には、窒化シリコン膜１１０にサイドエッチが発生した。これに対して、１２０℃、１８０℃、２５０℃のそれぞれの温度で基板をベーキングした場合には、窒化シリコン膜１１０にサイドエッチ及び膨張異物は発生しなかった。なお、酸化シリコン膜１２０には、ベーキングの有無に関わらず、いずれの場合にもサイドエッチ及び膨張異物は発生しなかった。
図８は、図７に示す基板裏面のベベル部Ｒに付着したベベルデポの観察結果の一例を示す図である。基板を載置するステージの温度が１２０℃及び１８０℃の場合、ベベル部Ｒに付着したベベルデポは剥がれなかった。一方、ステージの温度が２５０℃の場合、ベベル部Ｒに付着したベベルデポが剥がれた。
以上から、本結果に基づき、ケイフッ化アンモニウムを分解する温度は、サイドエッチ及び膨張異物が発生しなかった１２０℃以上であることがわかった。また、ベベルデポが剥がれない温度は２５０℃未満であることがわかった。よって、エッチング工程の後の熱処理工程では、ステージの温度を１２０℃以上２５０℃未満に制御し、基板を加熱する。これにより、ベベル部からベベルデポを剥がさずにエッチング対象膜の側壁等に堆積したケイフッ化アンモニウムを除去できる。これにより、ケイ素と窒素とフッ素とが含まれる反応生成物であってエッチング対象膜に堆積する反応生成物に含まれるケイフッ化アンモニウムによってエッチング対象膜がダメージを受けることを防止できる。
［クリーニング装置］
最後に、図９を参照して一実施形態に係るクリーニング装置２について説明する。図９は、一実施形態に係るクリーニング装置２の一例を示す図である。
クリーニング装置２は、処理容器３００と、基板Ｗを載置するステージ３０１（ステージ）と、ステージ３０１に対向する上部電極３０２と、上部電極３０２を釣り上げる支持部３０３とを有する。処理容器３００には、図示しない基板Ｗを搬入及び搬出する搬送口及び搬送口を開閉するゲートバルブが設けられている。
支持部３０３は処理容器３００を貫通し、図示しない駆動部に接続される。上部電極３０２は、駆動部により支持部３０３を垂直移動させることで上下に移動する。支持部３０３は、処理容器３００の外部にて図示しないベローズを使用して処理容器３００の壁と支持部３０３との間を真空シールする。支持部３０３は、ガス供給部３３０を有し、ガス供給部３３０からＮ２ガス等の不活性ガスを基板Ｗの中央に向けて供給する。処理容器３００の側壁には、上部ガス供給部３１０及び下部ガス供給部３２０が貫通する。上部ガス供給部３１０及び下部ガス供給部３２０は、ステージ３０１上の基板Ｗの外周近傍に横方向からクリーニングガスの一例であるＯ２ガスを供給する。
ステージ３０１上には、エッチング対象膜がマスクのパターンにエッチングされた基板Ｗが配置される。ステージ３０１には、図示しない高周波電源からプラズマ生成用の高周波電力が印加される。これにより、基板Ｗの外周にてＯ２ガスのプラズマが生成される。このとき、ステージ３０１と上部電極３０２との間の空間をプラズマのシース幅より狭くすることにより、その空間にはプラズマは生成されない。これにより、基板Ｗの外周にてＯ２ガスのプラズマが生成され、酸素プラズマにより基板Ｗのベベル部Ｒに付着したベベルデポをアッシングする。なお、高周波電源からの高周波電力は上部電極３０２に印加されてもよい。
ステージ３０１には、ヒーター３０５が埋設されている。ヒーター３０５に交流電源３０４から交流電圧を印加することで、ステージ３０１上の基板は所定の温度に加熱される。制御部３７０は、ステージ３０１の温度を１２０℃以上に制御する。これにより、エッチングにより生成され、エッチング対象膜に堆積されたケイフッ化アンモニウムが熱により分解される。分解されたケイフッ化アンモニウムは、ガス供給部３３０から供給されたＮ２ガスにより基板の中央から外周に向けてパージされ、基板Ｗの外周側に押し出され、図示しない排気装置により外部に排出される。
以上に説明したように、かかる構成のクリーニング装置２によれば、基板Ｗのベベル部Ｒに付着したベベルデポを酸素プラズマによりアッシングしながら、基板Ｗ上のエッチング対象膜に堆積したケイフッ化アンモニウムを１２０℃以上で熱処理し、分解する。これにより、ベベルデポの除去とケイフッ化アンモニウムの除去を同時に行うことができる。
なお、ステージ３０１の温度は、エッチング対象膜に堆積するケイフッ化アンモニウムが加熱分解される温度より高く、エッチング対象膜が熱変形する温度、及びマスクが熱変形する温度のうち、最も低い温度よりも低い温度に設定する。かつ、ステージ３０１の温度は、ベベルデポを除去可能な温度より高い温度に設定する。これにより、エッチング対象膜及びマスクが熱変形することを回避しつつ、ケイフッ化アンモニウム及びベベルデポを除去できる。
以上では、Ｎを含むシリコン含有膜をエッチング対象膜としてエッチングを行ったが、これに限らない。たとえば、Ｎを含まないシリコン含有膜をエッチング対象膜としてエッチングを行う場合には、エッチングガスとして、ＣＦ系ガスに加えてＮ及びＨを含むガスを使用してもよい。
また、エッチング対象膜に堆積する反応生成物にケイフッ化アンモニウムが含まれるとしたが、これに限らない。たとえば、窒素Ｎ、水素Ｈ、及びハロゲンが存在する環境でエッチング対象膜のエッチングを行うと、ハロゲン化アンモニウムを含む反応生成物としてエッチング対象膜に堆積する場合がある。ハロゲンの一例は、フッ素Ｆ、塩素Ｃｌ、臭素Ｂｒ、ヨウ素Ｉであり、ハロゲン化アンモニウムの一例は、フッ化アンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウムである。ハロゲン化アンモニウムを含む反応生成物が堆積した状態で基板を大気開放すると、反応生成物が大気中の水分と反応して窒化シリコン膜のサイドエッチや膨張異物が発生し、後工程にて阻害因子となると考えられる。また、同様にステージ３０１の温度を、ハロゲン化アンモニウムが加熱分解する温度より高く設定することにより、サイドエッチや膨張異物の発生を抑制できる。
今回開示された一実施形態に係る基板処理方法、基板処理装置及びクリーニング装置は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の基板処理装置は、Atomic Layer Deposition(ALD)装置、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のいずれのタイプの装置でも適用可能である。
１ 基板処理装置
２ クリーニング装置
１０ 基板処理システム
１１～１４ 処理室
２０ 真空搬送室
２１ 搬送機構
３１，３２ ロードロック室
４０ 大気搬送室
４１ 搬送機構
５１～５３ ロードポート
６１～６８ ゲートバルブ
７０ 制御部
１０２ 処理容器
１１０ 窒化シリコン膜
１２０ 酸化シリコン膜
１２１ ステージ（下部電極）
１２２ 上部電極
１７０ 制御部
３００ 処理容器
３０１ ステージ
３０２ 上部電極
３１０ 上部ガス供給部
３２０ 下部ガス供給部
３３０ ガス供給部

Claims (7)

  1. 複数のシリコン酸化膜と複数のシリコン窒化膜が交互に積層した積層膜とマスクとを含む基板を準備する工程と、
    プラズマによって前記マスクを通じて前記積層膜をエッチングし、前記積層膜内に凹部を形成する工程であって、前記凹部の側壁にはケイフッ化アンモニウムまたはハロゲン化アンモニウムを含む反応生成物が形成される工程と、
    形成される前記工程の後、前記基板を所定の温度で熱処理し、前記凹部の側壁から前記反応生成物を除去する工程と、
    を有する、基板処理方法。
  2. 前記除去する工程において基板を載置するステージの温度は、
    前記反応生成物を加熱分解する温度より高く、
    前記積層膜が熱により変形又は変質する温度、前記マスクが熱により変形又は変質する温度、及び前記エッチングする工程で生成される炭素Ｃとフッ素Ｆとが含まれる反応生成物が熱により変形又は変質する温度のうち、最も低い温度より低い温度に設定される、
    請求項１に記載の基板処理方法。
  3. 前記ハロゲン化アンモニウムは、フッ化アンモニウム、塩化アンモニウム、臭化アンモニウム、ヨウ化アンモニウムの少なくとも一つを含む、
    請求項１又は２に記載の基板処理方法。
  4. 前記形成される工程と前記除去する工程とは、
    基板を大気に曝露することなく実行される、
    請求項１～３のいずれか一項に記載の基板処理方法。
  5. 前記除去する工程において、前記基板を載置するステージの温度を１２０℃以上２５０℃未満に設定する
    請求項１～４のいずれか一項に記載の基板処理方法。
  6. 処理容器と、基板を載置するステージと、制御部と、を有する基板処理装置であって、
    前記制御部は、
    複数のシリコン酸化膜と複数のシリコン窒化膜が交互に積層した積層膜とマスクとを含む基板を準備する工程と、
    プラズマによって前記マスクを通じて前記積層膜をエッチングし、前記積層膜内に凹部を形成する工程であって、前記凹部の側壁にはケイフッ化アンモニウムまたはハロゲン化アンモニウムを含む反応生成物が形成される工程と、
    形成される前記工程の後、前記基板を所定の温度で熱処理し、前記凹部の側壁から前記反応生成物を除去する工程と、
    を制御する、基板処理装置。
  7. 処理容器と、基板を載置するステージと、制御部と、を有するクリーニング装置であって、
    前記制御部は、
    複数のシリコン酸化膜と複数のシリコン窒化膜が交互に積層した積層膜とマスクとを含む基板を前記ステージに載置する工程と、
    プラズマによって前記マスクを通じて前記積層膜をエッチングし、前記積層膜内に凹部を形成する工程であって、前記凹部の側壁にはケイフッ化アンモニウムまたはハロゲン化アンモニウムを含む反応生成物が形成される工程と、
    形成される前記工程の後、基板を熱処理し、前記凹部の側壁から前記反応生成物であって、前記積層膜に堆積する反応生成物と、形成される前記工程で生成される炭素とフッ素とが含まれる反応生成物であって、前記基板のベベル部に堆積する反応生成物とを除去する、
    クリーニング装置。
JP2019143058A 2019-08-02 2019-08-02 基板処理方法、基板処理装置及びクリーニング装置 Active JP7372073B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019143058A JP7372073B2 (ja) 2019-08-02 2019-08-02 基板処理方法、基板処理装置及びクリーニング装置
CN202010715163.3A CN112309851A (zh) 2019-08-02 2020-07-23 基片处理方法、基片处理装置和清洁装置
KR1020200095852A KR20210015710A (ko) 2019-08-02 2020-07-31 기판 처리 방법, 기판 처리 장치 및 클리닝 장치
US16/944,546 US11631590B2 (en) 2019-08-02 2020-07-31 Substrate processing method, substrate processing apparatus and cleaning apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019143058A JP7372073B2 (ja) 2019-08-02 2019-08-02 基板処理方法、基板処理装置及びクリーニング装置

Publications (2)

Publication Number Publication Date
JP2021027124A JP2021027124A (ja) 2021-02-22
JP7372073B2 true JP7372073B2 (ja) 2023-10-31

Family

ID=74259217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019143058A Active JP7372073B2 (ja) 2019-08-02 2019-08-02 基板処理方法、基板処理装置及びクリーニング装置

Country Status (4)

Country Link
US (1) US11631590B2 (ja)
JP (1) JP7372073B2 (ja)
KR (1) KR20210015710A (ja)
CN (1) CN112309851A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
TW202310038A (zh) * 2021-05-31 2023-03-01 日商東京威力科創股份有限公司 基板處理方法及基板處理裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068257A (ja) 1998-06-12 2000-03-03 Matsushita Electronics Industry Corp 電子デバイスの製造方法
JP2008047686A (ja) 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2010141238A (ja) 2008-12-15 2010-06-24 Tokyo Electron Ltd 異物除去装置、異物除去方法及び記憶媒体
JP2015528647A (ja) 2012-09-17 2015-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 差異的な酸化ケイ素エッチング
JP2015216208A (ja) 2014-05-09 2015-12-03 東京エレクトロン株式会社 エッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282616B2 (ja) * 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
US8435902B2 (en) * 2010-03-17 2013-05-07 Applied Materials, Inc. Invertable pattern loading with dry etch
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068257A (ja) 1998-06-12 2000-03-03 Matsushita Electronics Industry Corp 電子デバイスの製造方法
JP2008047686A (ja) 2006-08-15 2008-02-28 Tokyo Electron Ltd 基板処理方法、基板処理装置及び記憶媒体
JP2010141238A (ja) 2008-12-15 2010-06-24 Tokyo Electron Ltd 異物除去装置、異物除去方法及び記憶媒体
JP2015528647A (ja) 2012-09-17 2015-09-28 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 差異的な酸化ケイ素エッチング
JP2015216208A (ja) 2014-05-09 2015-12-03 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US11631590B2 (en) 2023-04-18
KR20210015710A (ko) 2021-02-10
US20210035814A1 (en) 2021-02-04
JP2021027124A (ja) 2021-02-22
CN112309851A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP6373150B2 (ja) 基板処理システム及び基板処理方法
JP6929148B2 (ja) エッチング方法およびエッチング装置
TWI657499B (zh) 蝕刻方法
JP2002222861A (ja) プラズマ前処理モジュールを具備した装置における半導体素子の製造方法
US20020036066A1 (en) Method and apparatus for processing substrates
JP7513775B2 (ja) 基板処理システム
JP7372073B2 (ja) 基板処理方法、基板処理装置及びクリーニング装置
US8992689B2 (en) Method for removing halogen-containing residues from substrate
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US10546753B2 (en) Method of removing silicon oxide film
JP7346218B2 (ja) エッチング処理方法及び基板処理装置
JP2022094914A (ja) エッチング方法およびエッチング装置
US20230420225A1 (en) Substrate processing method and substrate processing apparatus
JP7190940B2 (ja) 基板処理方法及び基板処理装置
US20210375635A1 (en) Etching method and plasma processing apparatus
US11201063B2 (en) Substrate processing method and substrate processing apparatus
CN108475632B (zh) 基板处理方法
KR20240096373A (ko) 에칭 방법 및 에칭 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231019

R150 Certificate of patent or registration of utility model

Ref document number: 7372073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150