JP4282616B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4282616B2 JP4282616B2 JP2005029454A JP2005029454A JP4282616B2 JP 4282616 B2 JP4282616 B2 JP 4282616B2 JP 2005029454 A JP2005029454 A JP 2005029454A JP 2005029454 A JP2005029454 A JP 2005029454A JP 4282616 B2 JP4282616 B2 JP 4282616B2
- Authority
- JP
- Japan
- Prior art keywords
- dry
- layer
- oxide film
- etching
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000012545 processing Methods 0.000 claims description 16
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- 238000005108 dry cleaning Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 229910019044 CoSix Inorganic materials 0.000 claims description 2
- 229910005889 NiSix Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 77
- 229910005883 NiSi Inorganic materials 0.000 description 20
- 238000004380 ashing Methods 0.000 description 17
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 11
- 238000001035 drying Methods 0.000 description 9
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 9
- 229910018553 Ni—O Inorganic materials 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001941 electron spectroscopy Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 2
- 229960001231 choline Drugs 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002365 multiple layer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に係わり、特に、接続孔、例えばコンタクトホールの形成方法に関する。
半導体装置において、トランジスタと、その上の配線層を電気的に接続したり、下層配線層と上層配線層を電気的に接続したりするため、導電材料で形成されたプラグが使用される。このため、例えばトランジスタを覆う絶縁膜や下層配線層と上層配線層との間の絶縁膜にコンタクトホールやビアホールとしての接続孔が形成され、この接続孔内に導電材料が埋め込まれてプラグが形成される。
例えばコンタクトホールを形成する場合、例えばＲＩＥ（反応性イオンエッチング）を用いて、絶縁膜がエッチングされる。このエッチングの際、コンタクトホールの側壁や底部には、ダメージ層が形成される。このダメージ層は、例えばウェット処理により除去される。しかし、ダメージ層が除去された後にコンタクトホールの底部に露出される例えば金属シリサイド層等の導電層の表面は不均一であり、且つダメージ層を除去する際に、再度、異なったダメージ層や自然酸化膜が形成されている。このように、ダメージ層や自然酸化膜が残った状態でコンタクトホール内にバリアメタルを形成した場合、コンタクト抵抗が上昇し、トランジスタの特性が劣化する。したがって、ダメージ層や自然酸化膜を確実に除去する必要がある。
従来、コンタクトホール内に形成されたダメージ層を除去するため、ドライ洗浄だけを用いた技術が開発されている（例えば特許文献１参照）。
しかし、上記従来の洗浄方法では、コンタクトホール内のダメージ層や自然酸化膜を十分に除去することが困難であった。
また、積層された複数の絶縁膜内にコンタクトホールを形成した場合、このコンタクトホール内に段差が生じることがあり、これを除去する技術の開発が望まれている。
特開２０００−２３６０２１
本発明は、コンタクトホール内のダメージ層や自然酸化膜、或いは段差を十分に除去することが可能な半導体装置の製造方法を提供しようとするものである。
本発明の半導体装置の製造方法の第１の態様は、導電層上に形成された絶縁膜をドライエッチングすることにより、前記絶縁膜に前記導電層を露出する接続孔を形成し、露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記接続孔内に形成された酸化膜をエッチングし、前記エッチングにより生成された生成物を熱処理により除去する。
本発明の半導体装置の製造方法の第２の態様は、導電層上に順次積層されたシリコン窒化膜とシリコン酸化膜をドライエッチングすることにより、前記シリコン窒化膜とシリコン酸化膜に前記導電層を露出する接続孔を形成し、露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記シリコン窒化膜が過剰にエッチングされて前記接続孔内に形成された前記シリコン窒化膜とシリコン酸化膜との段差のうちシリコン酸化膜をエッチングし、前記エッチングにより生成された生成物を熱処理により除去する。
本発明によれば、コンタクトホール内のダメージ層や自然酸化膜、或いは段差を十分に除去することが可能な半導体装置の製造方法を提供できる。
以下、本発明の実施の形態について、図面を参照して説明する。
（第１の実施形態）
図１（ａ）−（e）は、第１の実施形態に係る半導体装置の製造方法を示している。第１の実施形態は、例えばシリサイド層にメタルコンタクトを形成する例を示している。
図１（ａ）−（e）は、第１の実施形態に係る半導体装置の製造方法を示している。第１の実施形態は、例えばシリサイド層にメタルコンタクトを形成する例を示している。
図１（ａ）に示すように、例えばシリコン基板１１の表面に導電層としてのシリサイド層１２が形成される。このシリサイド層１２は、例えばＣｏＳｉｘ、ＮｉＳｉｘ、ＥｒＳｉｘ、ＰｔＳｉｘ、Ｐｄ２Ｓｉｘのいずれかである。しかし、これに限定されるものではない。この実施形態は、シリサイド層１２がＮｉＳｉの場合を示している。したがって、以下、シリサイド層１２をＮｉＳｉ層１２と記載する。このＮｉＳｉ層１２の上には、絶縁膜、例えばシリコン酸化膜１３が形成される。この絶縁膜はシリコン酸化膜に限定されるものではなく、他の材料を適用することも可能である。
次に、図１（ｂ）に示すように、図示せぬ例えばレジストパターンをマスクとしてシリコン酸化膜１３がＲＩＥによりエッチングされ、接続孔例えばコンタクトホール１４が形成される。エッチングガスとしては、例えばＣＦ４にＨ２を添加したガスが用いられる。このようにして形成されたコンタクトホール１４の底部には、ダメージ層１５が形成される。このダメージ層１５は、エッチング時に生じた損傷及びエッチング生成物を含んでおり、図２に（１）で示すように、主として例えばＦ、Ｃ、Ｓｉ−Ｏにより形成されている。尚、図２は、本実施形態及び従来の方法を用いて処理された半導体装置をＸＰＳ（Ｘ線電子分光法）により分析した際に観察された元素の割合を示している。
このように、上記エッチング後、コンタクトホール１４の底部には、ダメージ層１５が存在するため、コンタクトホール１４の底部に露出するＮｉＳｉ結合ピークは、ＸＰＳによる分析の結果、図３に（１）で示すように小さい。
従来、コンタクトホールを形成した後、ウェット処理により洗浄が行なわれていた。このウェット処理は、コンタクトホールの形成時に生成されたＦ、Ｃと、コンタクトホール底部に形成された酸化膜を除去する目的で行なわれていた。ウェット処理後のＸＰＳによる分析の結果を示すのが、図２の（２）、図３の（２）であるが、このようなウェット処理により、図２に（２）で示すように、Ｆ、Ｃは除去される。しかし、図４（ｂ）に示すように、コンタクトホール底部のＮｉＳｉ表面上に５ｎｍ程度の酸化膜が新たに形成される。このため、ウェット処理のみの場合、ＮｉＳｉ層の表面を十分に洗浄することは困難であり、図６に（１）で示すように、ＸＰＳによる分析結果においても、ＮｉＳｉ層の表面上に形成された酸化膜により、Ｎｉ−Ｓｉのピークが小さいことが分かる。また、図５に（１）で示すように、ウェット処理の場合、形成された酸化膜がコンタクト抵抗を上昇させる原因となっていることが分かる。
このため、ウェット処理に代えて、前記特許文献１に記載されるような、ＮＦ３ガスを用いたドライ処理を行うことが考えられる。このドライ処理の場合、Ｆ，Ｃを除去した際、ＮｉＳｉ層上に酸化膜が形成されることがない。しかし、前記ドライ処理は、コンタクトホール形成時に生じたエッチングのダメージ層を除去する能力が不足している。このため、単純にウェット処理をドライ処理に置き換えただけでは、図５に（２）で示すように、図５に（１）で示すウェット処理と比較してコンタクト抵抗が上昇してしまう。
そこで、第１の実施形態では、例えばレジストパターンを除去した後、コンタクトホール形成時に生成されたエッチングのダメージ層１５を除去するため、ドライ洗浄としてのアッシング処理が行なわれる。このアッシング処理は、酸化性ガス、例えば酸素ガス（O２）やオゾン（Ｏ３）から励起されたプラズマが用いられる。また、アッシング処理時の基板１１の温度は、例えば１５０℃以上４００℃以下の範囲が好ましい。１５０℃より低い温度の場合、ダメージ層１５を十分に除去することが困難である。また、ＮｉＳｉ層１２を例えばトランジスタのソース・ドレイン領域やゲート電極に形成している場合、４００℃より高い温度では、トランジスタの特性劣化を招くことなく処理することが困難である。さらに良好な結果を得るためには、２５０℃以上３００℃以下であることが望ましい。このように、ダメージ層１５をアッシング処理することにより、図２に（３）で示すように、ダメージ層１５を構成するＦ、Ｃをほぼ除去することができる。
しかし、アッシング処理を行なった場合、図１（ｃ）に示すように、ＮｉＳｉ層１２の表面にアッシングの生成物１６が形成される。この生成物１６は、図６の（２）、図３の（３）に示すように、例えばＳｉ−Ｏ、Ｎｉ−Ｏ（Ｆ）を含んでいる。しかも、図６に（２）で示すアッシング処理により生じたＮｉ２Ｏ３のピーク値は大きく、Ｎｉ−Ｏ（Ｆ）は、ドライ処理により除去することが困難である。
そこで、第１の実施形態は、アッシング処理により生成された生成物１６（以下、Ｎｉ−Ｏ（Ｆ）層１６と称す）をウェット処理により除去する。このウェット処理は、例えば先ず硫酸と過酸化水素水とからなる硫酸過水により処理し、この後、過酸化水素水とコリン水溶液とにより処理される。このように、アッシング処理の後、ウェット処理することにより、Ｎｉ−Ｏ（Ｆ）層１６を除去することができる。
図６に示す（３）、図２に示す（４）、図３に示す（４）は、それぞれアッシング処理後、ウェット処理した場合を示している。図６の（３）から明らかなように、図６の（１）で示すウェット処理のみの場合に比べて、コンタクトホール１４の底部に現れるＮｉＳｉのピーク値が大きくなる。すなわち、アッシング処理及びウェット処理によりダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６が十分に除去されていることが分かる。
しかし、上記ウェット処理を行なった場合、図１（ｄ）に示すように、コンタクトホール１４の底部に自然酸化膜１７が形成される。そこで、このコンタクトホール底部の自然酸化膜１７を、例えばＮＦ３、ＨＦのいずれかを含むガスを用いたドライ処理によりソフトエッチングすることにより除去する。尚、このガスとして、好ましくは、例えば（ＮＦ３、ＮH3）、（ＮＦ３、Ｎ２、Ｈ２）、又は（ＨＦ、ＮH３）のような組み合わせで用いられる。さらに、このドライ処理における基板１１の温度は、例えば−２０℃以上＋３０℃以下の範囲が好ましい。処理温度が−２０℃未満の場合、及び＋３０℃より高い場合、自然酸化膜をエッチングすることが困難となる。さらに良好な結果を得るためには、−２０℃以上＋２５℃以下が望ましい。
この後、前記自然酸化膜を除去するエッチングにおいて生成された、図示せぬ僅かな生成物、例えば（ＮＨ４）２ＳｉＦ６を熱処理により除去する。この熱処理における基板１１の温度は、例えば１００℃以上４００℃以下であることが好ましい。１００℃未満の場合、生成物を十分に除去することが困難であり、４００℃を越える場合、トランジスタの性能が劣化するおそれがある。さらに良好な結果を得るためには、１５０℃以上４００℃以下の範囲が望ましい。しかし、熱処理の上限温度は、トランジスタの性能が許す範囲で上げることが可能である。また、前記ドライ処理と熱処理は、自然酸化膜の再形成を防止するため、真空断絶なしに行なわれることが望ましい。
上記ドライ処理と熱処理により、コンタクトホール底部の自然酸化膜１７を除去でき、図１（ｅ）に示すように、ＮｉＳｉ層１２の表面を露出することができる。このように、コンタクトホール１４を形成した後、アッシング処理、ウェット処理、ドライ処理、及び熱処理を順次行なうことにより、ＮｉＳｉ層１２の表面からエッチングのダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６、及び自然酸化膜１７を除去することができ、図６の（４）、図２の（５）、図３の（５）に示すように、清浄なＮｉＳｉ層１２を露出させることができる。
この後、コンタクトホール１４の内部に、金属材料により、単層又は複数層のバリアメタル１８が、例えばスパッタリングやＣＶＤ法により形成される。次いで、コンタクトホール１４内が、図示せぬ金属材料により埋め込まれ、コンタクトプラグが形成される。ここでの金属材料としては、例えばＴｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｗ、ＷＮ、Ｃｕ、Ａｌ等が用いられる。
上記のように、清浄なＮｉＳｉ層１２の表面にバリアメタル１８を成膜することにより、図７に（１）で示すように、同図に（２）で示す従来例に比べて、安定で低いコンタクト抵抗を実現できる。
また、前記バリアメタルの形成は、コンタクトホールの底部に露出したＮｉＳｉ層１２が大気に晒されることなく、連続した工程により行なわれることが望ましい。このため、例えばコンタクトホールの形成に用いたチャンバーに連結されてクラスター化された別のチャンバー内において、バリアメタルが形成される。
第１の実施形態によれば、ＮｉＳｉ層１２上のシリコン酸化膜１３にコンタクトホール１４を形成し、レジストを除去した後、ドライ洗浄としてのアッシング処理、ウェット処理、ドライ処理、及び熱処理を順次行なうことにより、ＮｉＳｉ層１２の表面からエッチングのダメージ層１５、Ｎｉ−Ｏ（Ｆ）層１６、及び自然酸化膜１７を除去することができる。したがって、コンタクトホール１４の底部に清浄なＮｉＳｉ層１２を露出させることができるため、安定で低いコンタクト抵抗を実現できる。
（第２の実施形態）
第１の実施形態は、コンタクトホール内のダメージ層、エッチング生成物及び自然酸化膜を除去した。第１の実施形態の処理は、例えばエッチングの選択比が異なる複数の絶縁膜内に形成されたコンタクトホールの段差を緩和するためにも適用できる。
第１の実施形態は、コンタクトホール内のダメージ層、エッチング生成物及び自然酸化膜を除去した。第１の実施形態の処理は、例えばエッチングの選択比が異なる複数の絶縁膜内に形成されたコンタクトホールの段差を緩和するためにも適用できる。
すなわち、ＮｉＳｉや浅い拡散層に対する後工程での熱履歴を低減するため、例えばＣＶＤ法により形成されたシリコン窒化膜とシリコン酸化膜がコンタクトプロセスに適用されている。これらシリコン窒化膜とシリコン酸化膜は、従来８００℃以上で形成した酸化膜に比べて、ドライエッチング及びウェットエッチングにおけるエッチング速度が速い。特に、ウェットエッチングにおけるエッチング速度の差が大きい。具体的には、シリコン窒化膜のフッ酸（ＨＦ）水溶液によるエッチング速度は、８００℃以上で形成した酸化膜に対して、例えば１０倍以上速い。また、シリコン酸化膜のフッ酸水溶液によるエッチング速度は、８００℃以上で形成した酸化膜に対して例えば２倍以上速い。このため、積層されたシリコン窒化膜とシリコン酸化膜にＲＩＥによりコンタクトホールを形成する場合、或いはコンタクトホール内にバリアメタルを形成する際の前処理において行なわれるウェット処理により、コンタクトホールの側面に段差が生じる。この状態で、コンタクトホール内にバリアメタルを形成した場合、バリアメタルによるコンタクトホールのカバレージが劣化し、コンタクト抵抗の増加、及びリークが発生する。
そこで、第２の実施形態は、上記第１の実施形態における処理を適用することにより、コンタクトホール内の段差を緩和する。
以下、第２の実施形態に係る製造方法について説明する。
図８（ａ）（ｂ）（ｃ）は、第２の実施形態に係る半導体装置の製造方法を示している。
図８（ａ）に示すように、例えば導電層２１の表面に、例えばＣＶＤ法により、シリコン窒化膜２２が形成され、このシリコン窒化膜２２の上に例えばＣＶＤ法により、シリコン酸化膜２３が形成される。導電層２１は、例えばシリコン、ポリシリコン、アモルファスシリコン、ＣｏＳｉ２、ＮｉＳｉ、ＴｉＮ、Ｗ、ＷＮであり、これに限定されるものではない。
次に、図８（ｂ）に示すように、図示せぬレジストパターンをマスクとして、シリコン酸化膜２３、シリコン窒化膜２２がＲＩＥによりエッチングされ、シリコン酸化膜２３、シリコン窒化膜２２内にコンタクトホール２４が形成される。エッチングガスとしては、例えばＣＦ４にＨ２を添加したガス、或いはＮＦ３系のガスが用いられる。このエッチングにより、コンタクトホール２４内には、段差やダメージ層が生じている。
この後、第１の実施形態と同様にして、ドライ洗浄としての例えばアッシング処理により図示せぬダメージ層が除去され、次いで、例えば硫酸過水、過酸化水素水とコリン水溶液により、順次ウェット処理される。このウェット処理によりアッシング処理により生成された生成物が除去される。また、このウェット処理において、シリコン窒化膜２２とシリコン酸化膜２３のエッチング速度の差により、図８（ｂ）に示すように、段差２５が形成される。この段差２５は、例えば１ｎｍ程である。
この後、ＮＦ３、ＨＦのいずれかを含んだガスを用いてドライ処理が行われる。このドライ処理により、コンタクトホール２４内のシリコン酸化膜２３内壁がエッチングされ、図８（ｃ）に示すように、コンタクトホール２４の側面に形成された段差２５が緩和される。
次いで、第１の実施形態と同様に、熱処理により、上記ドライ処理において生成された生成物が除去される。
この後、例えばスパッタリング法やＣＶＤ法を用いて、単層又は複数層からなるバリアメタル２６が形成され、次いで、コンタクトホール２４内に例えば金属層２７が形成される。
上記第２の実施形態によれば、コンタクトホール２４を形成後、ドライ洗浄としてのアッシング処理、ウェット処理、ＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理を行なっている。このため、コンタクトホール２４内に形成された段差２５を緩和することができる。したがって、コンタクトホール２４内にバリアメタルを形成した場合、コンタクトホール内のカバレージが良好となり、コンタクト抵抗の上昇を防止でき、リークの発生を防止できる。
尚、第２の実施形態において、コンタクトホール内の段差を解消するためには、アッシング処理、ウェット処理、ＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理の全てを行なう必要はなく、少なくともＮＦ３、ＨＦのいずれかを含んだガスによるドライ処理、及び熱処理を行なえばよい。
また、上記各実施形態は、コンタクトホールを形成する場合について説明した。しかし、これに限定されるものではなく、例えば下層配線と上層配線を接続するビアホールの形成に上記各実施形態を適用することも可能である。
その他、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。
１１…シリコン基板、１２…導電層（シリサイド層）、１３…シリコン酸化膜、１４…コンタクトホール、１５…ダメージ層、１６…Ｎｉ−Ｏ（Ｆ）層、１７…自然酸化膜、１８…バリアメタル、２１…導電層、２２…シリコン窒化膜、２３…シリコン酸化膜、２４…コンタクトホール、２５…段差。
Claims (5)
- 導電層上に形成された絶縁膜をドライエッチングすることにより、前記絶縁膜に前記導電層を露出する接続孔を形成し、
露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、
前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、
NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記接続孔内に形成された酸化膜をエッチングし、
前記エッチングにより生成された生成物を熱処理により除去する
ことを特徴とする半導体装置の製造方法。 - 前記導電層は、ＣｏＳｉｘ、ＮｉＳｉｘ、ＥｒＳｉｘ、ＰｔＳｉｘ、Ｐｄ２Ｓｉｘのいずれかであることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ウェット処理は、過酸化水素を含む溶液が用いられることを特徴とする請求項１記載の半導体装置の製造方法。
- 導電層上に順次積層されたシリコン窒化膜とシリコン酸化膜をドライエッチングすることにより、前記シリコン窒化膜とシリコン酸化膜に前記導電層を露出する接続孔を形成し、
露出した前記導電層上に酸化性ガスから励起されるプラズマを供給して、前記接続孔内に生成されたダメージ層をドライ洗浄し、
前記ドライ洗浄により前記接続孔内に生成された生成物をウェット処理により除去し、
NF３、HFのいずれかを含むガスを用いたドライ処理により、前記ウェット処理により前記シリコン窒化膜が過剰にエッチングされて前記接続孔内に形成された前記シリコン窒化膜とシリコン酸化膜との段差のうちシリコン酸化膜をエッチングし、
前記エッチングにより生成された生成物を熱処理により除去する
ことを特徴とする半導体装置の製造方法。 - 前記ドライ処理と熱処理は真空断絶なしに行なわれることを特徴とする請求項１又は４に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005029454A JP4282616B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置の製造方法 |
| CNB2006100030515A CN100414684C (zh) | 2005-02-04 | 2006-01-26 | 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 |
| US11/346,236 US7605076B2 (en) | 2005-02-04 | 2006-02-03 | Method of manufacturing a semiconductor device from which damage layers and native oxide films in connection holes have been removed |
| US12/585,238 US8232197B2 (en) | 2005-02-04 | 2009-09-09 | Method of manufacturing a semiconductor device from which damage layers and native oxide films in connection holes have been removed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005029454A JP4282616B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006216854A JP2006216854A (ja) | 2006-08-17 |
| JP4282616B2 true JP4282616B2 (ja) | 2009-06-24 |
Family
ID=36913321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005029454A Expired - Fee Related JP4282616B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7605076B2 (ja) |
| JP (1) | JP4282616B2 (ja) |
| CN (1) | CN100414684C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210035740A (ko) | 2019-09-24 | 2021-04-01 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법, 대미지층의 제거 방법, 및 기억 매체 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110885B2 (ja) * | 2007-01-19 | 2012-12-26 | キヤノン株式会社 | 複数の導電性の領域を有する構造体 |
| JP4776575B2 (ja) * | 2007-03-28 | 2011-09-21 | 株式会社東芝 | 表面処理方法、エッチング処理方法および電子デバイスの製造方法 |
| US20100151677A1 (en) * | 2007-04-12 | 2010-06-17 | Freescale Semiconductor, Inc. | Etch method in the manufacture of a semiconductor device |
| KR101330707B1 (ko) | 2007-07-19 | 2013-11-19 | 삼성전자주식회사 | 반도체 장치의 형성 방법 |
| JP2009278053A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| TW201216366A (en) * | 2010-06-28 | 2012-04-16 | Ulvac Inc | Method for removal of oxide film |
| CN105101715B (zh) * | 2014-04-25 | 2019-04-26 | 华为技术有限公司 | 防腐镁合金通讯设备及其制备方法 |
| US9368394B1 (en) * | 2015-03-31 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Dry etching gas and method of manufacturing semiconductor device |
| CN106571289B (zh) * | 2015-10-13 | 2020-01-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN107731843A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种提高seg生长高度均一性方法 |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN108493104A (zh) * | 2018-04-10 | 2018-09-04 | 睿力集成电路有限公司 | 等离子体刻蚀方法及等离子体刻蚀后处理方法 |
| JP7372073B2 (ja) * | 2019-08-02 | 2023-10-31 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及びクリーニング装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2872522B2 (ja) | 1993-03-26 | 1999-03-17 | シャープ株式会社 | 半導体装置のドライエッチング方法 |
| CN1107338A (zh) | 1994-02-23 | 1995-08-30 | 马水旺 | 浴用药酒 |
| JPH11162876A (ja) * | 1997-11-28 | 1999-06-18 | Nec Corp | 半導体装置の製造装置及び製造方法 |
| US6235640B1 (en) | 1998-09-01 | 2001-05-22 | Lam Research Corporation | Techniques for forming contact holes through to a silicon layer of a substrate |
| KR100322545B1 (ko) | 1999-02-10 | 2002-03-18 | 윤종용 | 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법 |
| JP4108310B2 (ja) * | 2001-09-28 | 2008-06-25 | 富士通株式会社 | シリコン含有絶縁膜を有する半導体装置の製造方法 |
| US6884736B2 (en) * | 2002-10-07 | 2005-04-26 | Taiwan Semiconductor Manufacturing Co, Ltd. | Method of forming contact plug on silicide structure |
| US6838381B2 (en) * | 2002-12-26 | 2005-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for improving sheet resistance of silicide layer after removal of etch stop layer |
-
2005
- 2005-02-04 JP JP2005029454A patent/JP4282616B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-26 CN CNB2006100030515A patent/CN100414684C/zh not_active Expired - Fee Related
- 2006-02-03 US US11/346,236 patent/US7605076B2/en active Active
-
2009
- 2009-09-09 US US12/585,238 patent/US8232197B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210035740A (ko) | 2019-09-24 | 2021-04-01 | 도쿄엘렉트론가부시키가이샤 | 에칭 방법, 대미지층의 제거 방법, 및 기억 매체 |
| US11557486B2 (en) | 2019-09-24 | 2023-01-17 | Tokyo Electron Limited | Etching method, damage layer removal method, and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100003816A1 (en) | 2010-01-07 |
| US7605076B2 (en) | 2009-10-20 |
| CN100414684C (zh) | 2008-08-27 |
| US8232197B2 (en) | 2012-07-31 |
| US20060189145A1 (en) | 2006-08-24 |
| JP2006216854A (ja) | 2006-08-17 |
| CN1819140A (zh) | 2006-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4282616B2 (ja) | 半導体装置の製造方法 | |
| US7670891B2 (en) | Method of manufacturing semiconductor device | |
| TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
| US20070037101A1 (en) | Manufacture method for micro structure | |
| US7220647B2 (en) | Method of cleaning wafer and method of manufacturing gate structure | |
| US7807574B2 (en) | Etching method using hard mask in semiconductor device | |
| KR100769415B1 (ko) | 반도체장치의 제조방법 | |
| KR100786923B1 (ko) | 반도체장치의 제조방법 | |
| JP2007081383A (ja) | 微細構造の製造方法 | |
| US20080213990A1 (en) | Method for forming gate electrode in semiconductor device | |
| JP4337970B2 (ja) | フラッシュメモリセルの製造方法 | |
| JP2007123548A (ja) | 半導体装置の製造方法 | |
| KR100666390B1 (ko) | 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법 | |
| JP2011187498A (ja) | 半導体装置の製造方法 | |
| US20080003792A1 (en) | Method for forming a gate of a semiconductor device | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| JP4662943B2 (ja) | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 | |
| KR20050006495A (ko) | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 | |
| JP2006203109A (ja) | 半導体装置およびその製造方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| JP3953058B2 (ja) | 半導体装置の製造方法 | |
| JP2009170729A (ja) | 半導体装置の製造方法 | |
| JP2005294841A (ja) | 半導体素子の製造方法 | |
| KR100956597B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090317 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |