CN100414684C - 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 - Google Patents
除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 Download PDFInfo
- Publication number
- CN100414684C CN100414684C CNB2006100030515A CN200610003051A CN100414684C CN 100414684 C CN100414684 C CN 100414684C CN B2006100030515 A CNB2006100030515 A CN B2006100030515A CN 200610003051 A CN200610003051 A CN 200610003051A CN 100414684 C CN100414684 C CN 100414684C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- dry
- layer
- contact hole
- wet process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title description 12
- 238000000034 method Methods 0.000 claims abstract description 57
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 16
- 238000005108 dry cleaning Methods 0.000 claims abstract description 6
- 229910005883 NiSi Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910019001 CoSi Inorganic materials 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 claims description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 claims description 2
- 239000007795 chemical reaction product Substances 0.000 abstract 1
- 238000001035 drying Methods 0.000 abstract 1
- 239000000047 product Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000004380 ashing Methods 0.000 description 18
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 8
- 229910018553 Ni—O Inorganic materials 0.000 description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004611 spectroscopical analysis Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910018557 Si O Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 2
- 229960001231 choline Drugs 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910018098 Ni-Si Inorganic materials 0.000 description 1
- 229910018529 Ni—Si Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006735 deficit Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
通过对形成于导电层上的绝缘膜进行干蚀刻，在上述绝缘膜上形成使上述导电层露出的连接孔。通过对露出的上述导电层上提供等离子体，对形成于上述连接孔内的损伤层进行干洗涤。通过湿处理除去由于干洗涤而在上述连接孔内生成的生成物。通过使用包含NF3、HF的任一种气体的干处理，对由于上述湿处理而在上述连接孔内形成的氧化膜进行蚀刻。通过热处理除去由蚀刻而生成的生成物。
Description
相关申请的交叉参考
本申请是基于并要求享有于2005年2月4日所提交的日本专利申请第2005-029454号的优先权，该申请的全部内容通过引用的方式包括在本申请中。
技术领域
本发明涉及半导体装置的制造方法，并特别涉及连接孔(例如接触孔)的形成方法。
背景技术
在半导体装置中，通常使用由导电材料形成的插头。该插头将晶体管与其上方的配线层电连接，或者将下层配线层与上层配线层电连接。因此，可以在例如覆盖晶体管的绝缘膜或下层配线层与上层配线层之间的绝缘膜中形成作为接触孔或通路孔的连接孔，并可以在该连接孔内嵌入导电材料形成插头。
例如在形成接触孔的情形中，使用例如RIE(反应性离子蚀刻)来蚀刻绝缘膜。当进行该蚀刻时，会在接触孔的侧壁、底部形成损伤层。该损伤层可通过例如湿处理除去。但是，在除去损伤层后，在接触孔的底部所暴露出的例如金属硅化物层等导电层的表面不均匀，并且在除去损伤层时再次形成不同的损伤层、自然氧化膜。这样，当在残留损伤层、自然氧化膜的状态下在接触孔内形成阻挡金属的情形中，接触电阻上升，晶体管的特性劣化。因此，存在确实地除去损伤层、自然氧化膜的必要。
迄今为止，为了除去形成于接触孔内的损伤层，开发了仅使用干洗涤的技术(参阅例如JP 2000-236021A)。
但是，在上述现有的洗涤方法中，难以充分地除去接触孔内的损伤层、自然氧化膜。因此，需要一种能够充分地除去接触孔内的损伤层、自然氧化膜的半导体装置的制造方法。此外，当在层压的多个绝缘膜内形成接触孔的情况下，会在该接触孔内产生阶梯差，因而还需要开发一种除去这种阶梯差的技术。
发明内容
根据本发明的一个方面，提供了一种半导体装置的制造方法，其包括：通过对形成于导电层上的绝缘膜进行干蚀刻，在上述绝缘膜上形成使上述导电层露出的连接孔；通过向上述露出的上述导电层提供由氧化性气体激发的等离子体，对在上述连接孔内生成的损伤层进行干洗涤；通过使用包含NF3、HF的任一种的气体的干处理，对由于湿处理而在上述连接孔内形成的氧化膜进行蚀刻；以及通过热处理除去由于上述蚀刻生成的生成物。
附图说明
图1A至图1E为表示实施方式1的半导体装置的制造方法的剖面图。
图2为通过X射线电子分光法对通过实施方式1和现有的制造方法处理的半导体装置进行分析的结果的图。
图3为通过X射线电子分光法对通过实施方式1和现有的制造方法处理的半导体装置进行分析的结果的图。
图4A、图4B为显示实施方式1的、湿处理前后的半导体装置的状态的扫描型电子显微镜(TEM)照片。
图5为表示由干处理和湿处理引起的接触电阻的标准偏差的图。
图6为表示通过X射线电子分光法对通过实施方式1处理的半导体装置进行分析的结果的图。
图7为表示实施方式1与现有的接触电阻的标准偏差的图。
图8A、图8B、图8C为表示实施方式2的半导体装置的制造方法的剖面图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。
(实施方式1)
图1A～图1E为表示实施方式1的半导体装置的制造方法的剖面图。实施方式1表示例如在硅化物层中形成金属接点的实例。
如图1A所示，在例如硅基板11的表面形成作为导电层的硅化物层12。该硅化物层12为例如CoSix、NiSix、ErSix、PtSix、Pd2Six的任一种。但是并不限于这种方式。该实施方式表示硅化物层12为NiSi的情形。因此，在下面，将硅化物层12记为NiSi层12。在该NiSi层12上形成绝缘膜，例如硅氧化膜13。该绝缘膜并不限于硅氧化膜，也可以适用其他的材料。
接着，如图1B所示，使用例如图中未示出的抗蚀剂图案作为掩模通过RIE对硅氧化膜13进行蚀刻，形成连接孔(例如接触孔14)。作为蚀刻气体，可以使用例如在CF4中添加了H2的气体。在这样形成的接触孔14的底部，形成损伤层15。该损伤层15包含蚀刻时所产生的损失和蚀刻生成物，如图2中(1)所示，主要由例如F、C、Si-O形成。另外，图2表示通过XPS(X电子射线分光法)对使用本实施方式和现有的方法处理过的半导体装置进行分析时所观察到的元素的比例。
这样，在上述蚀刻之后，在接触孔14的底部存在损伤层15。因此，在接触孔14的底部露出的NiSi键的峰值，根据XPS分析的结果，如图3中的(1)所示的那样比较小。
以往，在形成接触孔后，通过湿处理进行洗涤。进行该湿处理的目的在于除去在接触孔的形成时生成的F、C以及形成于接触孔底部的氧化膜。图2的(2)、图3的(2)为表示湿处理后的通过XPS分析的结果的图。通过这样的湿处理，如图2中的(2)所示，F、C被除去了。但是，如图4B所示，在接触孔底部的NiSi表面上重新形成了5nm左右的氧化膜。因此，当仅仅进行湿处理时，难以充分地洗涤NiSi层的表面，如图6中的(1)所示，可知：在由XPS得出的分析结果中，由于在NiSi层的表面形成的氧化膜，因此Ni-Si的峰值较小。此外，如图5中的(1)所示，可知，在湿处理的情况下，会所形成的氧化膜成为使接触电阻上升的原因。
因此，可以考虑进行如上述JP 2000-236021A所记载的使用NF3气体的干处理以代替湿处理。在该干处理的情形中，在除去F、C时，不会在NiSi层上形成氧化膜。但是上述干处理除去在接触孔形成时生成的蚀刻的损伤层的能力不足。因此，如果仅仅只是将湿处理替换为干处理，如图5中的(2)所示，和图5中的(1)所示的湿处理相比，接触电阻上升。
因此，在实施方式1中，例如在除去抗蚀剂图案后，为了除去在接触孔形成时生成的蚀刻的损伤层15，进行作为干处理的灰化(ashing)处理。该灰化处理使用例如由氧气(O2)或臭氧(O3)激发的等离子体。此外，灰化处理时的基板11的温度优选为150℃～400℃。在低于150℃的温度的情况下，难以充分地除去损伤层15。此外，当在例如晶体管的源极·漏极区域或栅电极中形成NiSi层12时，在高于400℃的温度的情况下，难以在不引起晶体管的特性劣化的条件下进行处理。为了得到更好的结果，优选温度为250℃～300℃。这样，通过对损伤层15进行灰化处理，如图2中的(3)所示，几乎能够全部除去构成损伤层15的F、C。
但是，当进行灰化处理时，如图1C所示，在NiSi层12的表面上形成灰化的生成物16。如图6的(2)、图3的(3)所示，该生成物16包含例如Si-O、Ni-O(F)。并且，图6中的(2)所示的通过灰化处理生成的Ni2O3的峰值大，难以通过干处理除去Ni-O(F)。
因此，在实施方式1中，通过湿处理除去由灰化处理生成的生成物16(以下称为Ni-O(F)16层)。该湿处理首先通过例如硫酸和过氧化氢组成的硫酸/过氧化氢混合液(SPM)进行处理，然后通过过氧化氢和胆碱(コリン)水溶液进行处理。这样，通过在灰化处理后进行湿处理可除去Ni-O(F)16层。
图6所示的(3)、图2所示的(4)、图3所示的(4)分别表示在灰化处理后进行湿处理的情形。从图6的(3)可知，和图6的(1)所示的仅仅通过湿处理的情形相比，在接触孔14的底部所出现的NiSi的峰值变大。即，可以看出，通过灰化处理和湿处理可充分地除去损伤层15、Ni-O(F)16层。
但是，在进行上述湿处理的情况下，如图1D所示，在接触孔14的底部形成自然氧化膜17。因此，通过应用了包含例如NF3、HF的任一种的气体的干处理进行软蚀刻，从而除去该接触孔底部的自然氧化膜17。另外，作为该气体，优选像例如(NF3、NH3)、(NF3、N2、H2)、或(HF、NH3)那样组合使用。进而，该干处理中的基板11的温度优选为例如-20℃～+30℃的范围。当处理温度不足-20℃时，以及高于+30℃时，难以对自然氧化膜进行蚀刻。为了得到更好的结果，优选为-20℃～+25℃。
然后，通过热处理除去在除去上述自然氧化膜的蚀刻中所生成的、图中未示出的少量的生成物、例如(NH4)2SiF6。该热处理中的基板11的温度优选为例如100℃～400℃。当不足100℃时，难以充分地除去生成物，当超过400℃时，则晶体管的性能有劣化的可能。为了得到更良好的结果，优选为150℃～400℃。但是，热处理的上限温度可以在晶体管的性能所容许的范围内提高。另外，为了防止自然氧化膜的再形成，优选在真空隔绝的条件下进行上述干处理和热处理。即，优选在真空中连续地进行这些处理。
通过上述干处理和热处理，可以除去接触孔底部的自然氧化膜17，并且如图1E所示，可以使NiSi层12的表面露出。这样，通过在形成接触孔14之后，依次进行灰化处理、湿处理、干处理、和热处理，可以从NiSi层12的表面除去蚀刻的损伤层15、Ni-O(F)层18、和自然氧化膜17，如图6的(4)、图2的(5)、图3的(5)所示，可以使清洁的NiSi层12露出。
然后，在接触孔14的内部，通过溅射法或CVD法由金属材料形成单层或多层阻挡金属18。接着，在接触孔14内部，埋入图未示的金属材料，形成接触插头。作为其中的金属材料，可以使用例如Ti、TiN、Ta、TaN、W、WN、Cu、Al等。
如上所示，通过在清洁的NiSi层12的表面成膜阻挡金属18，如图7的(1)所示，与图7的(2)所示的以往例相比，能够实现稳定的且比较低的接触电阻。
此外，优选在接触孔的底部露出的NiSi层12不暴露于大气中的条件下，通过连续的工序形成上述阻挡金属。因此，例如在与接触孔的形成中所使用的腔室相连结而群组化的别的腔室中，形成阻挡金属。
根据实施方式1，通过在NiSi层12上的硅氧化膜13中形成接触孔14，除去抗蚀剂，然后依次进行作为干处理的灰化处理、湿处理、干处理和热处理，能够从NiSi层12的表面除去蚀刻的损伤层15、Ni-O(F)层16、和自然氧化膜17。因此，因为能够使清洁的NiSi层12在接触孔14的底部露出，所以能够实现稳定的且比较低的接触电阻。
(实施方式2)
在实施方式1中，除去了接触孔内的损伤层、蚀刻生成物和自然氧化膜。实施方式1的处理也适合用于缓解例如在蚀刻的选择比不同的多个绝缘膜内所形成的接触孔的阶梯差。
即，为了降低对于NiSi、浅扩散层的后工序中的受热经历，在接触工艺中还适用有通过例如CVD法形成的硅氮化膜和硅氧化膜。这些硅氮化膜和硅氧化膜，与以往在800℃或以上的温度下形成的氧化膜相比，干蚀刻和湿蚀刻的蚀刻速度快。特别地，湿蚀刻的蚀刻速度的差异很大。具体来说，硅氮化膜的利用氢氟酸(HF)水溶液的蚀刻速度，比在800℃或以上形成的氧化膜的蚀刻速度快例如10倍或以上。此外，硅氧化膜的利用氢氟酸水溶液的蚀刻速度比在800℃或以上形成的氧化膜的蚀刻速度快例如2倍或以上。因此，在通过RIE在层压的硅氮化膜和硅氧化膜中形成接触孔的情况下，或者在接触孔内形成阻挡金属时的前处理中，会因为所进行的湿处理而在接触孔的侧面产生阶梯差。在该状态下，当在接触孔内形成阻挡金属时，阻挡金属对接触孔的覆盖率劣化，可能发生接触电阻增加、及泄漏。
因此，在实施方式2中，通过适用上述实施方式1的处理，缓解接触孔内的阶梯差。
下面，对实施方式2的制造方法进行说明。
图8A、图8B、图8C显示了实施方式2的半导体装置的制造方法。
如图8A所示，在例如导电层21的表面，通过例如CVD法，形成硅氮化膜22，在该硅氮化膜22上通过例如CVD法形成硅氧化膜23。导电层21例如为硅、聚硅、无定形硅、CoSi2、NiSi、TiN、W、WN，但并不限于此。
接着，如图8B所示，以图中未示出的抗蚀剂图案作为掩模，通过RIE对硅氧化膜23、硅氮化膜22进行蚀刻，在硅氧化膜23、硅氮化膜22内形成接触孔24。作为蚀刻气体，使用在CF4中添加了H2的气体，或者NF3系气体。通过该蚀刻，在接触孔24内产生了阶梯差和损伤层。
然后，与实施方式1一样，通过作为干洗涤的例如灰化处理除去图中未示出的损伤层，接着，通过例如硫酸/过氧化氢混合液、过氧化氢和胆碱水溶液，依次进行湿处理。通过该湿处理除去因灰化处理而生成的生成物。此外，在该湿处理中，由于硅氮化膜22与硅氧化膜23的蚀刻速度差，如图8B所示，形成了阶梯差25。该阶梯差25有例如1nm左右。
然后，使用包含NF3、HF的任一种的气体进行干处理。通过该干处理，该接触孔24内的硅氧化膜23内壁被蚀刻，如图8C所示，在接触孔24的侧面形成的阶梯差25得到缓解。
接着，和实施方式1相同，通过热处理，将在上述干处理中生成的生成物除去。
然后，使用例如溅射法和CVD法，形成单层或多层的阻挡金属26，接着，在接触孔24内形成例如金属层27。
根据上述实施方式2，在形成接触孔24后，进行作为干处理的灰化处理、湿处理、利用包含NF3和HF的任一种的气体的干处理、以及热处理。因此，可以缓解在接触孔24内形成的阶梯差25。因此，当在接触孔24内形成阻挡金属时，接触孔内的覆盖率变好，可以防止接触电阻的上升，并可以防止泄漏的发生。
另外，在上述实施方式2中，为了消除接触孔内的阶梯差，不需要全部进行灰化处理、湿处理、利用包含NF3和HF的任一种的气体的干处理、以及热处理，只要至少进行包含NF3和HF的任一种的气体的干处理、和热处理即可。
此外，在上述实施方式中，对形成接触孔的情形进行了说明。但是并不限于此，也可以在例如连接下层配线和上层配线的导通孔的形成中使用上述各个实施方式。
其他的优点和修改对本领域技术人员来说是显而易见的。因此，本发明在其更宽的范围内并不限于这里显示和描述的具体的细节和代表性具体实施方案。因此，可以在不偏离所附的权利要求及其等同技术方案所限定的一般发明概念的精神和范围内进行各种修改。
Claims (9)
1. 一种半导体装置的形成方法，其包括：
通过对形成于导电层上的绝缘膜进行干蚀刻，在上述绝缘膜上形成使上述导电层露出的连接孔；
通过向露出的上述导电层上提供由氧化性气体激发的等离子体，对在上述连接孔内形成的损伤层进行干洗涤；
通过湿处理除去因上述干处理而在上述连接孔内形成的生成物；
通过使用了包含NF3、HF的任一种的气体的干处理，对因上述湿处理而在上述连接孔内形成的氧化膜进行蚀刻，以及
通过热处理除去因上述蚀刻而生成的生成物；
上述干处理和热处理是在真空中连续地实施的。
2. 如权利要求1所述的方法，其中上述导电层为CoSix、NiSix、ErSix、PtSix、Pd2Six中的一种。
3. 如权利要求1所述的方法，其中上述湿处理可以使用包含过氧化氢的溶液。
4. 如权利要求1所述的方法，其中上述氧化性气体为氧气和臭氧中的一种。
5. 如权利要求1所述的方法，其中上述干洗涤是在150℃～400℃的温度下进行的。
6. 如权利要求1所述的方法，其中上述干处理是在-20℃～+30℃的温度下进行的。
7. 如权利要求1所述的方法，其中上述热处理是在100℃～400℃的温度下进行的。
8. 如权利要求1所述的方法，其进一步包括：
在上述热处理之后，在上述连接孔的内表面形成导电性的阻挡层，以及
在上述连接孔内形成接触插头。
9. 如权利要求1所述的方法，其中，上述绝缘膜由层压的硅氮化膜和硅氧化膜构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005029454A JP4282616B2 (ja) | 2005-02-04 | 2005-02-04 | 半導体装置の製造方法 |
| JP029454/2005 | 2005-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1819140A CN1819140A (zh) | 2006-08-16 |
| CN100414684C true CN100414684C (zh) | 2008-08-27 |
Family
ID=36913321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100030515A Expired - Fee Related CN100414684C (zh) | 2005-02-04 | 2006-01-26 | 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7605076B2 (zh) |
| JP (1) | JP4282616B2 (zh) |
| CN (1) | CN100414684C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571289A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5110885B2 (ja) * | 2007-01-19 | 2012-12-26 | キヤノン株式会社 | 複数の導電性の領域を有する構造体 |
| JP4776575B2 (ja) | 2007-03-28 | 2011-09-21 | 株式会社東芝 | 表面処理方法、エッチング処理方法および電子デバイスの製造方法 |
| US20100151677A1 (en) * | 2007-04-12 | 2010-06-17 | Freescale Semiconductor, Inc. | Etch method in the manufacture of a semiconductor device |
| KR101330707B1 (ko) | 2007-07-19 | 2013-11-19 | 삼성전자주식회사 | 반도체 장치의 형성 방법 |
| JP2009278053A (ja) * | 2008-05-19 | 2009-11-26 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP5420077B2 (ja) * | 2010-06-28 | 2014-02-19 | 株式会社アルバック | 酸化膜の除去方法 |
| CN105101715B (zh) * | 2014-04-25 | 2019-04-26 | 华为技术有限公司 | 防腐镁合金通讯设备及其制备方法 |
| US9368394B1 (en) * | 2015-03-31 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Dry etching gas and method of manufacturing semiconductor device |
| CN107731843A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种提高seg生长高度均一性方法 |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN108493104A (zh) * | 2018-04-10 | 2018-09-04 | 睿力集成电路有限公司 | 等离子体刻蚀方法及等离子体刻蚀后处理方法 |
| JP7372073B2 (ja) * | 2019-08-02 | 2023-10-31 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及びクリーニング装置 |
| JP7349861B2 (ja) * | 2019-09-24 | 2023-09-25 | 東京エレクトロン株式会社 | エッチング方法、ダメージ層の除去方法、および記憶媒体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1107338C (zh) * | 1997-11-28 | 2003-04-30 | 日本电气株式会社 | 半导体器件生产装置及生产方法 |
| US6638855B1 (en) * | 1999-02-10 | 2003-10-28 | Samsung Electronics Co., Ltd. | Method of filling contact hole of semiconductor device |
| CN1512546A (zh) * | 2002-12-26 | 2004-07-14 | ̨������·����ɷ�����˾ | 栅极接触窗的形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2872522B2 (ja) | 1993-03-26 | 1999-03-17 | シャープ株式会社 | 半導体装置のドライエッチング方法 |
| CN1107338A (zh) | 1994-02-23 | 1995-08-30 | 马水旺 | 浴用药酒 |
| US6235640B1 (en) * | 1998-09-01 | 2001-05-22 | Lam Research Corporation | Techniques for forming contact holes through to a silicon layer of a substrate |
| JP4108310B2 (ja) * | 2001-09-28 | 2008-06-25 | 富士通株式会社 | シリコン含有絶縁膜を有する半導体装置の製造方法 |
| US6884736B2 (en) * | 2002-10-07 | 2005-04-26 | Taiwan Semiconductor Manufacturing Co, Ltd. | Method of forming contact plug on silicide structure |
-
2005
- 2005-02-04 JP JP2005029454A patent/JP4282616B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-26 CN CNB2006100030515A patent/CN100414684C/zh not_active Expired - Fee Related
- 2006-02-03 US US11/346,236 patent/US7605076B2/en active Active
-
2009
- 2009-09-09 US US12/585,238 patent/US8232197B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1107338C (zh) * | 1997-11-28 | 2003-04-30 | 日本电气株式会社 | 半导体器件生产装置及生产方法 |
| US6638855B1 (en) * | 1999-02-10 | 2003-10-28 | Samsung Electronics Co., Ltd. | Method of filling contact hole of semiconductor device |
| CN1512546A (zh) * | 2002-12-26 | 2004-07-14 | ̨������·����ɷ�����˾ | 栅极接触窗的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106571289A (zh) * | 2015-10-13 | 2017-04-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060189145A1 (en) | 2006-08-24 |
| JP4282616B2 (ja) | 2009-06-24 |
| JP2006216854A (ja) | 2006-08-17 |
| CN1819140A (zh) | 2006-08-16 |
| US20100003816A1 (en) | 2010-01-07 |
| US8232197B2 (en) | 2012-07-31 |
| US7605076B2 (en) | 2009-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100414684C (zh) | 除去了连接孔内的损伤层、自然氧化膜的半导体装置的制造方法 | |
| CN100541718C (zh) | 形成半导体器件精细图形的方法及用其形成接触的方法 | |
| US20080207000A1 (en) | Method of making high-aspect ratio contact hole | |
| KR100786923B1 (ko) | 반도체장치의 제조방법 | |
| US7220647B2 (en) | Method of cleaning wafer and method of manufacturing gate structure | |
| KR100769415B1 (ko) | 반도체장치의 제조방법 | |
| US6875706B2 (en) | Cleaning solution and method of cleaning a semiconductor device using the same | |
| CN101819931B (zh) | 制造半导体装置的方法 | |
| CN115084024A (zh) | 半导体器件及其制备方法 | |
| US6194326B1 (en) | Low temperature rinse of etching agents | |
| US20090209096A1 (en) | Method for manufacturing semiconductor device having decreased contact resistance | |
| JP2010056574A (ja) | 半導体装置の製造方法 | |
| KR101697831B1 (ko) | 비아 내에 식각 저항 구조물을 갖는 반도체 구조물 및 그 제조 방법 | |
| CN105870050A (zh) | 半导体器件的形成方法 | |
| KR101019700B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100801744B1 (ko) | 반도체소자의 금속게이트 형성방법 | |
| JP2006165189A (ja) | 半導体装置の製造方法 | |
| KR100781455B1 (ko) | 반도체 소자의 와인 글래스형 콘택홀 제조 방법 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| US11626289B2 (en) | Semiconductor structure and method for forming the same | |
| US20110223768A1 (en) | Method for Forming Contact Opening | |
| KR100554145B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| CN115602542A (zh) | 一种防止漏电的半导体sab制作方法及半导体器件 | |
| KR20100036594A (ko) | 반도체 장치 제조 방법 | |
| KR100956597B1 (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080827 Termination date: 20170126 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |