JP4108310B2 - シリコン含有絶縁膜を有する半導体装置の製造方法 - Google Patents
シリコン含有絶縁膜を有する半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4108310B2 JP4108310B2 JP2001300562A JP2001300562A JP4108310B2 JP 4108310 B2 JP4108310 B2 JP 4108310B2 JP 2001300562 A JP2001300562 A JP 2001300562A JP 2001300562 A JP2001300562 A JP 2001300562A JP 4108310 B2 JP4108310 B2 JP 4108310B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- film
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
- H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にシリコン含有する絶縁膜を、その下地の膜をエッチングストッパ膜としてドライエッチングする工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
層間絶縁膜に覆われたＭＯＳＦＥＴのソース及びドレイン領域に、層間絶縁膜上の配線を接触させるために、層間絶縁膜を貫通するコンタクトホールが形成される。通常、層間絶縁膜の膜厚には、ばらつきがある。また、ソース及びドレイン領域用のコンタクトホールと、ゲート電極上のコンタクトホールとを同時に形成する場合もある。一般に、ソース及びドレイン領域上の層間絶縁膜は、ゲート電極上の層間絶縁膜よりも厚い。
【０００３】
層間絶縁膜の厚い部分においてもコンタクトホールを再現性よく貫通させるために、一般にオーバエッチングが行われる。オーバエッチングによるソース領域やドレイン領域のダメージを防止するために、層間絶縁膜よりもエッチング速度の遅い材料からなるエッチングストッパ膜が、層間絶縁膜の下地表面上に配置される。層間絶縁膜が酸化シリコン（ＳｉＯ2）で形成される場合、エッチングストッパ膜は、例えば窒化シリコン（ＳｉＮ）で形成される。
【０００４】
半導体集積回路装置のパターンの微細化に伴って、コンタクトホールを自己整合的に形成する方法（Self-Aligned contact：ＳＡＣ）が採用されている。ＳＡＣ方式では、ゲート電極の側面及び上面をエッチングストッパ膜で覆い、その上に層間絶縁膜が形成される。ソース及びドレイン領域の表面を露出させるコンタクトホールを形成する際に、エッチングストッパ膜がゲート電極を保護しているため、ゲート電極の露出を防止することができる。
【０００５】
Ａｌ配線を用いて多層配線層を形成する場合、Ａｌ配線上に、酸化防止用のＴｉＮ膜や反射防止用のＳｉＯＮ膜が形成される。層間絶縁膜にビアホールを形成する際に、このＴｉＮ膜やＳｉＯＮ膜が、エッチングストッパ膜として作用する。
【０００６】
これらエッチングストッパ膜でエッチングを再現性よく停止させるために、層間絶縁膜とエッチングストッパ膜とのエッチング速度比（選択比）を高くする必要がある。従来、Ｃ4Ｆ8ガスに、一酸化炭素（ＣＯ）を添加することによって、高い選択比を実現していた。
【０００７】
近年、配線抵抗を低くして半導体集積回路装置の性能向上を図るために、Ｃｕ配線をダマシン法で形成する技術が採用され始めている。シングルダマシン法では、下層Ｃｕ配線の上にビア層絶縁膜を形成し、このビア層絶縁膜にビアホールが形成される。ビアホール形成後、エッチングマスクとして用いられたレジストパターンが酸素プラズマを用いてアッシング除去される。
【０００８】
レジストパターンのアッシング時に、下地のＣｕ配線が露出していると、Ｃｕ配線が酸化されてしまうため、通常、Ｃｕ配線の上面が、窒化シリコン等からなる酸化防止膜で保護される。ビアホールの底面に酸化防止膜を残した状態で、レジストパターンがアッシングされる。すなわち、この酸化防止膜は、ビアホール形成時のエッチングストッパ膜としても作用する。レジストパターンを除去した後、ビアホールの底面に残っている酸化防止膜をエッチングしてＣｕ配線を露出させる。
【０００９】
エッチング装置の不安定性、層間絶縁膜の膜厚のばらつき、基板面内におけるエッチング速度のばらつき等があるため、ビアホール形成時に、オーバエッチングが行われる。また、マイクロローディング効果により、アスペクト比の高いビアホールのエッチング速度が遅くなる。
【００１０】
通常、チップの外周に、金属からなる耐湿性リングが配置される。ビアホールを形成すると同時に、チップ外周に、耐湿性リングを配置するための溝パターンが形成される。この溝パターンは、ビアホールに比べてアスペクト比が低いため、溝パターンのエッチング速度が、ビアホールのエッチング速度よりも速くなる。このため、溝パターンのオーバエッチング量が大きくなる。
【００１１】
また、ダマシン法で形成する配線用の溝パターンの大きさも様々であり、それらのアスペクト比は一定ではない。比較的アスペクト比の低い溝パターンは、大きなオーバエッチングを受ける。
【００１２】
大きなオーバエッチングを受けるビアホールや溝パターンの底面に、再現性よく酸化防止膜を残すために、ビア層絶縁膜や配線層絶縁膜と、エッチングストッパ膜との選択比が大きくなるエッチング条件で、ビアホールや溝パターンを形成する必要がある。
【００１３】
【発明が解決しようとする課題】
従来のエッチング技術では、十分なエッチング選択比が得られないため、オーバエッチングにより、ビアホールや溝パターンの底面のエッチングストッパ膜が消滅してＣｕ配線が露出しやすい。Ｃｕ配線が露出すると、レジストパターンのアッシング時に、Ｃｕ配線が酸化されてしまう。
【００１４】
本発明の目的は、ドライエッチング工程において、エッチングすべき層と、その下のエッチングストッパ膜との十分な選択比を確保することが可能なエッチング技術を用いて半導体装置を製造する方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によると、
シリコンを含有する絶縁材料からなる絶縁膜の表面を、マスクパターンで覆う工程と、
前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングする工程と
を有する半導体装置の製造方法が提供される。
【００１６】
Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いることにより、絶縁膜の下のエッチングストッパ膜に対する絶縁膜のエッチング選択比を高くすることができる。
【００１７】
本発明の他の観点によると、
半導体基板上に配線層を形成する工程と、
前記配線層の上に、第１の絶縁材料からなるエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜の上に、該エッチングストッパ膜とはエッチング耐性が異なり、Ｓｉを含有する第２の絶縁材料で形成された絶縁膜を堆積する工程と、
前記絶縁膜の表面を、前記配線層内の配線と重なる位置に開口を有するレジストパターンで覆う工程と、
前記レジストパターンをマスクとし、エッチングガスとして、Ｃ4Ｆ8及びＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）を含むエッチングガスを用い、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングして凹部を形成し、該凹部の底に前記エッチングストッパ膜を露出させる工程と、
前記配線が前記エッチングストッパ膜で覆われた状態で、前記レジストパターンを除去する工程と、
前記ドライエッチング工程で露出した前記エッチングストッパ膜を除去し、前記配線の一部を露出させる工程と、
前記ドライエッチング工程でエッチングされた凹部内に、導電材料を埋め込み、前記配線に接続された導電部材を形成する工程と
を有し、前記エッチングガスでエッチングしたときの、前記第１の絶縁材料のエッチング速度が、前記第２の絶縁材料のエッチング速度よりも遅い半導体装置の製造方法が提供される。
【００１８】
エッチングストッパ膜に対する絶縁膜のエッチング選択比を高くすることができるため、凹部の底面に、エッチングストッパ膜を再現性よく残すことができる。このため、レジストパターンを除去する時に、金属配線の酸化を防止することができる。
【００１９】
【発明の実施の形態】
図１〜図３を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００２０】
図１に示すように、シリコン基板１の表層部に、素子分離絶縁領域２を形成し、活性領域を画定する。素子分離絶縁領域２は、シリコン局所酸化（ＬＯＣＯＳ）またはシャロートレンチアイソレーション（ＳＴＩ）等により形成される。活性領域上に、ＭＯＳＦＥＴ３を形成する。ＭＯＳＦＥＴ３は、ゲート電極３Ｇ、ソース領域３Ｓ、及びドレイン領域３Ｄを含んで構成される。
【００２１】
ＭＯＳＦＥＴ３を覆うように、シリコン基板１の上に、酸化シリコン（ＳｉＯ2）からなる層間絶縁膜５を形成する。層間絶縁膜５は、例えば化学気相成長（ＣＶＤ）により形成される。層間絶縁膜５を貫通する複数のビアホールを形成し、このビアホール内に、タングステン（Ｗ）からなるプラグを埋め込む。プラグ６Ｓ及び６Ｄが、それぞれソース領域３Ｓ及びドレイン領域３Ｄに接続される。なお、ビアホールの内面上には、ＴｉＮ等からなるバリアメタル層が配置される。
【００２２】
層間絶縁膜５の上に、ＳｉＮからなる厚さ３０ｎｍのエッチングストッパ膜１０を形成する。エッチングストッパ膜１０は、例えばプラズマ励起型ＣＶＤにより形成することができる。エッチングストッパ膜１０の上に、フロロシリケートガラス（ＦＳＧ）からなる厚さ５００ｎｍの配線層絶縁膜１１を形成する。配線層絶縁膜１１は、例えば原料ガスとしてＳｉＨ4、ＳｉＦ4、Ｎ2Ｏ、及びＮ2を用いたプラズマ励起型ＣＶＤにより形成することができる。
【００２３】
配線層絶縁膜１１の上に、レジスト膜１２を形成する。フォトリソグラフィ技術を用いて、レジスト膜１２に、プラグ６Ｓの上方を通過する細長い開口１２Ｓ、及びプラグ６Ｄの上方を通過する細長い開口１２Ｄを形成する。開口１２Ｓの幅は約０．２５μｍであり、開口１２Ｄの幅は約０．５μｍである。
【００２４】
図２に示すように、レジスト膜１２をマスクとして配線層絶縁膜１１をエッチングし、開口１２Ｓ及び１２Ｄに対応した配線溝１１Ｓ及び１１Ｄを形成する。配線層絶縁膜１１のエッチングは、反応性イオンエッチング（ＲＩＥ）により行われる。本実施例では、東京エレクトロン株式会社製のＲＩＥ装置（ＵＮＩＴＹ８５−ＩＥＭ）を用いた。詳細なエッチング条件については、後に説明する。
【００２５】
マイクロローディング効果のため、広い溝１１Ｄの方が、狭い溝１１Ｓよりも速くエッチングされる。このため、狭い溝１１Ｓの底面にエッチングストッパ膜１０が露出した時点でエッチングを停止すると、広い溝１１Ｄの底面のエッチングストッパ膜１０の上層部がエッチングされる。配線溝１１Ｓ及び１１Ｄを形成した後、レジスト膜１２をアッシング除去し、その後、溝１１Ｓ及び１１Ｄの底面に露出しているエッチングストッパ膜１０を、ＣＨＦ3とＯ2との混合ガスを用いてエッチングする。
【００２６】
図３に示す状態に至るまでの工程を説明する。配線溝１１Ｓ、１１Ｄの内面、及び配線層絶縁膜１１の表面上を、Ｔａ等からなるバリアメタル層１５で覆う。バリアメタル層１５の表面上にＣｕからなるシード層を形成し、電解めっきにより、配線溝１１Ｓ及び１１Ｄ内をＣｕ膜で埋め込む。化学機械研磨（ＣＭＰ）により、余分なＣｕ膜及びバリアメタル層を除去する。配線層絶縁膜１１の上面が露出し、配線溝１１Ｓ及び１１Ｄ内に埋め込まれたＣｕ配線１６が残る。
【００２７】
図４に、ＲＩＥ装置の概略図を示す。チャンバ１００内に、下部電極１０１及び上部電極１０２が、相互にほぼ平行に配置されている。ガス導入口１０９からチャンバ１００内にエッチングガスが導入され、未反応のエッチングガスや反応生成物が、排気口１０３を通して排出される。ソース電源１０６が、インピーダンスマッチング回路１０７を通して上部電極１０２に、周波数２７ＭＨｚの高周波電圧を印加する。バイアス電源１０４が、インピーダンスマッチング回路１０５を通して下部電極１０１に、周波数８００ｋＨｚの高周波電圧を印加する。下部電極１０１の上に、処理すべき基板１１０が保持される。
【００２８】
次に、図２に示した配線層絶縁膜１１のエッチング条件について説明する。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、鎖状不飽和Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、それらのガスの流量は、それぞれ６ｓｃｃｍ、４ｓｃｃｍ、３００ｓｃｃｍ、１００ｓｃｃｍ、１０ｓｃｃｍである。チャンバ１００内の圧力は５．３Ｐａ（４０ｍＴｏｒｒ）、上部電極１０２に供給されるソースパワーは６００Ｗ、下部電極１０１に供給されるバイアスパワーは１４００Ｗ、下部電極１０１の温度は２０℃である。
【００２９】
この条件の下で、ＳｉＮ膜のエッチング速度に対するＦＳＧ膜のエッチング速度の比（選択比）は約２０であった。また、狭い溝１１Ｓのエッチング速度は約４００ｎｍ／分であり、広い溝１１Ｄのエッチング速度は約５００ｎｍ／分であった。狭い溝１１Ｓの底面にエッチングストッパ膜１０を再現性よく露出させるために、２０％のオーバエッチングを行った。すなわち、エッチング時間を、狭い溝１１Ｓのエッチング速度で６００ｎｍ（配線層絶縁膜１１の厚さ５００ｎｍ×１．２）の深さの溝が形成される時間（９０秒）とした。
【００３０】
狭い溝１１Ｓの底面で、厚さ１００ｎｍ（６００ｎｍ−５００ｎｍ）分のオーバエッチングが行われる。このオーバエッチングにより、狭い溝１１Ｓの底面に露出したエッチングストッパ膜１０がエッチングされる深さは５ｎｍ（１００ｎｍ×１／２０）である。
【００３１】
広い溝１１Ｄのエッチング速度で９０秒のエッチングが行われると、エッチング量は７５０ｎｍになる。配線層絶縁膜１１の厚さが５００ｎｍであるため、オーバエッチング量は２５０ｎｍである。ＳｉＮ膜に対するＦＳＧ膜の選択比が２０であるため、オーバエッチングにより、広い溝１１Ｄの底面に露出したエッチングストッパ膜１０がエッチングされる量は、１２．５ｎｍになる。
【００３２】
エッチングストッパ膜１０の厚さが３０ｎｍであるため、広い溝１１Ｄの底面にも、十分な厚さのエッチングストッパ膜１０を残すことができる。このため、エッチングストッパ膜１０の下のプラグ６Ｓ及び６Ｄがエッチングされることを防止することができる。
【００３３】
比較のために、Ｃ5Ｆ8ガスを添加しないでエッチングを行った。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、流量はそれぞれ１０ｓｃｃｍ、２００ｓｃｃｍ、７５ｓｃｃｍ、及び６ｓｃｃｍである。チャンバ内圧力は８Ｐａ（６０ｍＴｏｒｒ）、ソースパワーは６００Ｗ、バイアスパワーは１３００Ｗ、下部電極温度は２０℃である。
【００３４】
このエッチング条件の下で、エッチング選択比は８であった。このエッチング条件で狭い溝１１Ｓを２０％オーバエッチングしたとすると、広い溝１１Ｄの底面のエッチングストッパ膜１０が、約３１．３ｎｍだけエッチングされることになる。エッチングストッパ膜１０の厚さを３０ｎｍとしているため、広い溝１１Ｄの底面にプラグ６Ｄが露出し、プラグ６Ｄの一部がエッチングされてしまう。
【００３５】
上述の比較から、エッチングガス中のＣ5Ｆ8ガスが、エッチング選択比を高めていると考えられる。なお、ＣＯガスを添加することにより、エッチング選択比を高めることができることが知られているが、ＣＯガスの添加のみでは不十分であり、Ｃ5Ｆ8ガスを添加することによって、より選択比を高めることができる。また、Ｏ2ガスは、エッチングの抜け性を高める作用を有する。Ａｒガスは、イオンアシスト用のガスである。
【００３６】
次に、図５を参照して、本発明の第２の実施例による半導体装置の製造方法について説明する。
【００３７】
図５（Ａ）に示すように、配線層絶縁膜１１に形成された配線溝内にＣｕ配線１６が埋め込まれている。配線層絶縁膜１１及びそれよりも下の構造は、図１（Ｃ）に示した第１の実施例による方法と同様の方法で形成される。チップの外周線のやや内側に、チップの外周に沿うように耐湿性リング６Ｒ及び１６Ｒが形成されている。耐湿性リング６Ｒは、タングステンプラグ６の形成と同一の工程で形成され、耐湿性リング１６Ｒは、Ｃｕ配線１６の形成と同一の工程で形成される。
【００３８】
配線層絶縁膜１１の上に、窒化シリコンからなる厚さ５０ｎｍのエッチングストッパ膜２０を形成する。エッチングストッパ膜２０は、例えばプラズマ励起型ＣＶＤで形成され、Ｃｕ配線１６の拡散防止膜兼酸化防止膜として作用する。エッチングストッパ膜２０の上に、ＦＳＧからなる厚さ１０００ｎｍのビア層絶縁膜２１を形成する。ビア層絶縁膜２１は、例えばプラズマ励起型ＣＶＤで形成される。
【００３９】
ビア層絶縁膜２１の上に、レジスト膜２２を形成する。レジスト膜２２に、ビアホール形成のための開口２２Ｈ、及び耐湿性リング用の溝を形成するための開口２２Ｒを形成する。開口２２Ｈは、Ｃｕ配線１６と重なるように配置され、開口２２Ｒは、耐湿性リング１６Ｒの上方に、耐湿性リング１６Ｒに沿って配置される。
【００４０】
レジスト膜２２をマスクとして、ビア層絶縁膜２１をエッチングする。詳細なエッチング条件については、後に説明する。開口２２Ｈに対応するビアホール２１Ｈ、及び開口２２Ｒに対応する溝２１Ｒが形成される。ビアホール２１Ｈ及び溝２１Ｒの底面に、エッチングストッパ膜２０が露出する。
【００４１】
図５（Ｂ）に示すように、レジスト膜２２をアッシング除去する。このとき、Ｃｕ配線１６及び耐湿性リング１６Ｒの上面がエッチングストッパ膜２０で覆われているため、Ｃｕ配線１６及び耐湿性リング１６Ｒの酸化を防止することができる。
【００４２】
図６（Ｃ）に示すように、ビアホール２１Ｈ及び溝２１Ｒの内部に、高さが５００ｎｍ以下になるように有機物３０を埋め込む。有機物３０は、例えば、感光剤を除去したレジスト材である。ビア層絶縁膜２１の上に、ビアホール２１Ｈ及び溝２１Ｒと重複する開口を有するレジスト膜３１を形成する。
【００４３】
レジスト膜３１をマスクとして、ビア層絶縁膜２１のエッチングを行う。エッチングストッパ膜２０は、有機物３０で保護されているため、エッチングされない。その後、レジスト膜３１をアッシング除去する。このとき、有機物３０も一緒に除去される。
【００４４】
図６（Ｄ）に示すように、底面にビアホール２１Ｈが連なる配線溝３２が形成される。また、溝２１Ｒの上方の幅が広がる。その後、ビアホール２１Ｈ及び溝２１Ｒの底面に露出しているエッチングストッパ膜２０を、ＣＨＦ3とＯ2との混合ガスを用いてエッチングする。
【００４５】
ビアホール２１Ｈ及び溝２１Ｒの底面に、それぞれＣｕ配線１６及び耐湿性リング１６Ｒが露出する。図３で説明した方法と同様に、バリアメタル層及びシード層の形成、Ｃｕ膜の埋め込み、及びＣＭＰを行う。ビアホール２１Ｈ及び配線溝３２の内面にバリアメタル層２５が形成され、ビアホール２１Ｈ及び配線溝３２内がＣｕ配線２６で埋め込まれる。溝２１Ｒの内面にバリアメタル層２５Ｒが形成され、溝２１Ｒの内部が、Ｃｕからなる耐湿性リング２６Ｒで埋め込まれる。
【００４６】
このように、デュアルダマシン法により、銅配線層が形成される。同様のデュアルダマシン工程を繰り返すことにより、多層配線構造を形成することができる。
【００４７】
次に、図５（Ａ）に示したビア層絶縁膜２１のエッチング条件について説明する。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、鎖状不飽和Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、ガス流量は、それぞれ８ｓｃｃｍ、３ｓｃｃｍ、３２０ｓｃｃｍ、１９０ｓｃｃｍ、８ｓｃｃｍである。チャンバ１００内の圧力は４Ｐａ（３０ｍＴｏｒｒ）、上部電極１０２に供給されるソースパワーは１７５０Ｗ、下部電極１０１に供給されるバイアスパワーは１４００Ｗ、下部電極１０１の温度は２０℃である。
【００４８】
この条件の下で、ＳｉＮ膜のエッチング速度に対するＦＳＧ膜のエッチング速度の比（選択比）は約２５であった。また、直径０．３μｍのビアホール２１Ｈのエッチング速度は約５００ｎｍ／分であり、幅０．３μｍの溝２１Ｒのエッチング速度は約６２５ｎｍ／分であった。ビアホール２１Ｈの底面にエッチングストッパ膜２０を再現性よく露出させるために、２０％のオーバエッチングを行った。すなわち、エッチング時間を、ビアホール２１Ｈのエッチング速度で１２００ｎｍ（ビア層絶縁膜２１の厚さ１０００ｎｍ×１．２）の深さの溝が形成される時間（１４４秒）とした。
【００４９】
ビアホール２１Ｈの底面で、厚さ２００ｎｍ（１２００ｎｍ−１０００ｎｍ）分のオーバエッチングが行われる。このオーバエッチングにより、ビアホール２１Ｈの底面に露出したエッチングストッパ膜２０がエッチングされる深さは８ｎｍ（２００ｎｍ×１／２５）である。
【００５０】
溝２１Ｒのエッチング速度で１４４秒のエッチングが行われると、エッチング量は１５００ｎｍになる。配線層絶縁膜１１の厚さが１０００ｎｍであるため、溝２１Ｒのオーバエッチング量は５００ｎｍになる。ＳｉＮ膜に対するＦＳＧ膜のエッチング選択比が２５であるため、オーバエッチングにより、溝２１Ｒの底面に露出したエッチングストッパ膜２０がエッチングされる量は、２０ｎｍ（５００ｎｍ×１／２５）になる。
【００５１】
エッチングストッパ膜２０の厚さが５０ｎｍであるため、溝２１Ｒの底面にも、十分な厚さのエッチングストッパ膜２０を残すことができる。このため、エッチングストッパ膜２０の下のＣｕ配線１６及び耐湿性リング１６Ｒの露出を防止することができる。
【００５２】
比較のために、Ｃ5Ｆ8ガスを添加しないでＦＳＧ膜のエッチングを行った。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、流量はそれぞれ１０ｓｃｃｍ、２００ｓｃｃｍ、１５０ｓｃｃｍ、及び６ｓｃｃｍである。チャンバ内圧力は４Ｐａ（３０ｍＴｏｒｒ）、ソースパワーは２０００Ｗ、バイアスパワーは１４００Ｗ、下部電極温度は２０℃である。
【００５３】
このエッチング条件の下で、エッチング選択比は１０であった。このエッチング条件でビアホール２１Ｈを２０％オーバエッチングしたとすると、溝２１Ｒの底面のエッチングストッパ膜２０が、約５０ｎｍだけエッチングされることになる。エッチングストッパ膜２０の厚さが５０ｎｍであるため、溝２１Ｒの底面に耐湿性リング１６Ｒが露出してしまう。このため、図５（Ａ）に示したレジスト膜２２のアッシング時に、耐湿性リング１６Ｒが酸化されてしまう。
【００５４】
耐湿性リング１６Ｒの露出を防止するために、エッチングストッパ膜２０を厚くすることも考えられる。ところが、ＳｉＮからなるエッチングストッパ膜２０は、ＦＳＧからなるビア層絶縁膜２１よりも、誘電率が高い。このため、エッチングストッパ膜２０を厚くすることは、配線間の寄生容量を増加させることになり、好ましくない。上記実施例のように、環状飽和Ｃ4Ｆ8ガスに、鎖状不飽和Ｃ5Ｆ8ガスを添加することにより、エッチング選択比が高くなるため、エッチングストッパ膜を薄くすることが可能になる。
【００５５】
次に、図７を参照して、鎖状不飽和Ｃ5Ｆ8ガスの含有量の好適値について説明する。
【００５６】
図７の横軸は、Ｃ4Ｆ8ガスの分圧とＣ5Ｆ8ガスの分圧との和に対するＣ5Ｆ8ガスの分圧の比（Ｃ5Ｆ8の分圧比と呼ぶ）を、単位「％」で表し、縦軸は、ＦＳＧ膜のエッチング速度を単位「μｍ／分」で表す。Ｃ5Ｆ8ガスの分圧比を大きくするに従って、エッチング速度が低下している。エッチング速度が低下するに従って、エッチング選択比は高くなる。
【００５７】
ところが、Ｃ5Ｆ8の分圧比を５０％よりも大きくすると、図７のグラフ中に示したように、形成されたビアホールの底部に反応生成物が残ってしまう。Ｃ5Ｆ8の分圧比が大きくなるほど、反応生成物の残渣も多くなった。ビアホールの底部に反応性生物が残ると、それ以上エッチングが進まなくなってしまう。Ｃ5Ｆ8ガスの分圧比を０．５以下にすると、反応性生物の残渣は生じなかった。反応生成物の残渣の発生を防止するために、Ｃ5Ｆ8ガスの分圧比を０．５以下とすることが好ましい。
【００５８】
上記実施例では、ＳｉＮ膜をエッチングストッパ膜として、その上のＦＳＧ膜をエッチングする場合を示したが、その他、Ｓｉを含有する絶縁膜（ただし、ＳｉＮ膜及びＳｉＯＮ膜以外）をエッチングする際にも、高いエッチング選択比が得られるであろう。このような絶縁膜の材料として、例えば、酸化シリコン（ＳｉＯ2）、フォスフォシリケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳＧ）、ボロフォスフォシリケートガラス（ＢＰＳＧ）、水素シルセスキオキサン、テトラエチルオルソシリケート（ＴＥＯＳ）、炭素含有酸化シリコン（ＳｉＯＣ）、スピンオンガラス（ＳＯＧ）等が挙げられる。
【００５９】
上記実施例では、エッチングガスとして、環状飽和Ｃ4Ｆ8ガスに鎖状不飽和Ｃ5Ｆ8ガスを添加したものを使用したが、同種の他のフロロカーボンガスを用いてもよい。例えば、環状飽和Ｃ4Ｆ8ガスの代わりに、鎖状不飽和Ｃ4Ｆ8ガスを用いてもよい。鎖状不飽和Ｃ5Ｆ8ガスの代わりに、一般式ＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）で表されるフロロカーボンガスを用いてもよい。
【００６０】
また、鎖状不飽和Ｃ5Ｆ8ガスの代わりに、Ｃ4Ｆ6ガスを用いてもよい。Ｃ4Ｆ6ガスは、Ｃ／Ｆ比が０．６６７であり、Ｃ5Ｆ8ガスのＣ／Ｆ比０．６２５に比べて大きく、気相重合し易い傾向を持つ。ただし、その差は小さいため、Ｃ4Ｆ8ガスへのＣ4Ｆ6ガスの好ましい添加量が、Ｃ5Ｆ8の好ましい添加量から若干ずれると思われるが、ほぼ同量の添加量で同様の効果が得られるであろう。
【００６１】
上記実施例で採用されたエッチング方法は、上記実施例以外の種々の構造の半導体装置の製造に適用することができる。例えば、ソース領域、ゲート電極、及びドレイン領域上に、同一のエッチング工程でビアホールを形成する工程に適用可能であろう。また、ゲート電極の上面と側面とをエッチングストッパ膜で覆い、ソース領域及びドレイン領域に、自己整合的にビアホールを形成する工程にも適用可能であろう。さらに、シングルダマシン法でビアホールと配線溝とを形成する工程にも適用可能であろう。
【００６２】
図８（Ａ）に第３の実施例による半導体装置の製造方法により、絶縁膜にビアホールを形成したときのビアホール部分の断面図を示す。下地の層間絶縁膜５０の表層部に銅配線５１が埋め込まれている。銅配線５１及び層間絶縁膜５０の表面を、ＳｉＮまたはＳｉＣからなるエッチングストッパ膜５２が覆う。エッチングストッパ膜５２の上に、図１に示した第１の実施例の配線層絶縁膜１１と同一材料で形成された絶縁膜５３を成膜する。絶縁膜５３にビアホール５３ａを形成する。ビアホール５３ａの形成は、図５（Ａ）に示した第２の実施例のビアホール２１Ｈの形成と同様の方法で行われる。
【００６３】
銅配線５１の上面は、通常、ＣＭＰの特性により、窪んでいる。この窪みの上に、エッチングストッパ膜５２がコンフォーマルに成膜される。アライメント時の位置ずれにより、ビアホール５３ａが銅配線５１の縁に掛かると、ビアホール５３ａの底面に、エッチングストッパ膜５２の凸部５２ａが露出する。このように、エッチングストッパ膜５２の凸部５２ａが露出すると、通常エッチング選択比が低下してしまう。
【００６４】
本実施例による方法でビアホール５３ａを形成すると、高いエッチング選択比が得られるため、図８（Ａ）のように、位置ずれが生じた場合にも、安定してエッチングを停止させることができる。
【００６５】
図８（Ｂ）に、第４の実施例による半導体装置の製造方法により、絶縁膜に配線溝を形成したときの配線溝部分の断面図を示す。下地の層間絶縁膜６０の表層部に、銅またはタングステンからなるプラグ６１が配置されている。プラグ６１及び層間絶縁膜６０の上に、ＳｉＮまたはＳｉＣからなるエッチングストッパ膜６２を形成する。エッチングストッパ膜６２の上に、図１に示した第１の実施例の配線層絶縁膜１１と同一材料で形成された絶縁膜６３を成膜する。絶縁膜６３に配線溝６３ａを形成する。配線溝６３ａの形成は、図２に示した第１の実施例の配線溝１１Ｓ形成と同様の方法で行われる。
【００６６】
プラグ６１の上面は、一般的に凸状になりやすい。このため、プラグ６１と層間絶縁膜６０との境界に、凹部６２ａが形成されやすい。本実施例による方法で配線溝６３ａを形成すると、高いエッチング選択比が得られるため、図８（Ｂ）のように、凹部６２ａが形成されている場合にも、安定してエッチングを停止させることができる。
【００６７】
上記実施例では、平行平板型の電極で容量結合プラズマを発生させるＲＩＥ装置を用いたが、その他のドライエッチング装置を用いてもよい。例えば、誘導結合プラズマ（ＩＣＰ）を発生させるエッチング装置、電子サイクロトロン共鳴（ＥＣＲ）によりプラズマを発生させるエッチング装置等を用いることもできる。
【００６８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６９】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） シリコンを含有する絶縁材料からなる絶縁膜の表面を、マスクパターンで覆う工程と、前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記絶縁膜をドライエッチングする工程とを有する半導体装置の製造方法。
（付記２） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記１に記載の半導体装置の製造方法。
（付記３） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記１または２に記載の半導体装置の製造方法。
（付記４） 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５） 前記エッチングガスが、さらにアルゴン、酸素、一酸化炭素からなる群より選択された少なくとも一つのガスを含む付記１乃至４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記絶縁膜を形成する工程の前に、さらに、前記半導体基板の表面上に、前記エッチングガスでドライエッチングしたときのエッチング速度が、同一条件でエッチングしたときの前記絶縁膜のエッチング速度よりも小さな材料で形成されたエッチングストッパ膜を形成する工程を含み、前記絶縁膜を前記エッチングストッパ膜の上に形成する付記１乃至５のいずれかに記載の半導体装置の製造方法。
（付記７） 表面に金属配線の上面が露出した半導体基板を準備する工程と、前記半導体基板の表面上に、第１の絶縁材料からなるエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜の上に、該エッチングストッパ膜とはエッチング耐性が異なり、Ｓｉを含有する第２の絶縁材料で形成された絶縁膜を堆積する工程と、前記絶縁膜の表面を、前記金属配線と重なる位置に開口を有するレジストパターンで覆う工程と、前記レジストパターンをマスクとし、エッチングガスとして、Ｃ4Ｆ8及びＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）を含むエッチングガスを用い、前記絶縁膜をドライエッチングして凹部を形成し、該凹部の底に前記エッチングストッパ膜を露出させる工程と、前記金属配線が前記エッチングストッパ膜で覆われた状態で、前記レジストパターンを除去する工程と、前記ドライエッチング工程で露出した前記エッチングストッパ膜を除去し、前記金属配線の一部を露出させる工程と、前記ドライエッチング工程でエッチングされた凹部内に、導電材料を埋め込み、前記金属配線に接続された導電部材を形成する工程とを有し、前記エッチングガスでエッチングしたときの、前記第１の絶縁材料のエッチング速度が、前記第２の絶縁材料のエッチング速度よりも遅い半導体装置の製造方法。
（付記８） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記７に記載の半導体装置の製造方法。
（付記９） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記７または８に記載の半導体装置の製造方法。
（付記１０） 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記７乃至１０のいずれかに記載の半導体装置の製造方法。
（付記１１） 表層部の一部に銅配線、銅プラグまたはタングステンプラグが配置された下地層の上に、ＳｉＮまたはＳｉＣからなる第１の膜を形成する工程と、前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程と、前記第２の膜をマスクパターンで覆う工程と、前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記第２の膜をドライエッチングする工程とを有する半導体装置の製造方法。
（付記１２） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記１１に記載の半導体装置の製造方法。
（付記１３） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記１１または１２に記載の半導体装置の製造方法。
（付記１４） 前記第２の膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記１１乃至１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 前記エッチングガスが、さらにアルゴン、酸素、一酸化炭素からなる群より選択された少なくとも一つのガスを含む付記１１乃至１４のいずれかに記載の半導体装置の製造方法。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、Ｃ4Ｆ8ガスにＣｘＦｙ（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）で表されるフロロカーボンガスを添加したエッチングガスを用いることにより、Ｓｉを含有する絶縁膜を、エッチングストッパ膜に対して高い選択比でエッチングすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その２）である。
【図３】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その３）である。
【図４】 本発明の実施例で用いたＲＩＥ装置の概略図である。
【図５】 本発明の第２の実施例による半導体装置の製造方法を説明するための部分破談斜視図（その１）である。
【図６】 本発明の第２の実施例による半導体装置の製造方法を説明するための部分破談斜視図（その２）である。
【図７】 Ｃ5Ｆ8ガスの含有量と、エッチング速度との関係を示すグラフである。
【図８】 本発明の第３及び第４の実施例による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１ シリコン基板
２ 素子分離絶縁領域
３ ＭＯＳＦＥＴ
５ 層間絶縁膜
６、６Ｓ、６Ｄ プラグ
６Ｒ、１６Ｒ、２６Ｒ 耐湿性リング
１０、２０ エッチングストッパ膜
１１ 配線層絶縁膜
１１Ｓ、１１Ｄ、３２ 配線溝
１２、２２、３１ レジスト膜
１２Ｓ、１２Ｄ、２２Ｈ、２２Ｒ 開口
１５、２５、２５Ｒ バリアメタル層
１６、２６ Ｃｕ配線
２１ ビア層絶縁膜
２１Ｈ ビアホール
２１Ｒ 溝
３０ 有機物
５０、６０ 下地の層間絶縁膜
５１ 銅配線
５２、６２ エッチングストッパ膜
５３、６３ 絶縁膜
６１ プラグ
１００ チャンバ
１０１ 下部電極
１０２ 上部電極
１０３ 排気口
１０４ バイアス電源
１０５、１０７ インピーダンスマッチング回路
１０６ ソース電源
１０９ ガス導入口
１１０ 基板
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にシリコン含有する絶縁膜を、その下地の膜をエッチングストッパ膜としてドライエッチングする工程を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
層間絶縁膜に覆われたＭＯＳＦＥＴのソース及びドレイン領域に、層間絶縁膜上の配線を接触させるために、層間絶縁膜を貫通するコンタクトホールが形成される。通常、層間絶縁膜の膜厚には、ばらつきがある。また、ソース及びドレイン領域用のコンタクトホールと、ゲート電極上のコンタクトホールとを同時に形成する場合もある。一般に、ソース及びドレイン領域上の層間絶縁膜は、ゲート電極上の層間絶縁膜よりも厚い。
【０００３】
層間絶縁膜の厚い部分においてもコンタクトホールを再現性よく貫通させるために、一般にオーバエッチングが行われる。オーバエッチングによるソース領域やドレイン領域のダメージを防止するために、層間絶縁膜よりもエッチング速度の遅い材料からなるエッチングストッパ膜が、層間絶縁膜の下地表面上に配置される。層間絶縁膜が酸化シリコン（ＳｉＯ2）で形成される場合、エッチングストッパ膜は、例えば窒化シリコン（ＳｉＮ）で形成される。
【０００４】
半導体集積回路装置のパターンの微細化に伴って、コンタクトホールを自己整合的に形成する方法（Self-Aligned contact：ＳＡＣ）が採用されている。ＳＡＣ方式では、ゲート電極の側面及び上面をエッチングストッパ膜で覆い、その上に層間絶縁膜が形成される。ソース及びドレイン領域の表面を露出させるコンタクトホールを形成する際に、エッチングストッパ膜がゲート電極を保護しているため、ゲート電極の露出を防止することができる。
【０００５】
Ａｌ配線を用いて多層配線層を形成する場合、Ａｌ配線上に、酸化防止用のＴｉＮ膜や反射防止用のＳｉＯＮ膜が形成される。層間絶縁膜にビアホールを形成する際に、このＴｉＮ膜やＳｉＯＮ膜が、エッチングストッパ膜として作用する。
【０００６】
これらエッチングストッパ膜でエッチングを再現性よく停止させるために、層間絶縁膜とエッチングストッパ膜とのエッチング速度比（選択比）を高くする必要がある。従来、Ｃ4Ｆ8ガスに、一酸化炭素（ＣＯ）を添加することによって、高い選択比を実現していた。
【０００７】
近年、配線抵抗を低くして半導体集積回路装置の性能向上を図るために、Ｃｕ配線をダマシン法で形成する技術が採用され始めている。シングルダマシン法では、下層Ｃｕ配線の上にビア層絶縁膜を形成し、このビア層絶縁膜にビアホールが形成される。ビアホール形成後、エッチングマスクとして用いられたレジストパターンが酸素プラズマを用いてアッシング除去される。
【０００８】
レジストパターンのアッシング時に、下地のＣｕ配線が露出していると、Ｃｕ配線が酸化されてしまうため、通常、Ｃｕ配線の上面が、窒化シリコン等からなる酸化防止膜で保護される。ビアホールの底面に酸化防止膜を残した状態で、レジストパターンがアッシングされる。すなわち、この酸化防止膜は、ビアホール形成時のエッチングストッパ膜としても作用する。レジストパターンを除去した後、ビアホールの底面に残っている酸化防止膜をエッチングしてＣｕ配線を露出させる。
【０００９】
エッチング装置の不安定性、層間絶縁膜の膜厚のばらつき、基板面内におけるエッチング速度のばらつき等があるため、ビアホール形成時に、オーバエッチングが行われる。また、マイクロローディング効果により、アスペクト比の高いビアホールのエッチング速度が遅くなる。
【００１０】
通常、チップの外周に、金属からなる耐湿性リングが配置される。ビアホールを形成すると同時に、チップ外周に、耐湿性リングを配置するための溝パターンが形成される。この溝パターンは、ビアホールに比べてアスペクト比が低いため、溝パターンのエッチング速度が、ビアホールのエッチング速度よりも速くなる。このため、溝パターンのオーバエッチング量が大きくなる。
【００１１】
また、ダマシン法で形成する配線用の溝パターンの大きさも様々であり、それらのアスペクト比は一定ではない。比較的アスペクト比の低い溝パターンは、大きなオーバエッチングを受ける。
【００１２】
大きなオーバエッチングを受けるビアホールや溝パターンの底面に、再現性よく酸化防止膜を残すために、ビア層絶縁膜や配線層絶縁膜と、エッチングストッパ膜との選択比が大きくなるエッチング条件で、ビアホールや溝パターンを形成する必要がある。
【００１３】
【発明が解決しようとする課題】
従来のエッチング技術では、十分なエッチング選択比が得られないため、オーバエッチングにより、ビアホールや溝パターンの底面のエッチングストッパ膜が消滅してＣｕ配線が露出しやすい。Ｃｕ配線が露出すると、レジストパターンのアッシング時に、Ｃｕ配線が酸化されてしまう。
【００１４】
本発明の目的は、ドライエッチング工程において、エッチングすべき層と、その下のエッチングストッパ膜との十分な選択比を確保することが可能なエッチング技術を用いて半導体装置を製造する方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明の一観点によると、
シリコンを含有する絶縁材料からなる絶縁膜の表面を、マスクパターンで覆う工程と、
前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングする工程と
を有する半導体装置の製造方法が提供される。
【００１６】
Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いることにより、絶縁膜の下のエッチングストッパ膜に対する絶縁膜のエッチング選択比を高くすることができる。
【００１７】
本発明の他の観点によると、
半導体基板上に配線層を形成する工程と、
前記配線層の上に、第１の絶縁材料からなるエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜の上に、該エッチングストッパ膜とはエッチング耐性が異なり、Ｓｉを含有する第２の絶縁材料で形成された絶縁膜を堆積する工程と、
前記絶縁膜の表面を、前記配線層内の配線と重なる位置に開口を有するレジストパターンで覆う工程と、
前記レジストパターンをマスクとし、エッチングガスとして、Ｃ4Ｆ8及びＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）を含むエッチングガスを用い、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングして凹部を形成し、該凹部の底に前記エッチングストッパ膜を露出させる工程と、
前記配線が前記エッチングストッパ膜で覆われた状態で、前記レジストパターンを除去する工程と、
前記ドライエッチング工程で露出した前記エッチングストッパ膜を除去し、前記配線の一部を露出させる工程と、
前記ドライエッチング工程でエッチングされた凹部内に、導電材料を埋め込み、前記配線に接続された導電部材を形成する工程と
を有し、前記エッチングガスでエッチングしたときの、前記第１の絶縁材料のエッチング速度が、前記第２の絶縁材料のエッチング速度よりも遅い半導体装置の製造方法が提供される。
【００１８】
エッチングストッパ膜に対する絶縁膜のエッチング選択比を高くすることができるため、凹部の底面に、エッチングストッパ膜を再現性よく残すことができる。このため、レジストパターンを除去する時に、金属配線の酸化を防止することができる。
【００１９】
【発明の実施の形態】
図１〜図３を参照して、本発明の第１の実施例による半導体装置の製造方法について説明する。
【００２０】
図１に示すように、シリコン基板１の表層部に、素子分離絶縁領域２を形成し、活性領域を画定する。素子分離絶縁領域２は、シリコン局所酸化（ＬＯＣＯＳ）またはシャロートレンチアイソレーション（ＳＴＩ）等により形成される。活性領域上に、ＭＯＳＦＥＴ３を形成する。ＭＯＳＦＥＴ３は、ゲート電極３Ｇ、ソース領域３Ｓ、及びドレイン領域３Ｄを含んで構成される。
【００２１】
ＭＯＳＦＥＴ３を覆うように、シリコン基板１の上に、酸化シリコン（ＳｉＯ2）からなる層間絶縁膜５を形成する。層間絶縁膜５は、例えば化学気相成長（ＣＶＤ）により形成される。層間絶縁膜５を貫通する複数のビアホールを形成し、このビアホール内に、タングステン（Ｗ）からなるプラグを埋め込む。プラグ６Ｓ及び６Ｄが、それぞれソース領域３Ｓ及びドレイン領域３Ｄに接続される。なお、ビアホールの内面上には、ＴｉＮ等からなるバリアメタル層が配置される。
【００２２】
層間絶縁膜５の上に、ＳｉＮからなる厚さ３０ｎｍのエッチングストッパ膜１０を形成する。エッチングストッパ膜１０は、例えばプラズマ励起型ＣＶＤにより形成することができる。エッチングストッパ膜１０の上に、フロロシリケートガラス（ＦＳＧ）からなる厚さ５００ｎｍの配線層絶縁膜１１を形成する。配線層絶縁膜１１は、例えば原料ガスとしてＳｉＨ4、ＳｉＦ4、Ｎ2Ｏ、及びＮ2を用いたプラズマ励起型ＣＶＤにより形成することができる。
【００２３】
配線層絶縁膜１１の上に、レジスト膜１２を形成する。フォトリソグラフィ技術を用いて、レジスト膜１２に、プラグ６Ｓの上方を通過する細長い開口１２Ｓ、及びプラグ６Ｄの上方を通過する細長い開口１２Ｄを形成する。開口１２Ｓの幅は約０．２５μｍであり、開口１２Ｄの幅は約０．５μｍである。
【００２４】
図２に示すように、レジスト膜１２をマスクとして配線層絶縁膜１１をエッチングし、開口１２Ｓ及び１２Ｄに対応した配線溝１１Ｓ及び１１Ｄを形成する。配線層絶縁膜１１のエッチングは、反応性イオンエッチング（ＲＩＥ）により行われる。本実施例では、東京エレクトロン株式会社製のＲＩＥ装置（ＵＮＩＴＹ８５−ＩＥＭ）を用いた。詳細なエッチング条件については、後に説明する。
【００２５】
マイクロローディング効果のため、広い溝１１Ｄの方が、狭い溝１１Ｓよりも速くエッチングされる。このため、狭い溝１１Ｓの底面にエッチングストッパ膜１０が露出した時点でエッチングを停止すると、広い溝１１Ｄの底面のエッチングストッパ膜１０の上層部がエッチングされる。配線溝１１Ｓ及び１１Ｄを形成した後、レジスト膜１２をアッシング除去し、その後、溝１１Ｓ及び１１Ｄの底面に露出しているエッチングストッパ膜１０を、ＣＨＦ3とＯ2との混合ガスを用いてエッチングする。
【００２６】
図３に示す状態に至るまでの工程を説明する。配線溝１１Ｓ、１１Ｄの内面、及び配線層絶縁膜１１の表面上を、Ｔａ等からなるバリアメタル層１５で覆う。バリアメタル層１５の表面上にＣｕからなるシード層を形成し、電解めっきにより、配線溝１１Ｓ及び１１Ｄ内をＣｕ膜で埋め込む。化学機械研磨（ＣＭＰ）により、余分なＣｕ膜及びバリアメタル層を除去する。配線層絶縁膜１１の上面が露出し、配線溝１１Ｓ及び１１Ｄ内に埋め込まれたＣｕ配線１６が残る。
【００２７】
図４に、ＲＩＥ装置の概略図を示す。チャンバ１００内に、下部電極１０１及び上部電極１０２が、相互にほぼ平行に配置されている。ガス導入口１０９からチャンバ１００内にエッチングガスが導入され、未反応のエッチングガスや反応生成物が、排気口１０３を通して排出される。ソース電源１０６が、インピーダンスマッチング回路１０７を通して上部電極１０２に、周波数２７ＭＨｚの高周波電圧を印加する。バイアス電源１０４が、インピーダンスマッチング回路１０５を通して下部電極１０１に、周波数８００ｋＨｚの高周波電圧を印加する。下部電極１０１の上に、処理すべき基板１１０が保持される。
【００２８】
次に、図２に示した配線層絶縁膜１１のエッチング条件について説明する。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、鎖状不飽和Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、それらのガスの流量は、それぞれ６ｓｃｃｍ、４ｓｃｃｍ、３００ｓｃｃｍ、１００ｓｃｃｍ、１０ｓｃｃｍである。チャンバ１００内の圧力は５．３Ｐａ（４０ｍＴｏｒｒ）、上部電極１０２に供給されるソースパワーは６００Ｗ、下部電極１０１に供給されるバイアスパワーは１４００Ｗ、下部電極１０１の温度は２０℃である。
【００２９】
この条件の下で、ＳｉＮ膜のエッチング速度に対するＦＳＧ膜のエッチング速度の比（選択比）は約２０であった。また、狭い溝１１Ｓのエッチング速度は約４００ｎｍ／分であり、広い溝１１Ｄのエッチング速度は約５００ｎｍ／分であった。狭い溝１１Ｓの底面にエッチングストッパ膜１０を再現性よく露出させるために、２０％のオーバエッチングを行った。すなわち、エッチング時間を、狭い溝１１Ｓのエッチング速度で６００ｎｍ（配線層絶縁膜１１の厚さ５００ｎｍ×１．２）の深さの溝が形成される時間（９０秒）とした。
【００３０】
狭い溝１１Ｓの底面で、厚さ１００ｎｍ（６００ｎｍ−５００ｎｍ）分のオーバエッチングが行われる。このオーバエッチングにより、狭い溝１１Ｓの底面に露出したエッチングストッパ膜１０がエッチングされる深さは５ｎｍ（１００ｎｍ×１／２０）である。
【００３１】
広い溝１１Ｄのエッチング速度で９０秒のエッチングが行われると、エッチング量は７５０ｎｍになる。配線層絶縁膜１１の厚さが５００ｎｍであるため、オーバエッチング量は２５０ｎｍである。ＳｉＮ膜に対するＦＳＧ膜の選択比が２０であるため、オーバエッチングにより、広い溝１１Ｄの底面に露出したエッチングストッパ膜１０がエッチングされる量は、１２．５ｎｍになる。
【００３２】
エッチングストッパ膜１０の厚さが３０ｎｍであるため、広い溝１１Ｄの底面にも、十分な厚さのエッチングストッパ膜１０を残すことができる。このため、エッチングストッパ膜１０の下のプラグ６Ｓ及び６Ｄがエッチングされることを防止することができる。
【００３３】
比較のために、Ｃ5Ｆ8ガスを添加しないでエッチングを行った。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、流量はそれぞれ１０ｓｃｃｍ、２００ｓｃｃｍ、７５ｓｃｃｍ、及び６ｓｃｃｍである。チャンバ内圧力は８Ｐａ（６０ｍＴｏｒｒ）、ソースパワーは６００Ｗ、バイアスパワーは１３００Ｗ、下部電極温度は２０℃である。
【００３４】
このエッチング条件の下で、エッチング選択比は８であった。このエッチング条件で狭い溝１１Ｓを２０％オーバエッチングしたとすると、広い溝１１Ｄの底面のエッチングストッパ膜１０が、約３１．３ｎｍだけエッチングされることになる。エッチングストッパ膜１０の厚さを３０ｎｍとしているため、広い溝１１Ｄの底面にプラグ６Ｄが露出し、プラグ６Ｄの一部がエッチングされてしまう。
【００３５】
上述の比較から、エッチングガス中のＣ5Ｆ8ガスが、エッチング選択比を高めていると考えられる。なお、ＣＯガスを添加することにより、エッチング選択比を高めることができることが知られているが、ＣＯガスの添加のみでは不十分であり、Ｃ5Ｆ8ガスを添加することによって、より選択比を高めることができる。また、Ｏ2ガスは、エッチングの抜け性を高める作用を有する。Ａｒガスは、イオンアシスト用のガスである。
【００３６】
次に、図５を参照して、本発明の第２の実施例による半導体装置の製造方法について説明する。
【００３７】
図５（Ａ）に示すように、配線層絶縁膜１１に形成された配線溝内にＣｕ配線１６が埋め込まれている。配線層絶縁膜１１及びそれよりも下の構造は、図１（Ｃ）に示した第１の実施例による方法と同様の方法で形成される。チップの外周線のやや内側に、チップの外周に沿うように耐湿性リング６Ｒ及び１６Ｒが形成されている。耐湿性リング６Ｒは、タングステンプラグ６の形成と同一の工程で形成され、耐湿性リング１６Ｒは、Ｃｕ配線１６の形成と同一の工程で形成される。
【００３８】
配線層絶縁膜１１の上に、窒化シリコンからなる厚さ５０ｎｍのエッチングストッパ膜２０を形成する。エッチングストッパ膜２０は、例えばプラズマ励起型ＣＶＤで形成され、Ｃｕ配線１６の拡散防止膜兼酸化防止膜として作用する。エッチングストッパ膜２０の上に、ＦＳＧからなる厚さ１０００ｎｍのビア層絶縁膜２１を形成する。ビア層絶縁膜２１は、例えばプラズマ励起型ＣＶＤで形成される。
【００３９】
ビア層絶縁膜２１の上に、レジスト膜２２を形成する。レジスト膜２２に、ビアホール形成のための開口２２Ｈ、及び耐湿性リング用の溝を形成するための開口２２Ｒを形成する。開口２２Ｈは、Ｃｕ配線１６と重なるように配置され、開口２２Ｒは、耐湿性リング１６Ｒの上方に、耐湿性リング１６Ｒに沿って配置される。
【００４０】
レジスト膜２２をマスクとして、ビア層絶縁膜２１をエッチングする。詳細なエッチング条件については、後に説明する。開口２２Ｈに対応するビアホール２１Ｈ、及び開口２２Ｒに対応する溝２１Ｒが形成される。ビアホール２１Ｈ及び溝２１Ｒの底面に、エッチングストッパ膜２０が露出する。
【００４１】
図５（Ｂ）に示すように、レジスト膜２２をアッシング除去する。このとき、Ｃｕ配線１６及び耐湿性リング１６Ｒの上面がエッチングストッパ膜２０で覆われているため、Ｃｕ配線１６及び耐湿性リング１６Ｒの酸化を防止することができる。
【００４２】
図６（Ｃ）に示すように、ビアホール２１Ｈ及び溝２１Ｒの内部に、高さが５００ｎｍ以下になるように有機物３０を埋め込む。有機物３０は、例えば、感光剤を除去したレジスト材である。ビア層絶縁膜２１の上に、ビアホール２１Ｈ及び溝２１Ｒと重複する開口を有するレジスト膜３１を形成する。
【００４３】
レジスト膜３１をマスクとして、ビア層絶縁膜２１のエッチングを行う。エッチングストッパ膜２０は、有機物３０で保護されているため、エッチングされない。その後、レジスト膜３１をアッシング除去する。このとき、有機物３０も一緒に除去される。
【００４４】
図６（Ｄ）に示すように、底面にビアホール２１Ｈが連なる配線溝３２が形成される。また、溝２１Ｒの上方の幅が広がる。その後、ビアホール２１Ｈ及び溝２１Ｒの底面に露出しているエッチングストッパ膜２０を、ＣＨＦ3とＯ2との混合ガスを用いてエッチングする。
【００４５】
ビアホール２１Ｈ及び溝２１Ｒの底面に、それぞれＣｕ配線１６及び耐湿性リング１６Ｒが露出する。図３で説明した方法と同様に、バリアメタル層及びシード層の形成、Ｃｕ膜の埋め込み、及びＣＭＰを行う。ビアホール２１Ｈ及び配線溝３２の内面にバリアメタル層２５が形成され、ビアホール２１Ｈ及び配線溝３２内がＣｕ配線２６で埋め込まれる。溝２１Ｒの内面にバリアメタル層２５Ｒが形成され、溝２１Ｒの内部が、Ｃｕからなる耐湿性リング２６Ｒで埋め込まれる。
【００４６】
このように、デュアルダマシン法により、銅配線層が形成される。同様のデュアルダマシン工程を繰り返すことにより、多層配線構造を形成することができる。
【００４７】
次に、図５（Ａ）に示したビア層絶縁膜２１のエッチング条件について説明する。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、鎖状不飽和Ｃ5Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、ガス流量は、それぞれ８ｓｃｃｍ、３ｓｃｃｍ、３２０ｓｃｃｍ、１９０ｓｃｃｍ、８ｓｃｃｍである。チャンバ１００内の圧力は４Ｐａ（３０ｍＴｏｒｒ）、上部電極１０２に供給されるソースパワーは１７５０Ｗ、下部電極１０１に供給されるバイアスパワーは１４００Ｗ、下部電極１０１の温度は２０℃である。
【００４８】
この条件の下で、ＳｉＮ膜のエッチング速度に対するＦＳＧ膜のエッチング速度の比（選択比）は約２５であった。また、直径０．３μｍのビアホール２１Ｈのエッチング速度は約５００ｎｍ／分であり、幅０．３μｍの溝２１Ｒのエッチング速度は約６２５ｎｍ／分であった。ビアホール２１Ｈの底面にエッチングストッパ膜２０を再現性よく露出させるために、２０％のオーバエッチングを行った。すなわち、エッチング時間を、ビアホール２１Ｈのエッチング速度で１２００ｎｍ（ビア層絶縁膜２１の厚さ１０００ｎｍ×１．２）の深さの溝が形成される時間（１４４秒）とした。
【００４９】
ビアホール２１Ｈの底面で、厚さ２００ｎｍ（１２００ｎｍ−１０００ｎｍ）分のオーバエッチングが行われる。このオーバエッチングにより、ビアホール２１Ｈの底面に露出したエッチングストッパ膜２０がエッチングされる深さは８ｎｍ（２００ｎｍ×１／２５）である。
【００５０】
溝２１Ｒのエッチング速度で１４４秒のエッチングが行われると、エッチング量は１５００ｎｍになる。配線層絶縁膜１１の厚さが１０００ｎｍであるため、溝２１Ｒのオーバエッチング量は５００ｎｍになる。ＳｉＮ膜に対するＦＳＧ膜のエッチング選択比が２５であるため、オーバエッチングにより、溝２１Ｒの底面に露出したエッチングストッパ膜２０がエッチングされる量は、２０ｎｍ（５００ｎｍ×１／２５）になる。
【００５１】
エッチングストッパ膜２０の厚さが５０ｎｍであるため、溝２１Ｒの底面にも、十分な厚さのエッチングストッパ膜２０を残すことができる。このため、エッチングストッパ膜２０の下のＣｕ配線１６及び耐湿性リング１６Ｒの露出を防止することができる。
【００５２】
比較のために、Ｃ5Ｆ8ガスを添加しないでＦＳＧ膜のエッチングを行った。使用したエッチングガスは、環状飽和Ｃ4Ｆ8、Ａｒ、ＣＯ、及びＯ2を含み、流量はそれぞれ１０ｓｃｃｍ、２００ｓｃｃｍ、１５０ｓｃｃｍ、及び６ｓｃｃｍである。チャンバ内圧力は４Ｐａ（３０ｍＴｏｒｒ）、ソースパワーは２０００Ｗ、バイアスパワーは１４００Ｗ、下部電極温度は２０℃である。
【００５３】
このエッチング条件の下で、エッチング選択比は１０であった。このエッチング条件でビアホール２１Ｈを２０％オーバエッチングしたとすると、溝２１Ｒの底面のエッチングストッパ膜２０が、約５０ｎｍだけエッチングされることになる。エッチングストッパ膜２０の厚さが５０ｎｍであるため、溝２１Ｒの底面に耐湿性リング１６Ｒが露出してしまう。このため、図５（Ａ）に示したレジスト膜２２のアッシング時に、耐湿性リング１６Ｒが酸化されてしまう。
【００５４】
耐湿性リング１６Ｒの露出を防止するために、エッチングストッパ膜２０を厚くすることも考えられる。ところが、ＳｉＮからなるエッチングストッパ膜２０は、ＦＳＧからなるビア層絶縁膜２１よりも、誘電率が高い。このため、エッチングストッパ膜２０を厚くすることは、配線間の寄生容量を増加させることになり、好ましくない。上記実施例のように、環状飽和Ｃ4Ｆ8ガスに、鎖状不飽和Ｃ5Ｆ8ガスを添加することにより、エッチング選択比が高くなるため、エッチングストッパ膜を薄くすることが可能になる。
【００５５】
次に、図７を参照して、鎖状不飽和Ｃ5Ｆ8ガスの含有量の好適値について説明する。
【００５６】
図７の横軸は、Ｃ4Ｆ8ガスの分圧とＣ5Ｆ8ガスの分圧との和に対するＣ5Ｆ8ガスの分圧の比（Ｃ5Ｆ8の分圧比と呼ぶ）を、単位「％」で表し、縦軸は、ＦＳＧ膜のエッチング速度を単位「μｍ／分」で表す。Ｃ5Ｆ8ガスの分圧比を大きくするに従って、エッチング速度が低下している。エッチング速度が低下するに従って、エッチング選択比は高くなる。
【００５７】
ところが、Ｃ5Ｆ8の分圧比を５０％よりも大きくすると、図７のグラフ中に示したように、形成されたビアホールの底部に反応生成物が残ってしまう。Ｃ5Ｆ8の分圧比が大きくなるほど、反応生成物の残渣も多くなった。ビアホールの底部に反応性生物が残ると、それ以上エッチングが進まなくなってしまう。Ｃ5Ｆ8ガスの分圧比を０．５以下にすると、反応性生物の残渣は生じなかった。反応生成物の残渣の発生を防止するために、Ｃ5Ｆ8ガスの分圧比を０．５以下とすることが好ましい。
【００５８】
上記実施例では、ＳｉＮ膜をエッチングストッパ膜として、その上のＦＳＧ膜をエッチングする場合を示したが、その他、Ｓｉを含有する絶縁膜（ただし、ＳｉＮ膜及びＳｉＯＮ膜以外）をエッチングする際にも、高いエッチング選択比が得られるであろう。このような絶縁膜の材料として、例えば、酸化シリコン（ＳｉＯ2）、フォスフォシリケートガラス（ＰＳＧ）、ボロシリケートガラス（ＢＳＧ）、ボロフォスフォシリケートガラス（ＢＰＳＧ）、水素シルセスキオキサン、テトラエチルオルソシリケート（ＴＥＯＳ）、炭素含有酸化シリコン（ＳｉＯＣ）、スピンオンガラス（ＳＯＧ）等が挙げられる。
【００５９】
上記実施例では、エッチングガスとして、環状飽和Ｃ4Ｆ8ガスに鎖状不飽和Ｃ5Ｆ8ガスを添加したものを使用したが、同種の他のフロロカーボンガスを用いてもよい。例えば、環状飽和Ｃ4Ｆ8ガスの代わりに、鎖状不飽和Ｃ4Ｆ8ガスを用いてもよい。鎖状不飽和Ｃ5Ｆ8ガスの代わりに、一般式ＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）で表されるフロロカーボンガスを用いてもよい。
【００６０】
また、鎖状不飽和Ｃ5Ｆ8ガスの代わりに、Ｃ4Ｆ6ガスを用いてもよい。Ｃ4Ｆ6ガスは、Ｃ／Ｆ比が０．６６７であり、Ｃ5Ｆ8ガスのＣ／Ｆ比０．６２５に比べて大きく、気相重合し易い傾向を持つ。ただし、その差は小さいため、Ｃ4Ｆ8ガスへのＣ4Ｆ6ガスの好ましい添加量が、Ｃ5Ｆ8の好ましい添加量から若干ずれると思われるが、ほぼ同量の添加量で同様の効果が得られるであろう。
【００６１】
上記実施例で採用されたエッチング方法は、上記実施例以外の種々の構造の半導体装置の製造に適用することができる。例えば、ソース領域、ゲート電極、及びドレイン領域上に、同一のエッチング工程でビアホールを形成する工程に適用可能であろう。また、ゲート電極の上面と側面とをエッチングストッパ膜で覆い、ソース領域及びドレイン領域に、自己整合的にビアホールを形成する工程にも適用可能であろう。さらに、シングルダマシン法でビアホールと配線溝とを形成する工程にも適用可能であろう。
【００６２】
図８（Ａ）に第３の実施例による半導体装置の製造方法により、絶縁膜にビアホールを形成したときのビアホール部分の断面図を示す。下地の層間絶縁膜５０の表層部に銅配線５１が埋め込まれている。銅配線５１及び層間絶縁膜５０の表面を、ＳｉＮまたはＳｉＣからなるエッチングストッパ膜５２が覆う。エッチングストッパ膜５２の上に、図１に示した第１の実施例の配線層絶縁膜１１と同一材料で形成された絶縁膜５３を成膜する。絶縁膜５３にビアホール５３ａを形成する。ビアホール５３ａの形成は、図５（Ａ）に示した第２の実施例のビアホール２１Ｈの形成と同様の方法で行われる。
【００６３】
銅配線５１の上面は、通常、ＣＭＰの特性により、窪んでいる。この窪みの上に、エッチングストッパ膜５２がコンフォーマルに成膜される。アライメント時の位置ずれにより、ビアホール５３ａが銅配線５１の縁に掛かると、ビアホール５３ａの底面に、エッチングストッパ膜５２の凸部５２ａが露出する。このように、エッチングストッパ膜５２の凸部５２ａが露出すると、通常エッチング選択比が低下してしまう。
【００６４】
本実施例による方法でビアホール５３ａを形成すると、高いエッチング選択比が得られるため、図８（Ａ）のように、位置ずれが生じた場合にも、安定してエッチングを停止させることができる。
【００６５】
図８（Ｂ）に、第４の実施例による半導体装置の製造方法により、絶縁膜に配線溝を形成したときの配線溝部分の断面図を示す。下地の層間絶縁膜６０の表層部に、銅またはタングステンからなるプラグ６１が配置されている。プラグ６１及び層間絶縁膜６０の上に、ＳｉＮまたはＳｉＣからなるエッチングストッパ膜６２を形成する。エッチングストッパ膜６２の上に、図１に示した第１の実施例の配線層絶縁膜１１と同一材料で形成された絶縁膜６３を成膜する。絶縁膜６３に配線溝６３ａを形成する。配線溝６３ａの形成は、図２に示した第１の実施例の配線溝１１Ｓ形成と同様の方法で行われる。
【００６６】
プラグ６１の上面は、一般的に凸状になりやすい。このため、プラグ６１と層間絶縁膜６０との境界に、凹部６２ａが形成されやすい。本実施例による方法で配線溝６３ａを形成すると、高いエッチング選択比が得られるため、図８（Ｂ）のように、凹部６２ａが形成されている場合にも、安定してエッチングを停止させることができる。
【００６７】
上記実施例では、平行平板型の電極で容量結合プラズマを発生させるＲＩＥ装置を用いたが、その他のドライエッチング装置を用いてもよい。例えば、誘導結合プラズマ（ＩＣＰ）を発生させるエッチング装置、電子サイクロトロン共鳴（ＥＣＲ）によりプラズマを発生させるエッチング装置等を用いることもできる。
【００６８】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００６９】
上記実施例から、以下の付記に示された発明が導出される。
（付記１） シリコンを含有する絶縁材料からなる絶縁膜の表面を、マスクパターンで覆う工程と、前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記絶縁膜をドライエッチングする工程とを有する半導体装置の製造方法。
（付記２） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記１に記載の半導体装置の製造方法。
（付記３） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記１または２に記載の半導体装置の製造方法。
（付記４） 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記１乃至３のいずれかに記載の半導体装置の製造方法。
（付記５） 前記エッチングガスが、さらにアルゴン、酸素、一酸化炭素からなる群より選択された少なくとも一つのガスを含む付記１乃至４のいずれかに記載の半導体装置の製造方法。
（付記６） 前記絶縁膜を形成する工程の前に、さらに、前記半導体基板の表面上に、前記エッチングガスでドライエッチングしたときのエッチング速度が、同一条件でエッチングしたときの前記絶縁膜のエッチング速度よりも小さな材料で形成されたエッチングストッパ膜を形成する工程を含み、前記絶縁膜を前記エッチングストッパ膜の上に形成する付記１乃至５のいずれかに記載の半導体装置の製造方法。
（付記７） 表面に金属配線の上面が露出した半導体基板を準備する工程と、前記半導体基板の表面上に、第１の絶縁材料からなるエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜の上に、該エッチングストッパ膜とはエッチング耐性が異なり、Ｓｉを含有する第２の絶縁材料で形成された絶縁膜を堆積する工程と、前記絶縁膜の表面を、前記金属配線と重なる位置に開口を有するレジストパターンで覆う工程と、前記レジストパターンをマスクとし、エッチングガスとして、Ｃ4Ｆ8及びＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）を含むエッチングガスを用い、前記絶縁膜をドライエッチングして凹部を形成し、該凹部の底に前記エッチングストッパ膜を露出させる工程と、前記金属配線が前記エッチングストッパ膜で覆われた状態で、前記レジストパターンを除去する工程と、前記ドライエッチング工程で露出した前記エッチングストッパ膜を除去し、前記金属配線の一部を露出させる工程と、前記ドライエッチング工程でエッチングされた凹部内に、導電材料を埋め込み、前記金属配線に接続された導電部材を形成する工程とを有し、前記エッチングガスでエッチングしたときの、前記第１の絶縁材料のエッチング速度が、前記第２の絶縁材料のエッチング速度よりも遅い半導体装置の製造方法。
（付記８） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記７に記載の半導体装置の製造方法。
（付記９） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記７または８に記載の半導体装置の製造方法。
（付記１０） 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記７乃至１０のいずれかに記載の半導体装置の製造方法。
（付記１１） 表層部の一部に銅配線、銅プラグまたはタングステンプラグが配置された下地層の上に、ＳｉＮまたはＳｉＣからなる第１の膜を形成する工程と、前記第１の膜の上に、絶縁材料からなる第２の膜を形成する工程と、前記第２の膜をマスクパターンで覆う工程と、前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記第２の膜をドライエッチングする工程とを有する半導体装置の製造方法。
（付記１２） 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである付記１１に記載の半導体装置の製造方法。
（付記１３） 前記ＣxＦyガスがＣ5Ｆ8ガスであり、前記Ｃ4Ｆ8ガスの分圧をＰ1、前記Ｃ5Ｆ8ガスの分圧をＰ2としたとき、０＜Ｐ2／（Ｐ1＋Ｐ2）≦０．５を満たす条件で前記ドライエッチングを行う付記１１または１２に記載の半導体装置の製造方法。
（付記１４） 前記第２の膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている付記１１乃至１３のいずれかに記載の半導体装置の製造方法。
（付記１５） 前記エッチングガスが、さらにアルゴン、酸素、一酸化炭素からなる群より選択された少なくとも一つのガスを含む付記１１乃至１４のいずれかに記載の半導体装置の製造方法。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、Ｃ4Ｆ8ガスにＣｘＦｙ（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）で表されるフロロカーボンガスを添加したエッチングガスを用いることにより、Ｓｉを含有する絶縁膜を、エッチングストッパ膜に対して高い選択比でエッチングすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その１）である。
【図２】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その２）である。
【図３】 本発明の第１の実施例による半導体装置の製造方法を説明するための断面図（その３）である。
【図４】 本発明の実施例で用いたＲＩＥ装置の概略図である。
【図５】 本発明の第２の実施例による半導体装置の製造方法を説明するための部分破談斜視図（その１）である。
【図６】 本発明の第２の実施例による半導体装置の製造方法を説明するための部分破談斜視図（その２）である。
【図７】 Ｃ5Ｆ8ガスの含有量と、エッチング速度との関係を示すグラフである。
【図８】 本発明の第３及び第４の実施例による半導体装置の製造方法を説明するための断面図である。
【符号の説明】
１ シリコン基板
２ 素子分離絶縁領域
３ ＭＯＳＦＥＴ
５ 層間絶縁膜
６、６Ｓ、６Ｄ プラグ
６Ｒ、１６Ｒ、２６Ｒ 耐湿性リング
１０、２０ エッチングストッパ膜
１１ 配線層絶縁膜
１１Ｓ、１１Ｄ、３２ 配線溝
１２、２２、３１ レジスト膜
１２Ｓ、１２Ｄ、２２Ｈ、２２Ｒ 開口
１５、２５、２５Ｒ バリアメタル層
１６、２６ Ｃｕ配線
２１ ビア層絶縁膜
２１Ｈ ビアホール
２１Ｒ 溝
３０ 有機物
５０、６０ 下地の層間絶縁膜
５１ 銅配線
５２、６２ エッチングストッパ膜
５３、６３ 絶縁膜
６１ プラグ
１００ チャンバ
１０１ 下部電極
１０２ 上部電極
１０３ 排気口
１０４ バイアス電源
１０５、１０７ インピーダンスマッチング回路
１０６ ソース電源
１０９ ガス導入口
１１０ 基板
Claims (10)
- シリコンを含有する絶縁材料からなる絶縁膜の表面を、マスクパターンで覆う工程と、
前記マスクパターンをマスクとし、Ｃ4Ｆ8ガスとＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）ガスとを含むエッチングガスを用いて、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングする工程と
を有する半導体装置の製造方法。 - 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである請求項１に記載の半導体装置の製造方法。
- 前記ＣxＦyガスがＣ5Ｆ8ガスであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている請求項１乃至３のいずれかに記載の半導体装置の製造方法。
- 前記エッチングガスが、さらにアルゴン、酸素、一酸化炭素からなる群より選択された少なくとも一つのガスを含む請求項１乃至４のいずれかに記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程の前に、さらに、半導体基板の上に、前記エッチングガスでドライエッチングしたときのエッチング速度が、同一条件でエッチングしたときの前記絶縁膜のエッチング速度よりも小さな材料で形成されたエッチングストッパ膜を形成する工程を含み、前記絶縁膜を前記エッチングストッパ膜の上に形成する請求項１乃至５のいずれかに記載の半導体装置の製造方法。
- 半導体基板上に配線層を形成する工程と、
前記配線層の上に、第１の絶縁材料からなるエッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜の上に、該エッチングストッパ膜とはエッチング耐性が異なり、Ｓｉを含有する第２の絶縁材料で形成された絶縁膜を堆積する工程と、
前記絶縁膜の表面を、前記配線層内の配線と重なる位置に開口を有するレジストパターンで覆う工程と、
前記レジストパターンをマスクとし、エッチングガスとして、Ｃ4Ｆ8及びＣxＦy（ｘ及びｙは整数であり、ｘ≧５、ｙ≦（２ｘ−１）を満たす）を含むエッチングガスを用い、前記Ｃ 4 Ｆ 8 ガスの分圧をＰ 1 、前記Ｃ x Ｆ y ガスの分圧をＰ 2 としたとき、０＜Ｐ 2 ／（Ｐ 1 ＋Ｐ 2 ）≦０．５を満たす条件で前記絶縁膜をドライエッチングして凹部を形成し、該凹部の底に前記エッチングストッパ膜を露出させる工程と、
前記配線が前記エッチングストッパ膜で覆われた状態で、前記レジストパターンを除去する工程と、
前記ドライエッチング工程で露出した前記エッチングストッパ膜を除去し、前記配線の一部を露出させる工程と、
前記ドライエッチング工程でエッチングされた凹部内に、導電材料を埋め込み、前記配線に接続された導電部材を形成する工程と
を有し、前記エッチングガスでエッチングしたときの、前記第１の絶縁材料のエッチング速度が、前記第２の絶縁材料のエッチング速度よりも遅い半導体装置の製造方法。 - 前記Ｃ4Ｆ8ガスが、環状飽和フロロカーボンガスである請求項７に記載の半導体装置の製造方法。
- 前記ＣxＦyガスがＣ5Ｆ8ガスであることを特徴とする請求項７または８に記載の半導体装置の製造方法。
- 前記絶縁膜が、酸化シリコン、フォスフォシリケートガラス、ボロシリケートガラス、ボロフォスフォシリケートガラス、フロロシリケートガラス、水素シルセスキオキサン、テトラエチルオルソシリケート、炭素含有酸化シリコン、スピンオンガラスからなる群より選択された少なくとも一つの絶縁材料で形成されている請求項７乃至９のいずれかに記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300562A JP4108310B2 (ja) | 2001-09-28 | 2001-09-28 | シリコン含有絶縁膜を有する半導体装置の製造方法 |
| TW090133370A TW517307B (en) | 2001-09-28 | 2001-12-31 | Manufacture method for semiconductor device having silicon-containing insulating film |
| US10/040,378 US6787474B2 (en) | 2001-09-28 | 2002-01-09 | Manufacture method for semiconductor device having silicon-containing insulating film |
| KR1020020010870A KR100698998B1 (ko) | 2001-09-28 | 2002-02-28 | 실리콘 함유 절연막을 갖는 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001300562A JP4108310B2 (ja) | 2001-09-28 | 2001-09-28 | シリコン含有絶縁膜を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003109940A JP2003109940A (ja) | 2003-04-11 |
| JP4108310B2 true JP4108310B2 (ja) | 2008-06-25 |
Family
ID=19121114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001300562A Expired - Fee Related JP4108310B2 (ja) | 2001-09-28 | 2001-09-28 | シリコン含有絶縁膜を有する半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6787474B2 (ja) |
| JP (1) | JP4108310B2 (ja) |
| KR (1) | KR100698998B1 (ja) |
| TW (1) | TW517307B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861104B2 (en) * | 2002-05-22 | 2005-03-01 | United Microelectronics Corp. | Method of enhancing adhesion strength of BSG film to silicon nitride film |
| JP2005142369A (ja) * | 2003-11-06 | 2005-06-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| US6960535B1 (en) * | 2004-05-14 | 2005-11-01 | Sharp Kabushiki Kaisha | Dual damascene etching process |
| US7794616B2 (en) * | 2004-08-09 | 2010-09-14 | Tokyo Electron Limited | Etching gas, etching method and etching gas evaluation method |
| JP4282616B2 (ja) * | 2005-02-04 | 2009-06-24 | 株式会社東芝 | 半導体装置の製造方法 |
| US20070179105A1 (en) * | 2006-01-31 | 2007-08-02 | Awdalla Essam T | Method and means for treating solid tumors |
| US20100154874A1 (en) * | 2008-09-29 | 2010-06-24 | Takashi Hirose | Photoelectric conversion device and manufacturing method thereof |
| CN102437089B (zh) * | 2011-07-12 | 2014-05-28 | 上海华力微电子有限公司 | 一种铜后道互连工艺 |
| JP6937724B2 (ja) * | 2018-06-21 | 2021-09-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4216922B2 (ja) * | 1998-05-08 | 2009-01-28 | 東京エレクトロン株式会社 | 酸化膜のエッチング方法 |
| JP2611335B2 (ja) | 1988-06-13 | 1997-05-21 | 富士ゼロックス株式会社 | 電子装置筐体の電磁波遮蔽構造 |
| JPH0338950A (ja) | 1989-07-05 | 1991-02-20 | Canon Inc | 通信装置 |
| JP3038950B2 (ja) * | 1991-02-12 | 2000-05-08 | ソニー株式会社 | ドライエッチング方法 |
| JP3623256B2 (ja) * | 1993-06-30 | 2005-02-23 | 株式会社東芝 | 表面処理方法および表面処理装置 |
| US6380096B2 (en) * | 1998-07-09 | 2002-04-30 | Applied Materials, Inc. | In-situ integrated oxide etch process particularly useful for copper dual damascene |
| JP3375605B2 (ja) | 1999-08-02 | 2003-02-10 | 松下電器産業株式会社 | プラズマ処理方法 |
-
2001
- 2001-09-28 JP JP2001300562A patent/JP4108310B2/ja not_active Expired - Fee Related
- 2001-12-31 TW TW090133370A patent/TW517307B/zh not_active IP Right Cessation
-
2002
- 2002-01-09 US US10/040,378 patent/US6787474B2/en not_active Expired - Lifetime
- 2002-02-28 KR KR1020020010870A patent/KR100698998B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003109940A (ja) | 2003-04-11 |
| KR20030026809A (ko) | 2003-04-03 |
| US6787474B2 (en) | 2004-09-07 |
| US20030064603A1 (en) | 2003-04-03 |
| TW517307B (en) | 2003-01-11 |
| KR100698998B1 (ko) | 2007-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6815823B2 (en) | Copper metal structure for the reduction of intra-metal capacitance | |
| US6849539B2 (en) | Semiconductor device and method of fabricating the same | |
| JP4368058B2 (ja) | 反射防止エッチストップ層を含む半導体装置を製造するためのプロセス | |
| US20030068582A1 (en) | Method of manufacturing semiconductor device having silicon carbide film | |
| US6309955B1 (en) | Method for using a CVD organic barc as a hard mask during via etch | |
| KR100416596B1 (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| US20080207000A1 (en) | Method of making high-aspect ratio contact hole | |
| US7759244B2 (en) | Method for fabricating an inductor structure or a dual damascene structure | |
| US6506680B1 (en) | Method of forming connections with low dielectric insulating layers | |
| JP4108310B2 (ja) | シリコン含有絶縁膜を有する半導体装置の製造方法 | |
| US5880030A (en) | Unlanded via structure and method for making same | |
| KR20020025237A (ko) | 적어도 하나의 금속화 평면을 구비한 집적회로의 생산 방법 | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| KR100438630B1 (ko) | 반도체 장치의 제조방법 | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| JP3432744B2 (ja) | 半導体装置およびその製造方法 | |
| KR100997776B1 (ko) | 반도체 소자의 제조방법 | |
| KR100268515B1 (ko) | 접촉구형성방법 | |
| KR20040058955A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR20010058563A (ko) | 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법 | |
| KR100447322B1 (ko) | 반도체 소자의 메탈 라인 형성 방법 | |
| KR100349346B1 (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR100451492B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20050023982A (ko) | 메탈 콘택의 형성 방법 | |
| KR100279246B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080311 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |