JP6937724B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6937724B2
JP6937724B2 JP2018117583A JP2018117583A JP6937724B2 JP 6937724 B2 JP6937724 B2 JP 6937724B2 JP 2018117583 A JP2018117583 A JP 2018117583A JP 2018117583 A JP2018117583 A JP 2018117583A JP 6937724 B2 JP6937724 B2 JP 6937724B2
Authority
JP
Japan
Prior art keywords
opening
insulating film
interlayer insulating
wiring layer
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018117583A
Other languages
English (en)
Other versions
JP2019220599A (ja
Inventor
川崎　裕二
裕二 川崎
学 吉野
学 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018117583A priority Critical patent/JP6937724B2/ja
Priority to US16/413,927 priority patent/US10665547B2/en
Priority to DE102019208500.8A priority patent/DE102019208500B4/de
Priority to CN201910517155.5A priority patent/CN110634835B/zh
Publication of JP2019220599A publication Critical patent/JP2019220599A/ja
Application granted granted Critical
Publication of JP6937724B2 publication Critical patent/JP6937724B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、特に、ＳＯＧ（Spin on Glass）膜を備える半導体装置およびその製造方法に関する。
多層配線構造を有する半導体装置の製造工程において、配線層間を接続するコンタクトを適宜に集中してスタックすることによって半導体装置の高集積化を実現する手法が実用化されている（例えば、特許文献１参照）。
特開平５−２１６１５号公報
従来、配線間の段差、および配線と層間絶縁膜との段差を緩和するためにＳＯＧ膜を備える半導体装置がある。ＳＯＧ膜は、ウエハを回転させながらウエハの中央にＳＯＧを塗布することによって形成される。
特許文献１の半導体装置にＳＯＧ膜を形成する場合、ウエハの中央に塗布されたＳＯＧはウエハを回転させたときに生じる遠心力によってウエハの外周部に向かって移動する。しかし、配線層がスタックされた領域では段差が大きいためＳＯＧの広がりが抑制され、当該領域よりも外周部に向かってＳＯＧが広がりにくくなる。従って、特許文献１の半導体装置にＳＯＧ膜を形成しても、十分に段差が緩和されているとはいえない。段差があると、後に形成した配線層をエッチングするときに、エッチングされるべき配線層が残り、これが製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因になる。
本発明は、このような問題を解決するためになされたものであり、段差を緩和することが可能な半導体装置およびその製造方法を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足する。
また、本発明による半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足する。
また、本発明による半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上を覆い、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足する。
また、本発明による半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上に、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足する。
本発明によると、半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足するため、段差を緩和することが可能となる。
また、半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足するため、段差を緩和することが可能となる。
また、半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上を覆い、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足するため、段差を緩和することが可能となる。
また、半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上に、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足するため、段差を緩和することが可能となる。
本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態１による半導体装置の第３配線層残発生率を示す図である。 本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態２による半導体装置の第３配線層残発生率を示す図である。 前提技術による半導体装置の構成の一例を示す断面図である。 前提技術による半導体装置の構成の一例を示す平面図である。 シリコンウエハを示す図である。 前提技術による半導体装置の構成の一例を示す断面図である。 前提技術による半導体装置の構成の一例を示す平面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜前提技術＞
まず、本発明の前提となる技術である前提技術について説明する。
図５は、前提技術による半導体装置の構成の一例を示す断面図である。
第１層間絶縁膜５は、半導体基板１上に形成され、当該半導体基板１が露出した第１開口９を有している。第１配線層２は、第１開口９内の半導体基板１上から第１層間絶縁膜５上に渡って形成されている。また、第１開口９以外の第１層間絶縁膜５上にも第１配線層２が形成されている。
第２層間絶縁膜６は、第１配線層２上の一部および第１層間絶縁膜５上に形成され、平面視で第１開口９と重畳しかつ第１配線層２が露出した第２開口１０を有している。また、第２層間絶縁膜６は、第１開口９以外の第１層間絶縁膜５上に形成されている第１配線層２を覆うように形成されている。ここで、第２開口１０は、第１開口９よりも開口面積が大きい。
第２配線層３は、第２開口１０内の第１配線層２上から第２層間絶縁膜６上に渡って形成されている。また、第２開口１０以外の第２層間絶縁膜６上にも第２配線層３が形成されている。第３層間絶縁膜７は、第２配線層３および第２層間絶縁膜６を覆うように形成されている。
ＳＯＧ膜８は、第３層間絶縁膜７内であって、平面視で第１開口９と重畳するように形成されている。第３配線層４は、第３層間絶縁膜７上に形成されている。領域１３は、平面視において、第１開口９以外の第１層間絶縁膜５上に形成されている第１配線層２と、第２開口１０以外の第２層間絶縁膜６上に形成されている第２配線層３とが重畳している領域である。
上述の通り、ＳＯＧ膜８は、粘性を有し、主に配線上に形成した層間絶縁膜の段差を緩和する、または配線間に形成された溝にＳＯＧ膜８を埋め込んで配線間の段差を緩和するために用いられる。ＳＯＧ膜８は、ウエハを回転させながら当該ウエハの中央にＳＯＧを塗布した後、ＳＯＧ膜８の膜厚を調整してウエハ面内で膜厚を均一にするために、さらにウエハを回転させることによって形成される。特に、配線間に形成された溝に埋め込まれるＳＯＧ膜８の量が多いほど、配線間の段差の緩和に有効である。
図６は、前提技術による半導体装置の構成の一例を示す平面図であり、配線パターンのレイアウトを示している。なお、図６のＡ１−Ａ２断面は、図５に示す半導体装置の断面図に相当する。
図６において、領域１３、および平面視において第１開口９と第２開口１０とが重畳している領域のそれぞれで段差が大きくなる。ここで、平面視において第１開口９と第２開口１０とが重畳している領域のことをスタック領域ともいう。
図６に示す配線パターンのレイアウトにおいて、第１配線層２および第２配線層３を形成した後にＳＯＧ膜８を形成するとき、ウエハの中央に塗布されたＳＯＧはウエハの回転で生じた遠心力によってウエハの外周部に向かって移動する。しかし、領域１３は段差が大きいため、当該領域１３によってＳＯＧの広がりが抑制され、領域１３よりも外周部に向かってＳＯＧが広がりにくくなる。
図７は、シリコンウエハ１４を示す図である。シリコンウエハ１４は、半導体基板１を有し、半導体基板１上に複数のチップ１５が形成されている。
例えば、図６に示す配線パターンが図７の領域１６で形成されている場合、スタック領域よりも領域１３の方がシリコンウエハ１４の中央に近いため、領域１３の段差によってＳＯＧの広がりが抑制され、ＳＯＧをスタック領域に十分に埋め込むことができない。従って、ＳＯＧによって段差が十分に緩和されなくなる。この状態で第３配線層４を形成した後に当該第３配線層４をエッチングすると、図５，６に対応する図８，９に示すように、段差の側壁に付着した反応生成物がエッチングを阻害して第３配線層４が残る。エッチング後に残った第３配線層４は、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となり問題である。このような問題が生じないように、段差を緩和することは重要である。
本発明の実施の形態は、段差を緩和することを可能としており、以下に詳細に説明する。
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。なお、図１に示す断面図は、図９のＡ１−Ａ２断面の一部に相当する。
第１層間絶縁膜５は、半導体基板１上に形成され、当該半導体基板１が露出した第１開口９を有している。断面視における第１開口９の幅は、第１開口端１１間の距離に相当し、第１開口幅Ｗ１で表される。第１配線層２は、第１開口９内の半導体基板１上から第１層間絶縁膜５上に渡って形成されている。
第２層間絶縁膜６は、第１配線層２上の一部および第１層間絶縁膜５上に形成され、平面視で第１開口９と重畳しかつ第１配線層２が露出した第２開口１０を有している。断面視における第２開口１０の幅は、第２開口端１２間の距離に相当し、第２開口幅Ｗ２で表される。ここで、第２開口１０は、第１開口９よりも開口面積が大きい。すなわち、第２開口幅Ｗ２は、第１開口幅Ｗ１よりも大きい。
第２配線層３は、第２開口１０内の第１配線層２上から第２層間絶縁膜６上に渡って形成されている。第３層間絶縁膜７は、第２配線層３および第２層間絶縁膜６を覆うように形成されている。ＳＯＧ膜８は、第３層間絶縁膜７内であって、平面視で第１開口９と重畳するように形成されている。第３配線層４は、第３層間絶縁膜７上に形成されている。
また、高さＨ１は、断面視において、第２開口１０、すなわち第２開口幅Ｗ２における半導体基板１の表面から第３層間絶縁膜７の表面までの高さの最小値を示している。高さＨ２は、断面視において、第２開口端１２における半導体基板１の表面から第３層間絶縁膜７の表面までの高さを示している。本実施の形態１による半導体装置は、第１開口幅Ｗ１、第２開口幅Ｗ２、高さＨ１、および高さＨ２が、下記の式（１）を満足するように構成されている。
（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６ ・・・（１）
上記の式（１）は、換言すれば、（Ｈ２−Ｈ１）／Ｗ３≦３．６である。ここで、Ｗ３は、第１開口端１１と第２開口端１２との間隔である。
図２は、本実施の形態１による半導体装置の第３配線層残発生率を示す図である。具体的には、図２は、（Ｈ２−Ｈ１）／Ｗ３で求められる値を変えたときの第３配線層発生率を示す実験データである。第３配線層発生率は、第３配線層４がエッチングされずに残る確率を示している。図中の１つの黒点は、（Ｈ２−Ｈ１）／Ｗ３で求められる１つの値について４個のサンプルを作成し、当該作成した４個のサンプルから第３配線層発生率を求めたものである。
図２に示すように、（Ｈ２−Ｈ１）／Ｗ３≦３．６、すなわち上記の式（１）を満足するとき、エッチング後に第３配線層４が残らないことが分かる。
以上のことから、本実施の形態１によれば、上記の式（１）を満足するように半導体装置を構成することによって、ＳＯＧ膜８を含む第３層間絶縁膜７の形成後に形成される第３配線層４の断面視における幅が広くなり、スタック領域の段差が緩和される。従って、第３層間絶縁膜７をエッチングする際に当該第３層間絶縁膜７の側壁に反応生成物が付着することを抑制し、エッチング後に第３層間絶縁膜７が残ることを防ぐことが可能となる。また、エッチング後に残った第３層間絶縁膜７が、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となることを防ぐことが可能となる。
＜実施の形態２＞
図３は、本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。なお、図３に示す断面図は、図９のＡ１−Ａ２断面の一部に相当する。
本実施の形態２による半導体装置では、第２開口幅Ｗ２が１μｍ以下であることを特徴としている。すなわち、本実施の形態２による半導体装置は、第２開口幅Ｗ２が下記の式（２）を満足するように構成されている。
Ｗ２≦１μｍ ・・・（２）
その他の構成は、実施の形態１と同様であるため、ここでは詳細な説明を省略する。
図４は、本実施の形態２による半導体装置の第３配線層残発生率を示す図である。具体的には、図４は、Ｗ２の値を変えたときの第３配線層発生率を示す実験データである。図中の１つの黒点は、１つのＷ２の値について１２０個のサンプルを作成し、当該作成した１２０個のサンプルから第３配線層発生率を求めたものである。
図４に示すように、第２開口幅Ｗ２が１μｍ以下、すなわち上記の式（２）を満足するとき、エッチング後に第３配線層４が残らないことが分かる。
以上のことから、本実施の形態２によれば、実施の形態１と比較してスタック領域に埋め込まれるＳＯＧの量は変わらないが、第２開口幅Ｗ２を狭くしているため断面視におけるＳＯＧ膜の厚さが厚くなり、スタック領域の段差が緩和される。従って、第３層間絶縁膜７をエッチングする際に当該第３層間絶縁膜７の側壁に反応生成物が付着することを抑制し、エッチング後に第３層間絶縁膜７が残ることを防ぐことが可能となる。また、エッチング後に残った第３層間絶縁膜７が、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となることを防ぐことが可能となる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体基板、２ 第１配線層、３ 第２配線層、４ 第３配線層、５ 第１層間絶縁膜、６ 第２層間絶縁膜、７ 第３層間絶縁膜、８ ＳＯＧ膜、９ 第１開口、１０ 第２開口、１１ 第１開口端、１２ 第２開口端、１３ 領域、１４ シリコンウエハ、１５ チップ、１６ 領域。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成され、前記半導体基板が露出した第１開口を有する第１層間絶縁膜と、
    前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って形成された第１配線層と、
    前記第１配線層上の一部および前記第１層間絶縁膜上に形成され、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜と、
    前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って形成された第２配線層と、
    前記第２配線層上および前記第２層間絶縁膜上に形成された第３層間絶縁膜と、
    前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜と、
    を備え、
    前記第２開口は、前記第１開口よりも開口面積が大きく、
    断面視において、前記第１開口の幅である第１開口幅をＷ１、前記第２開口の幅である第２開口幅をＷ２、前記半導体基板の表面から前記第２開口における前記第３層間絶縁膜の表面までの高さの最小値をＨ１、および前記半導体基板の表面から前記第２開口の端部である第２開口端における前記第３層間絶縁膜の表面までの高さをＨ２としたとき、
    （Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６
    を満足することを特徴とする、半導体装置。
  2. 半導体基板と、
    前記半導体基板上に形成され、前記半導体基板が露出した第１開口を有する第１層間絶縁膜と、
    前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って形成された第１配線層と、
    前記第１配線層上の一部および前記第１層間絶縁膜上に形成され、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜と、
    前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って形成された第２配線層と、
    前記第２配線層上および前記第２層間絶縁膜上に形成された第３層間絶縁膜と、
    前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜と、
    を備え、
    前記第２開口は、前記第１開口よりも開口面積が大きく、
    断面視において、前記第２開口の幅である第２開口幅をＷ２としたとき、
    Ｗ２≦１μｍ
    を満足することを特徴とする、半導体装置。
  3. （ａ）半導体基板を準備する工程と、
    （ｂ）前記半導体基板上に、前記半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、
    （ｃ）前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って第１配線層を形成する工程と、
    （ｄ）前記第１配線層上の一部および前記第１層間絶縁膜上を覆い、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、
    （ｅ）前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って第２配線層を形成する工程と、
    （ｆ）前記第２配線層上および前記第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、
    （ｇ）前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程と、
    を備え、
    前記第２開口は、前記第１開口よりも開口面積が大きく、
    断面視において、前記第１開口の幅である第１開口幅をＷ１、前記第２開口の幅である第２開口幅をＷ２、前記半導体基板の表面から前記第２開口における前記第３層間絶縁膜の表面までの高さの最小値をＨ１、および前記半導体基板の表面から前記第２開口の端部である第２開口端における前記第３層間絶縁膜の表面までの高さをＨ２としたとき、
    （Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６
    を満足することを特徴とする、半導体装置の製造方法。
  4. （ａ）半導体基板を準備する工程と、
    （ｂ）前記半導体基板上に、前記半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、
    （ｃ）前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って第１配線層を形成する工程と、
    （ｄ）前記第１配線層上の一部および前記第１層間絶縁膜上に、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、
    （ｅ）前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って第２配線層を形成する工程と、
    （ｆ）前記第２配線層上および前記第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、
    （ｇ）前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程と、
    を備え、
    前記第２開口は、前記第１開口よりも開口面積が大きく、
    断面視において、前記第２開口の幅である第２開口幅をＷ２としたとき、
    Ｗ２≦１μｍ
    を満足することを特徴とする、半導体装置の製造方法。
  5. （ｈ）前記第３層間絶縁膜上に第３配線層を形成する工程と、
    （ｉ）前記第３配線層をエッチングする工程と、
    をさらに備えることを特徴とする、請求項３または４に記載の半導体装置の製造方法。
JP2018117583A 2018-06-21 2018-06-21 半導体装置およびその製造方法 Active JP6937724B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018117583A JP6937724B2 (ja) 2018-06-21 2018-06-21 半導体装置およびその製造方法
US16/413,927 US10665547B2 (en) 2018-06-21 2019-05-16 Semiconductor device and method of manufacturing thereof
DE102019208500.8A DE102019208500B4 (de) 2018-06-21 2019-06-12 Halbleitervorrichtung und Verfahren zu deren Herstellung
CN201910517155.5A CN110634835B (zh) 2018-06-21 2019-06-14 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018117583A JP6937724B2 (ja) 2018-06-21 2018-06-21 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019220599A JP2019220599A (ja) 2019-12-26
JP6937724B2 true JP6937724B2 (ja) 2021-09-22

Family

ID=68806033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018117583A Active JP6937724B2 (ja) 2018-06-21 2018-06-21 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10665547B2 (ja)
JP (1) JP6937724B2 (ja)
CN (1) CN110634835B (ja)
DE (1) DE102019208500B4 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5021615A (ja) 1973-06-25 1975-03-07
JPS521615A (en) 1975-06-24 1977-01-07 Tokyo Tatsuno Co Ltd Oil storage tank
JPS6447048U (ja) * 1987-09-18 1989-03-23
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
DE4135810C2 (de) 1990-10-30 2000-04-13 Mitsubishi Electric Corp Halbleitereinrichtung mit einem Zwischenschichtisolierfilm und Verfahren zu deren Herstellung
JPH0521615A (ja) 1991-07-10 1993-01-29 Ricoh Co Ltd 半導体装置とその製造方法
JPH11135622A (ja) 1997-10-27 1999-05-21 Canon Inc 半導体装置及び液晶表示装置及び投射型液晶表示装置及び製造方法
JP2001210645A (ja) * 2000-01-28 2001-08-03 Mitsubishi Electric Corp 半導体装置及び半導体装置の製造方法
JP2002190518A (ja) * 2000-12-20 2002-07-05 Mitsubishi Electric Corp 半導体装置とその製造方法
JP4108310B2 (ja) * 2001-09-28 2008-06-25 富士通株式会社 シリコン含有絶縁膜を有する半導体装置の製造方法
TW584923B (en) * 2003-04-10 2004-04-21 Nanya Technology Corp Bit line contact and method for forming the same
JP5412071B2 (ja) * 2007-08-07 2014-02-12 ローム株式会社 半導体装置
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2010040713A (ja) 2008-08-04 2010-02-18 Seiko Npc Corp 半導体装置
US8587119B2 (en) * 2010-04-16 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture
JP6116220B2 (ja) * 2012-12-12 2017-04-19 三菱電機株式会社 液晶表示パネル

Also Published As

Publication number Publication date
DE102019208500A1 (de) 2019-12-24
CN110634835A (zh) 2019-12-31
US10665547B2 (en) 2020-05-26
CN110634835B (zh) 2023-10-24
DE102019208500B4 (de) 2023-03-23
JP2019220599A (ja) 2019-12-26
US20190393158A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
US8525354B2 (en) Bond pad structure and fabricating method thereof
TWI660402B (zh) 半導體結構及其製造方法
US20100244199A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11107726B2 (en) Method for manufacturing bonding pad in semiconductor device
US20200075482A1 (en) Semiconductor device and manufacturing method thereof
US20090133908A1 (en) Interconnect structure for a microelectronic device, method of manfacturing same, and microelectronic structure containing same
TW202133285A (zh) 具有矽穿孔插塞的半導體元件及其製備方法
US11676815B2 (en) Patterned structure
JP2011049303A (ja) 電気部品およびその製造方法
JP6937724B2 (ja) 半導体装置およびその製造方法
TWI437689B (zh) 半導體裝置
JP2005354046A (ja) 半導体装置の製造方法
TWI431750B (zh) 半導體裝置及其製造方法
US20050136588A1 (en) Method of forming isolation regions
JPH10163198A (ja) 半導体装置およびその製造方法
US8951833B2 (en) Defect free deep trench method for semiconductor chip
TWI714423B (zh) 半導體結構及其製造方法
TWI716055B (zh) 具有精細圖案的半導體元件結構及其製備方法
CN112864003B (zh) 降低表面缺陷影响的刻蚀方法
JP2009218503A (ja) 半導体装置及びその製造方法
JPH07245301A (ja) 半導体装置の製造方法
CN107968045B (zh) 蚀刻方法
US8664114B2 (en) Image sensor and method for fabricating the same
CN116230561A (zh) 一种功率器件终端结构及制作方法
CN111725137A (zh) 一种半导体器件的形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210831

R150 Certificate of patent or registration of utility model

Ref document number: 6937724

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150