CN116230561A - 一种功率器件终端结构及制作方法 - Google Patents

一种功率器件终端结构及制作方法 Download PDF

Info

Publication number
CN116230561A
CN116230561A CN202310177426.3A CN202310177426A CN116230561A CN 116230561 A CN116230561 A CN 116230561A CN 202310177426 A CN202310177426 A CN 202310177426A CN 116230561 A CN116230561 A CN 116230561A
Authority
CN
China
Prior art keywords
layer
annular groove
silicon carbide
power device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310177426.3A
Other languages
English (en)
Inventor
王小文
陈开宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202310177426.3A priority Critical patent/CN116230561A/zh
Publication of CN116230561A publication Critical patent/CN116230561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明提供一种功率器件终端结构及制作方法，该方法包括：提供碳化硅基衬底，碳化硅基衬底包括有源区和终端区；于终端区中形成环状沟槽；于终端区上依次形成场氧层和层间介质层；于碳化硅基衬底上形成覆盖层间介质层的钝化层，钝化层填充入环状沟槽中；于钝化层上形成保护层，保护层覆盖钝化层并延伸至终端区中远离有源区的一侧与碳化硅基衬底的上表面连接。本发明中于SiC衬底的终端区设置环状沟槽，提高了SiC表面粗糙度，进而提高钝化层/保护层与SiC衬底之间的粘附能力，有效避免SiC器件由于高温热膨胀不匹配而发生的钝化层/保护层剥离SiC衬底，从而避免器件高温失效，提高了SiC功率器件的高温可靠性。

Description

一种功率器件终端结构及制作方法
技术领域
本发明属于半导体器件制造领域，涉及一种功率器件终端结构及制作方法。
背景技术
碳化硅(SiC)作为第三代化合物半导体材料，具有优异的物理特性和电特性，SiC基金属氧化物半导体场效晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor，简称MOSFET)具有低导通电阻，高工作频率的特点，在充电桩，电动汽车，光伏逆变等应用领域中具有广阔的应用前景。然而，由于SiC材料特性，热膨胀系数等参数与传统Si基功率器件不同，传统的Si基功率器件的钝化层(Passivation，简称PA)和保护层等并不适用于SiC高压功率器件，特别是在高温高压的恶劣应用环境下，SiC MOSFET表现出较差的可靠性。
因此，如何提供一种功率器件终端结构及制作方法，以提高SiC MOSFET的可靠性，避免高温状态下因热膨胀系数的不匹配导致钝化层/保护层剥离SiC而出现失效等，成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种功率器件终端结构及制作方法，用于解决现有技术中因热膨胀系数的不匹配导致钝化层/保护层剥离SiC而出现失效、器件可靠性差等问题。
为实现上述目的及其他相关目的，本发明提供一种功率器件终端结构的制作方法，包括以下步骤：
提供碳化硅基衬底，所述碳化硅基衬底包括有源区和终端区，所述终端区环设于所述有源区的外侧；
于所述碳化硅基衬底上形成掩膜层并图形化，基于图形化的所述掩膜层于所述终端区中形成环状沟槽，在水平方向上所述有源区位于所述环状沟槽围成的区域内；
于所述终端区上依次形成场氧层和层间介质层，所述场氧层和所述层间介质层在水平方向上与所述环状沟槽间隔预设距离；
于所述碳化硅基衬底上形成钝化层，所述钝化层覆盖所述层间介质层并填充入所述环状沟槽中；
于所述钝化层上形成保护层，所述保护层覆盖所述钝化层并延伸至所述终端区中远离所述有源区的一侧与所述碳化硅基衬底的上表面连接。
可选地，所述碳化硅基衬底包括碳化硅衬底或碳化硅外延片。
可选地，所述掩膜层包括自下而上依次层叠的二氧化硅层/多晶硅层/二氧化硅层。
可选地，所述环状沟槽包括方形环状槽、圆形环状槽中的一种。
可选地，所述环状沟槽的数量为多个，多个所述环状沟槽呈同心环排布。
可选地，所述环状沟槽的槽宽度范围为2.5-3.5μm，相邻所述环状沟槽的距离范围为1.5-2.5μm。
本发明还提供一种功率器件终端结构，包括：
碳化硅基衬底，包括有源区和终端区，所述终端区环设于所述有源区的外侧；
环状沟槽，位于所述终端区中，在水平方向上所述有源区位于所述环状沟槽围成的区域内；
场氧层，位于所述终端区上，所述场氧层在水平方向上与所述环状沟槽间隔预设距离；
层间介质层，位于所述场氧层上，所述层间介质层在水平方向上与所述环状沟槽间隔预设距离；
钝化层，位于所述层间介质层上方覆盖所述层间介质层，且所述钝化层并填充入所述环状沟槽中；
保护层，位于所述钝化层上方覆盖所述钝化层，所述保护层并延伸至所述终端区中远离所述有源区的一侧与所述碳化硅基衬底的上表面连接。
可选地，所述环状沟槽包括方形环状槽、圆形环状槽中的一种。
可选地，所述环状沟槽的数量为多个，多个所述环状沟槽呈同心环排布。
可选地，所述环状沟槽的槽宽度范围为2.5-3.5μm，相邻所述环状沟槽的距离范围为1.5-2.5μm。
如上所述，本发明的功率器件终端结构及制作方法中，于SiC衬底的终端区设置环状沟槽，提高了SiC表面粗糙度，进而提高钝化层/保护层与SiC衬底之间的粘附能力，有效避免SiC器件由于高温热膨胀不匹配而发生的钝化层/保护层剥离SiC衬底，从而避免器件高温失效，提高了SiC功率器件的高温可靠性。
附图说明
图1显示为本发明的功率器件终端结构的制作方法的工艺流程图。
图2显示为本发明的功率器件终端结构的制作方法中提供碳化硅基衬底的示意图。
图3显示为本发明的功率器件终端结构的制作方法中于碳化硅基衬底上形成掩膜层的示意图。
图4显示为本发明的功率器件终端结构的制作方法中于掩膜层中形成开口的示意图。
图5显示为本发明的功率器件终端结构的制作方法中于终端区形成环状沟槽的示意图。
图6显示为本发明的功率器件终端结构的制作方法中形成环状沟槽的俯视图。
图7显示为本发明的功率器件终端结构的制作方法中于终端区依次形成场氧层、层间介质层的示意图。
图8显示为本发明的功率器件终端结构的制作方法中于终端区形成钝化层的示意图。
图9显示为本发明的功率器件终端结构的制作方法中于终端区形成保护层的示意图。
元件标号说明
1 碳化硅基衬底
10 有源区
11 终端区
110 环状沟槽
2 掩膜层
20 下层二氧化硅层
21 多晶硅层
22 上层二氧化硅层
23 掩膜开口
3 场氧层
4 层间介质层
5 钝化层
6 保护层
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种功率器件终端结构的制作方法，请参阅图1，显示为该方法的工艺流程图，包括以下步骤：
S1：提供碳化硅基衬底，所述碳化硅基衬底包括有源区和终端区，所述终端区环设于所述有源区的外侧；
S2：于所述碳化硅基衬底上形成掩膜层并图形化，基于图形化的所述掩膜层于所述终端区中形成环状沟槽，在水平方向上所述有源区位于所述环状沟槽围成的区域内；
S3：于所述终端区上依次形成场氧层和层间介质层，所述场氧层和所述层间介质层在水平方向上与所述环状沟槽间隔预设距离；
S4：于所述碳化硅基衬底上形成钝化层，所述钝化层覆盖所述层间介质层并填充入所述环状沟槽中；
S5：于所述钝化层上形成保护层，所述保护层覆盖所述钝化层并延伸至所述终端区中远离所述有源区的一侧与所述碳化硅基衬底的上表面连接。
首先，请参阅图2，执行步骤S1：提供碳化硅基衬底1，所述碳化硅基衬底1包括有源区10和终端区11，所述终端区11环设于所述有源区10的外侧。
作为示例，所述碳化硅基衬底1包括碳化硅衬底或碳化硅外延片；具体地，图2显示了所述碳化硅基衬底1的部分示意图，请参阅后续图6，显示为所述终端区11环设于所述有源区10的外侧。
接着，请参阅图3至图6，执行步骤S2：于所述碳化硅基衬底1上形成掩膜层2并图形化，基于图形化的所述掩膜层2于所述终端区11中形成环状沟槽110，在水平方向上所述有源区10位于所述环状沟槽110围成的区域内。
作为示例，如图3所示，于所述碳化硅基衬底1的上表面形成所述掩膜层2，本实施例中，所述掩膜层2包括自下而上依次层叠的二氧化硅层/多晶硅层/二氧化硅层，即于所述碳化硅基衬底1上依次形成下层二氧化硅层20、多晶硅层21和上层二氧化硅层22，以构成所述掩膜层2。
作为示例，采用二氧化硅层/多晶硅层/二氧化硅层作为掩膜叠层，相较于常规的氧化硅层或氮化硅层掩膜，能够提高所述环状沟槽110的均匀性；当然，在其它示例中，可以根据实际需求采用氧化硅掩膜层或氮化硅掩膜层。
作为示例，如图4所示，根据待形成所述环形沟槽110的位置，于所述掩膜层2中形成掩膜开口23；具体地，于所述掩膜层2上形成光刻胶层并图形化，基于图形化的所述光刻胶层刻蚀所述掩膜层2以形成所述掩膜开口23。
作为示例，如图5所示，基于图形化的所述掩膜层2刻蚀所述碳化硅基衬底1，于终端区11中形成所述环状沟槽110，其中，所述环状沟槽110位于所述终端区11中远离所述有源区10的一侧，即于器件的边缘区域形成所述环状沟槽110。
作为示例，形成所述环状沟槽110后，还包括采用刻蚀法、研磨法或其它合适的方法去除所述掩膜层2的步骤。
作为示例，所述环状沟槽110包括方形环状槽、圆形环状槽中的一种；所述环状沟槽110的数量为多个，多个所述环状沟槽110呈同心环排布。如图6所示，显示为形成所述环状沟槽110后的所述碳化硅基衬底1的俯视图，具体地，本实施例中，所述环状沟槽110为方形环状槽，所述环状沟槽110的数量为两个，所述环状沟槽110的槽宽度范围为2.5-3.5μm，所述环状沟槽110的槽深度范围为400-600nm，相邻所述环状沟槽的距离范围为1.5-2.5μm。在其它示例中，所述环状沟槽110的槽宽度、槽深度与相邻所述环状沟槽110的距离根据实际需求进行设置，不以本实施例为限制。
接着，请参阅图7，执行步骤S3：于所述终端区11上依次形成场氧层3和层间介质层4，所述场氧层3和所述层间介质层4在水平方向上与所述环状沟槽110间隔预设距离。
作为示例，所述场氧层3和所述层间介质层4位于所述终端区11上靠近所述有源区10的一侧，所述场氧层3和所述层间介质层4与所述环状沟槽110间隔预设距离，用于后续形成钝化层5时所述钝化层5填充入所述环状沟槽110中(见后续图8)。
接着，请参阅图8，执行步骤S4：于所述碳化硅基衬底1上形成钝化层5，所述钝化层5覆盖所述层间介质层4并填充入所述环状沟槽110中。
作为示例，所述终端区11边缘形成有所述环状沟槽110，所述环状沟槽110提高了所述碳化硅基衬底1的表面粗糙度，所述钝化层5填充入所述环状沟槽110中提高了所述钝化层5与所述碳化硅基衬底1之间的粘附力，有效避免了所述钝化层5由于热膨胀系数与所述碳化硅基衬底1差异出现高温热膨胀不匹配而从所述碳化硅基衬底1上剥离。
接着，请参阅图9，执行步骤S5：于所述钝化层5上形成保护层6，所述保护层6覆盖所述钝化层5并延伸至所述终端区11中远离所述有源区10的一侧与所述碳化硅基衬底1的上表面连接。
作为示例，由于所述环状沟槽110的存在，所述钝化层5填充入所述环状沟槽110时，在垂直方向上，所述钝化层5的上表面与所述环状沟槽110相对应的区域存在下凹，即提高了所述钝化层5的表面粗糙度，提高所述保护层6与所述钝化层5之间的粘附力，进而提高了与所述碳化硅基衬底1之间的粘附力。
作为示例，所述保护层6包括聚酰亚胺(Polymide，简称PI)或其它合适的材料，在功率器件制造中还形成有覆盖芯片的封装层(未图示)，所述保护层6用于避免封装材料中的离子在可靠性测试过程中进入芯片内部。当然，在另一示例中，根据功率器件的性能要求，所述保护层6采用环氧树脂等作为封装层，易属于本发明所保护的范畴。
作为示例，未形成环状沟槽的器件在175℃环境温度下做可靠性测试时因热膨胀系数不匹配导致钝化层/保护层剥离，而形成环状沟槽的器件，可有效避免同条件下由于钝化层/保护层剥离导致的可靠性失效。
如上所述，本发明的功率器件终端结构的制作方法中，于SiC衬底的终端区形成环状沟槽，提高了SiC表面粗糙度，进而提高钝化层/保护层与SiC衬底之间的粘附能力，有效避免SiC器件由于高温热膨胀不匹配而发生的钝化层/保护层剥离SiC衬底，从而避免器件高温失效，提高了SiC功率器件的高温可靠性。
实施例二
本实施例提供一种功率器件终端结构，所述功率器件终端结构可由实施例一所述的功率器件终端结构的制作方法制作得到，但不限制实施例一所述的制作方法。
请参阅图9，该功率器件终端结构包括碳化硅基衬底1、环状沟槽110、场氧层3、层间介质层4、钝化层5与保护层6，其中，所述碳化硅基衬底1包括有源区10和终端区11，所述终端区11环设于所述有源区10的外侧；所述环状沟槽110位于所述终端区11中，在水平方向上所述有源区10位于所述环状沟槽110围成的区域内；所述场氧层3位于所述终端区11上，所述场氧层3在水平方向上与所述环状沟槽110间隔预设距离；所述层间介质层4位于所述场氧层3上，所述层间介质层4在水平方向上与所述环状沟槽110间隔预设距离；所述钝化层5位于所述层间介质层4上方覆盖所述层间介质层4并填充入所述环状沟槽110中；所述保护层6位于所述钝化层5上方覆盖所述钝化层5，并延伸至所述终端区11中远离所述有源区10的一侧与所述碳化硅基衬底1的上表面连接。
作为示例，所述碳化硅基衬底1包括碳化硅衬底或碳化硅外延片。
作为示例，所述环状沟槽110包括方形环状槽、圆形环状槽中的一种，所述环状沟槽110位于所述终端区11中远离所述有源区10的一侧，即于器件的边缘区域形成所述环状沟槽110。
作为示例，所述环状沟槽110的数量为多个，多个所述环状沟槽110呈同心环排布。如图6所示，显示为所述环状沟槽110分布于所述碳化硅基衬底1的俯视图，具体地，本实施例中，所述环状沟槽110为方形环状槽，所述环状沟槽110的数量为两个，所述环状沟槽110的槽宽度范围为2.5-3.5μm，所述环状沟槽110的槽深度范围为400-600nm，相邻所述环状沟槽的距离范围为1.5-2.5μm。在其它示例中，所述环状沟槽110的槽宽度、槽深度与相邻所述环状沟槽110的距离根据实际需求进行设置，不以本实施例为限制。
作为示例，所述场氧层3和所述层间介质层4位于所述终端区11上靠近所述有源区10的一侧，所述场氧层3和所述层间介质层4与所述环状沟槽110间隔预设距离，使得所述钝化层5能够填充入所述环状沟槽110中。
作为示例，所述终端区11边缘形成有所述环状沟槽110，所述环状沟槽110提高了所述碳化硅基衬底1的表面粗糙度，所述钝化层5填充入所述环状沟槽110中提高了所述钝化层5与所述碳化硅基衬底1之间的粘附力，有效避免了所述钝化层5由于热膨胀系数与所述碳化硅基衬底1差异出现高温热膨胀不匹配而从所述碳化硅基衬底1上剥离。
作为示例，由于所述环状沟槽110的存在，在垂直方向上，所述钝化层5的上表面与所述环状沟槽110相对应的区域存在下凹，即提高了所述钝化层5的表面粗糙度，使得所述保护层6与所述钝化层5之间的粘附力提高，进而提高了与所述碳化硅基衬底1之间的粘附力。
综上所述，本发明的功率器件终端结构及制作方法中，于SiC衬底的终端区设置环状沟槽，提高了SiC表面粗糙度，进而提高钝化层/保护层与SiC衬底之间的粘附能力，有效避免SiC器件由于高温热膨胀不匹配而发生的钝化层/保护层剥离SiC衬底，从而避免器件高温失效，提高了SiC功率器件的高温可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种功率器件终端结构的制作方法，其特征在于，包括以下步骤：
提供碳化硅基衬底，所述碳化硅基衬底包括有源区和终端区，所述终端区环设于所述有源区的外侧；
于所述碳化硅基衬底上形成掩膜层并图形化，基于图形化的所述掩膜层于所述终端区中形成环状沟槽，在水平方向上所述有源区位于所述环状沟槽围成的区域内；
于所述终端区上依次形成场氧层和层间介质层，所述场氧层和所述层间介质层在水平方向上与所述环状沟槽间隔预设距离；
于所述碳化硅基衬底上形成钝化层，所述钝化层覆盖所述层间介质层并填充入所述环状沟槽中；
于所述钝化层上形成保护层，所述保护层覆盖所述钝化层并延伸至所述终端区中远离所述有源区的一侧与所述碳化硅基衬底的上表面连接。
2.根据权利要求1所述的功率器件终端结构的制作方法，其特征在于：所述碳化硅基衬底包括碳化硅衬底或碳化硅外延片。
3.根据权利要求1所述的功率器件终端结构的制作方法，其特征在于：所述掩膜层包括自下而上依次层叠的二氧化硅层/多晶硅层/二氧化硅层。
4.根据权利要求1所述的功率器件终端结构的制作方法，其特征在于：所述环状沟槽包括方形环状槽、圆形环状槽中的一种。
5.根据权利要求1所述的功率器件终端结构的制作方法，其特征在于：所述环状沟槽的数量为多个，多个所述环状沟槽呈同心环排布。
6.根据权利要求5所述的功率器件终端结构的制作方法，其特征在于：所述环状沟槽的槽宽度范围为2.5-3.5μm，相邻所述环状沟槽的距离范围为1.5-2.5μm。
7.一种功率器件终端结构，其特征在于，包括：
碳化硅基衬底，包括有源区和终端区，所述终端区环设于所述有源区的外侧；
环状沟槽，位于所述终端区中，在水平方向上所述有源区位于所述环状沟槽围成的区域内；
场氧层，位于所述终端区上，所述场氧层在水平方向上与所述环状沟槽间隔预设距离；
层间介质层，位于所述场氧层上，所述层间介质层在水平方向上与所述环状沟槽间隔预设距离；
钝化层，位于所述层间介质层上方覆盖所述层间介质层，且所述钝化层并填充入所述环状沟槽中；
保护层，位于所述钝化层上方覆盖所述钝化层，所述保护层并延伸至所述终端区中远离所述有源区的一侧与所述碳化硅基衬底的上表面连接。
8.根据权利要求7所述的功率器件终端结构，其特征在于：所述环状沟槽包括方形环状槽、圆形环状槽中的一种。
9.根据权利要求7所述的功率器件终端结构，其特征在于，所述环状沟槽的数量为多个，多个所述环状沟槽呈同心环排布。
10.根据权利要求9所述的功率器件终端结构，其特征在于，其特征在于：所述环状沟槽的槽宽度范围为2.5-3.5μm，相邻所述环状沟槽的距离范围为1.5-2.5μm。
CN202310177426.3A 2023-02-28 2023-02-28 一种功率器件终端结构及制作方法 Pending CN116230561A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310177426.3A CN116230561A (zh) 2023-02-28 2023-02-28 一种功率器件终端结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310177426.3A CN116230561A (zh) 2023-02-28 2023-02-28 一种功率器件终端结构及制作方法

Publications (1)

Publication Number Publication Date
CN116230561A true CN116230561A (zh) 2023-06-06

Family

ID=86572727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310177426.3A Pending CN116230561A (zh) 2023-02-28 2023-02-28 一种功率器件终端结构及制作方法

Country Status (1)

Country Link
CN (1) CN116230561A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200098936A1 (en) * 2017-04-17 2020-03-26 Korea Electrotechnology Research Institute Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same
CN112599607A (zh) * 2019-10-02 2021-04-02 意法半导体股份有限公司 具有改进的鲁棒性的碳化硅功率器件和对应的制造方法
CN114141614A (zh) * 2020-09-04 2022-03-04 意法半导体股份有限公司 电子设备元件制造方法、相关元件、电子设备和电子装置
US20220076955A1 (en) * 2020-09-04 2022-03-10 Stmicroelectronics S.R.L. Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200098936A1 (en) * 2017-04-17 2020-03-26 Korea Electrotechnology Research Institute Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same
CN112599607A (zh) * 2019-10-02 2021-04-02 意法半导体股份有限公司 具有改进的鲁棒性的碳化硅功率器件和对应的制造方法
CN114141614A (zh) * 2020-09-04 2022-03-04 意法半导体股份有限公司 电子设备元件制造方法、相关元件、电子设备和电子装置
US20220076955A1 (en) * 2020-09-04 2022-03-10 Stmicroelectronics S.R.L. Manufacturing method of an element of an electronic device having improved reliability, and related element, electronic device and electronic apparatus

Similar Documents

Publication Publication Date Title
US8004066B2 (en) Crack stop and moisture barrier
TWI441302B (zh) 半導體裝置
US20230092543A1 (en) Silicon carbide power device with improved robustness and corresponding manufacturing process
US20180190597A1 (en) Guard ring structure and method for forming the same
CN113644027B (zh) 一种集成电感的沟槽功率器件及其制造方法
US11646289B2 (en) RF devices with enhanced performance and methods of forming the same
US11094591B2 (en) Semiconductor structure and fabrication method thereof
US20210020498A1 (en) Method For Manufacturing Semiconductor Device
US11810954B2 (en) Semiconductor devices with dissimlar materials and methods
JP2016171150A (ja) 半導体装置
US20110180922A1 (en) Semiconductor chip, seal-ring structure and manufacturing process thereof
CN109390353A (zh) 半导体元件及其制作方法
KR20030026912A (ko) 고전압 주변부
CN110875257B (zh) 射频装置以及其制作方法
US9269616B2 (en) Semiconductor device structure and method of forming
CN116230561A (zh) 一种功率器件终端结构及制作方法
TWI692041B (zh) 半導體裝置及其製造方法
US11387158B2 (en) Semiconductor device and semiconductor element
US5500377A (en) Method of making surge suppressor switching device
CN212991039U (zh) 一种具有半导体器件的晶圆及半导体器件
CN112017967A (zh) 背面金属化半导体结构及制备方法
JP6937724B2 (ja) 半導体装置およびその製造方法
US11764110B2 (en) Moat coverage with dielectric film for device passivation and singulation
US11810786B2 (en) Method for fabricating semiconductor device
CN113097091B (zh) 一种半导体结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination