TWI692041B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI692041B
TWI692041B TW106107264A TW106107264A TWI692041B TW I692041 B TWI692041 B TW I692041B TW 106107264 A TW106107264 A TW 106107264A TW 106107264 A TW106107264 A TW 106107264A TW I692041 B TWI692041 B TW I692041B
Authority
TW
Taiwan
Prior art keywords
area
seal ring
wafer
insulating layer
semiconductor structure
Prior art date
Application number
TW106107264A
Other languages
English (en)
Other versions
TW201802966A (zh
Inventor
劉子正
藍若琳
胡毓祥
郭宏瑞
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201802966A publication Critical patent/TW201802966A/zh
Application granted granted Critical
Publication of TWI692041B publication Critical patent/TWI692041B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)

Abstract

一種製造半導體裝置的方法，包含：接收半導體結構，其具有晶片區域、圍繞晶片區域的密封環區域及圍繞密封環區域定義的切割區域，半導體結構包含於晶片區域內的半導體晶片；以及模塑化合物設置圍繞半導體晶片且分布於晶片區域、密封環區域及切割區域內；形成絕緣膜於半導體結構的晶片區域及半導體結構的密封環區域上；形成密封環於半導體結構的密封環區域上且側向鄰接絕緣膜，其中密封環具有側表面背對絕緣膜；以及形成保護層，其定義出位於密封環的側表面上方的平滑斜側表面。

Description

半導體裝置及其製造方法
本揭露實施例是有關於一種半導體裝置及其製造方法。
半導體裝置通常是藉由放置多個積體電路(integrated circuits,ICs)於如矽的半導體晶圓上方的矩陣圖案內而製得，而各積體電路由多個元件形成，且具有特定功能。
放置在晶圓基板上的多個晶片透過呈現柵格圖案的切割區域(切割線)彼此隔開。在透過半導體製程形成多個晶片於單個基板上方之後，透過沿著切割區域將基板切割成個別的晶片，以將基板分離成個別的半導體裝置。
根據本揭露之一些實施例，一種製造半導體裝置的方法，包含：接收半導體結構，其具有晶片區域、圍繞晶片區域的密封環區域及圍繞密封環區域定義的切割區域，半導體結構包含於晶片區域內的半導體晶片；以及模塑 化合物設置圍繞半導體晶片且分布於晶片區域、密封環區域及切割區域內；形成絕緣膜於半導體結構的晶片區域及半導體結構的密封環區域上；形成密封環於半導體結構的密封環區域上且側向鄰接絕緣膜，其中密封環具有側表面背對絕緣膜；以及形成保護層，其定義出位於密封環的側表面上方的平滑斜側表面。
根據本揭露之一些實施例，一種製造半導體裝置的方法包含：接收半導體結構，其具有晶片區域、圍繞晶片區域的密封環區域及圍繞密封環區域的切割區域，半導體結構包含於晶片區域內的半導體晶片；以及模塑化合物位於晶片區域、密封環區域及切割區域內且圍繞半導體晶片；形成第一絕緣層於半導體結構的晶片區域及半導體結構的密封環區域上；形成第一導電特徵於半導體結構的密封環區域上且側向鄰接第一絕緣層的周邊部分；形成第二絕緣層於第一絕緣層上，但仍暴露出第一導電特徵之背對第一絕緣層的側表面；形成第二導電特徵於第二絕緣層的周邊部分上方且側向鄰接第二絕緣層的周邊部分，但仍暴露出第二導電特徵之背對第二絕緣層的側表面；以及形成保護層，其定義出位於第一及第二導電特徵的側表面上方的平滑斜側表面。
根據本揭露之一些實施例，半導體裝置包含半導體結構、密封環及絕緣結構。半導體結構包含晶片區域及密封環區域圍繞晶片區域。半導體結構包含半導體晶片位於晶片區域內；導電圖案位於密封環區域內；以及模塑化合物位於晶片區域及密封環區域內，且圍繞半導體晶片，其中導 電圖案具有一上表面與模塑化合物的一上表面共平面。密封環位於半導體結構的密封環區域上方。絕緣結構位於半導體結構的晶片區域及半導體結構的密封環區域上方，其中絕緣結構包含覆蓋密封環之頂面的頂部、覆蓋密封環之側面的底部以及自頂部向底部延伸的平滑斜側表面。
100:半導體結構
100a:晶片區域
100b:密封環區域
100c:切割區域
110:半導體晶片
120:模塑化合物
130:導電圖案
140:通孔
150:載體基板
160:絕緣層
170:離型層
200:絕緣膜
200’:絕緣結構
210:第一絕緣層
220:第二絕緣層
230:第三絕緣層
240:保護層
240a:大致平滑斜側表面
300:密封環
300a:側表面
310:第一導電層/特徵
320:第二導電層/特徵
330:第三導電層/特徵
400:凸塊下金屬
50、90:半導體裝置
520:球
540:裝置
2-2’:線段
t1、t2:厚度
為讓本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖繪示根據本發明數個實施例之一種半導體結構的上視圖。
第2-5圖繪示根據本發明數個實施例之一種製造半導體裝置於各個階段的剖面圖。
第6-9圖繪示根據本發明數個實施例之一種製造半導體裝置於各個階段的剖面圖。
第10圖繪示根據本發明數個實施例之密封環及絕緣結構的SEM影像。
以下提供本揭露之多種不同的實施例或實例，以實現所提供之標的的不同技術特徵。下述具體實例的元件和設計用以簡化本揭露。當然，這些僅為示例，而非用以限定本揭露。舉例而言，說明書中揭示形成第一特徵結構於第二特徵結構之上方，其包括第一特徵結構與第二特徵結構形 成而直接接觸的實施例，亦包括於第一特徵結構與第二特徵結構之間另有其他特徵結構的實施例，亦即，第一特徵結構與第二特徵結構並非直接接觸。此外，本揭露於各個實例中可能用到重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述結構之間的關係。
另外，空間相對用語，如「下」、「上」等，是用以方便描述一元件或特徵與其他元件或特徵在圖式中的相對關係。這些空間相對用語旨在包含除了圖式中所示之方位以外，裝置在使用或操作時的不同方位。裝置可被另外定位(例如旋轉90度或其他方位)，而本文所使用的空間相對敘述亦可相對應地進行解釋。
如上所述，在透過半導體製程形成多個晶片於單個基板上方之後，透過沿著切割區域將基板切割成個別的晶片，以將基板分離成個別的半導體裝置。假如模塑化合物及絕緣層(例如聚醯亞胺層)位於切割區域，可進行雷射預切割製程，以切割絕緣層，從而暴露出模塑化合物的一部分，然後進行模切製程，以切割模塑化合物。然而雷射預切割製程是昂貴的。
本揭露提供一種製造半導體裝置的方法，其不在切割線區域形成絕緣層，以除去對於雷射預切割製程的需求，從而降低生產成本。此外，此製造半導體裝置的方法可避免在製程期間的各種分層(剝離)，特別是使用化學物的濕製程，如光阻剝離製程或蝕刻製程。此製造半導體裝置的 方法的實施例將於以下詳加敘述。
第1圖繪示根據本發明數個實施例之一種半導體結構100的上視圖。第2-5圖繪示根據本發明數個實施例之一種製造半導體裝置50於各個階段的剖面圖。
第2圖繪示根據本發明數個實施例之沿著第1圖剖面線段2-2’的半導體結構100的剖面圖。如第1及2圖所示，示出了半導體結構100。參照第1圖的上視圖，在實際應用中，其可為多個晶片區域(在此僅顯示一個)被定義在一個晶圓上，而這些晶片區域藉由多個環形密封環區域(未繪示)彼此隔開。此外，提供呈現柵格圖案的多個切割線/區域(未繪示)，以虛擬地使晶圓上鄰近的晶片彼此分離。半導體結構100具有晶片區域100a、圍繞晶片區域100a的密封環區域100b及圍繞密封環區域100b定義的切割區域100c。
半導體結構100包含半導體晶片(晶粒)110及模塑化合物120設置圍繞半導體晶片110，如第1圖所示。如第2圖所示，半導體晶片110位於晶片區域100a內。模塑化合物120分布於晶片區域100a、密封環區域100b及切割區域100c內。在一些實施例中，半導體晶片110具有一上表面與模塑化合物120的一上表面共平面。
在一些實施例中，如第2圖所示，半導體結構100更包含導電圖案130位於密封環區域100b內。在一些實施例中，導電圖案130與半導體晶片110是隔開的。在一些實施例中，導電圖案130具有一上表面與模塑化合物120的 一上表面共平面。在一些實施例中，導電圖案130包含銅。在一些實施例中，如第1圖所示，導電圖案130包含矩形環狀輪廓，其連續地圍繞半導體晶片110。在一些實施例中，如第1圖所示，導電圖案130的一側與半導體晶片110的一側大致平行。
在一些實施例中，如第2圖所示，半導體結構100更包含通孔140位於晶片區域100a內。在一些實施例中，通孔140設置用以連接其他元件(未繪示)。在一些實施例中，通孔140為貫通集成扇出型孔(through InFO(integrated fan-out)via,TIV)。在一些實施例中，通孔140被側向地安排在半導體晶片110與導電圖案130之間。在一些實施例中，通孔140包含銅。在一些實施例中，如第1圖所示，安排多個圓形通孔140圍繞半導體晶片110，而其進一步被環形導電圖案130所圍繞。
如第2圖所示，半導體結構100更包含載體基板150位於半導體晶片110及模塑化合物120的下方。在一些實施例中，載體基板150亦位於導體圖案130及通孔140的下方。在一些實施例中，載體基板150設置用以在一系列的製程中，如微影及蝕刻製程、電鍍製程及/或安裝製程，支撐半導體晶片110及模塑化合物120。在一些實施例中，載體基板150由玻璃、石英或任何其他合適的材料製成。
如第2圖所示，半導體結構100更包含絕緣層160，其被安排在半導體晶片110/模塑化合物120與載體基板150之間。在一些實施例中，絕緣層160包含聚醯亞胺樹 脂。
在一些實施例中，半導體結構100更包含離型層170位於絕緣層160與載體基板150之間。在一些實施例中，離型層170設置用以從絕緣層160分離載體基板150。在一些實施例中，離型層170為光熱轉換(light to heat conversion,LTHC)層。
如第3圖所示，形成絕緣膜200於半導體結構100的晶片區域100a及半導體結構100的密封環區域100b上。此外，形成密封環300於半導體結構100的密封環區域100b上。此密封環300被形成側向鄰接絕緣膜200，且具有露出側表面300a背對絕緣膜200。在一些實施例中，形成密封環300於導電圖案130的上方，且接觸導電圖案130。
在一些實施例中，形成絕緣膜200包含形成多個絕緣層彼此堆疊且呈現階梯狀構造，如第一絕緣層210、第二絕緣層220及第三絕緣層230，如第3圖所示。在一些實施例中，密封環300包含多個導電層/特徵彼此連接，如第一導電層/特徵310、第二導電層/特徵320及第三導電層/特徵330，如第3圖所示。在一些實施例中，形成密封環300包含形成密封環300的階梯狀部分(如第一、第二及第三導電特徵310、320及330)側向鄰接呈現階梯狀構造的絕緣層(如第一、第二及第三絕緣層210、220及230)。形成絕緣膜200及密封環300的實施例將於以下詳加敘述。
在一些實施例中，第一絕緣層210形成於半導體結構100的晶片區域100a及半導體結構100的密封環區 域100b上方。在一些實施例中，毯覆式形成(如旋轉塗佈)第一絕緣材料(未繪示)於晶片區域100a及密封環區域100b上方，然後圖案化，如使用微影(包含曝光及顯影)製程，以形成第一絕緣層210。在一些實施例中，第一絕緣層210包含聚醯亞胺樹脂。
在一些實施例中，形成第一絕緣層210更包含形成第一絕緣層210於導電圖案130上方並接觸導電圖案130。在一些實施例中，相較於模塑化合物120，導電圖案130具有較強的光反射，而使得曝光製程的製程窗較大。因此，導電圖案130可幫助形成第一絕緣層210的小開口(例如直徑小於或等於10微米)。
在一些實施例中，第一導電層310形成於半導體結構100的晶片區域100a及半導體結構100的密封環區域100b上方，且側向鄰接第一絕緣層210的周邊部分(未標示)。在一些實施例中，形成於密封環區域100b上方的第一導電層310作為密封環300的一部分，而形成於晶片區域100a上方的第一導電層310作為互連結構(未標示)的一部分。在一些實施例中，毯覆式形成(如電鍍)第一導電材料(未繪示)於第一絕緣層210上方，然後圖案化(如使用微影及蝕刻製程)，以形成第一導電層310。在一些實施例中，第一導電層310包含銅。
在一些實施例中，第二絕緣層220形成於第一絕緣層210上方，但仍暴露出第一導電特徵310的一側表面，此側表面背對第一絕緣層210。在一些實施例中，毯覆 式形成(如旋轉塗佈)第二絕緣材料(未繪示)於第一絕緣層210及第一導電層310上方，然後圖案化(如使用微影(包含曝光及顯影)製程)，以形成第二絕緣層220。在一些實施例中，第二絕緣層220包含聚醯亞胺樹脂。
在一些實施例中，第二導電層320形成於第二絕緣層220的周邊部分的上方，且側向鄰接第二絕緣層220的周邊部分，但仍暴露出第二導電特徵320的一側表面，此側表面背對第二絕緣層220。在一些實施例中，第二導電層320形成於第二絕緣層220的周邊部分及第一導電特徵310的上方，且接觸第二絕緣層220的周邊部分及第一導電特徵310。在一些實施例中，形成於密封環區域100b上方的第二導電層320作為密封環300的一部分，而形成於晶片區域100a上方的第二導電層320作為互連結構(未標示)的一部分。在一些實施例中，毯覆式形成(如電鍍)第二導電材料(未繪示)於第二絕緣層220及第一導電特徵310上方，然後圖案化(如使用微影及蝕刻製程)，以形成第二導電層320。在一些實施例中，第二導電層320包含銅。
在一些實施例中，第三絕緣層230形成於第二絕緣層220上方，但仍暴露出第二導電特徵320的一側表面，此側表面背對第二絕緣層220。在一些實施例中，毯覆式形成(如旋轉塗佈)第三絕緣材料(未繪示)於第二絕緣層220及第二導電層320上方，然後圖案化(如使用微影(包含曝光及顯影)製程)，以形成第三絕緣層230。在一些實施例中，第三絕緣層230包含聚醯亞胺樹脂。
在一些實施例中，第三導電層330形成於第三絕緣層230的周邊部分的上方，且側向鄰接第三絕緣層230的周邊部分。在一些實施例中，第三導電層330形成於第三絕緣層230的周邊部分及第二導電層320的上方，且接觸第三絕緣層230的周邊部分及第二導電層320。在一些實施例中，形成於密封環區域100b上方的第三導電層330作為密封環300的一部分，而形成於晶片區域100a上方的第三導電層330作為互連結構(未標示)的一部分。在一些實施例中，毯覆式形成(如電鍍)第三導電材料(未繪示)於第三絕緣層230及第二導電層320上方，然後圖案化(如使用微影及蝕刻製程)，以形成第三導電層330。在一些實施例中，第三導電層330包含銅。
如第4圖所示，在形成絕緣膜200及密封環300之後，形成保護層240，其定義出位於密封環300的露出側表面300a上方的大致平滑斜側表面240a。在一些實施例中，大致平滑斜側表面240a形成於第一及第二導電特徵310及320的露出側表面的上方。在一些實施例中，形成保護層240包含形成保護層240，其定義出位於密封環300的階梯狀部分上方的大致平滑斜側表面240a。在此的用語「大致平滑斜側表面」是指在放大的剖面圖中，此斜側表面的輪廓沒有突兀的起伏，例如，如第10圖所示。在一些實施例中，形成保護層240接觸第一導電特徵310及第二導電特徵320。在一些實施例中，形成保護層240更接觸第三導電層330。在一些實施例中，保護層240由與絕緣膜200相同的 材料製成。在一些實施例中，保護層240由與第一絕緣層210、第二絕緣層220或第三絕緣層230相同的材料製成。在一些實施例中，保護層240包含聚醯亞胺樹脂。在一些實施例中，毯覆式形成(如旋轉塗佈)保護材料(未繪示)於絕緣膜200及密封環300上方，然後圖案化(如使用微影(包含曝光及顯影)製程)，以形成保護層240。
在一些實施例中，由於保護層240、密封環300的階梯狀部分及呈現階梯狀構造的絕緣膜200，使得在絕緣膜200與半導體結構100之間(如第一絕緣層210與導電圖案130之間)或保護層240與導電圖案130之間沒有發生分層。並且，在第一及第二絕緣層210、220之間、第二及第三絕緣層220、230之間或第三絕緣層230與保護層240之間也沒有分層。在一些實施例中，密封環300及導電圖案130構成完整的壁，以提供優異的防潮性。
如第5圖所示，在形成保護層240之後，形成多個凸塊下金屬(under-bump-metallugies,UBMS)400於第三導電層330上方且接觸第三導電層330。在一些實施例中，在形成凸塊下金屬400之後，形成球520及裝置540分別接觸凸塊下金屬400。在一些實施例中，這些球520構成球柵陣列(ball grid array,BGA)，而此球520亦可稱為球柵陣列焊墊。在一些實施例中，裝置540為集成被動元件(integrated passive device,IPD)。
在一些實施例中，在形成球520及裝置540之後，移除載體基板150。在一些實施例中，使用去接合製程 (如雷射製程)，移除載體基板150。詳細而言，如第4及5圖所示，進行去接合製程，以移除離型層170，從而自載體基板150分離出絕緣層160及其上方的結構。
在一些實施例中，在進行去接合製程之後，進行雷射鑽孔製程，以形成貫通孔(未標示)貫穿絕緣層160，從而露出通孔140，如第5圖所示。在一些實施例中，如第4及5圖所示，在進行雷射鑽孔製程之後，進行切割製程，以沿著半導體結構100的切割區域100c切割模塑化合物120。由於沒有絕緣層位於第4圖的半導體結構100的切割區域100c上方，因此不需要雷射預切割製程。
第6-9圖繪示根據本發明數個實施例之一種製造半導體裝置90於各個階段的剖面圖。第6-9圖的實施例與第2-5圖的實施例的差異在於，第2-5圖的半導體結構100更包含導電圖案130。第6-9圖的實施例與第2-5圖的實施例相同或相類似，因此在此省略。
類似於第2-5圖的實施例，在一些實施例中，如第9圖所示，由於保護層240、密封環300的階梯狀部分及呈現階梯狀構造的絕緣膜200，使得在絕緣膜200與半導體結構100之間(如第一絕緣層210與模塑化合物120之間)或保護層240與模塑化合物120之間沒有發生分層。並且，在第一及第二絕緣層210、220之間、第二及第三絕緣層220、230之間或第三絕緣層230與保護層240之間也沒有分層。
本揭露更提供一種半導體裝置。如第5或9圖所示，半導體裝置50或90包含半導體結構100、絕緣結構200’ 及密封環300。
半導體結構100具有晶片區域100a及密封環區域100b圍繞晶片區域100a。半導體結構100包含半導體晶片110及模塑化合物120圍繞半導體晶片110，如第1圖所示。如第5或9圖所示，半導體晶片110位於晶片區域100a內。模塑化合物120位於晶片區域100a及密封環區域100b內。在一些實施例中，半導體晶片110具有一上表面與模塑化合物120的一上表面共平面。
絕緣結構200’設置於半導體結構100的晶片區域100a及半導體結構100的密封環區域100b上。絕緣結構200’具有大致平滑斜露出側表面240a且覆蓋密封環300。在此的用語「大致平滑斜露出側表面」是指在剖面圖中，此斜露出側表面的輪廓沒有明顯的起伏，如第10圖所示。在一些實施例中，絕緣結構200’的大致平滑斜露出側表面240a自半導體結構100的密封環區域100b往半導體結構100的晶片區域100a向上傾斜延伸。在一些實施例中，絕緣結構200’由多個絕緣層構成，如第一絕緣層210、第二絕緣層220、第三絕緣層230及保護層240。在一些實施例中，第一絕緣層210、第二絕緣層220、第三絕緣層230及保護層240包含聚醯亞胺樹脂。在一些實施例中，第一絕緣層210、第二絕緣層220、第三絕緣層230及保護層240由相同材料製成。
密封環300設置於半導體結構100的密封環區域100b的上方，且被絕緣結構200’所覆蓋。在一些實施例 中，如第5或9圖所示，密封環300包含多個Z型或L型部分310、320及330彼此連接。在一些實施例中，密封環300為階梯狀。在一些實施例中，密封環300自半導體結構100的密封環區域100b往半導體結構100的晶片區域100a向上傾斜延伸。
在一些實施例中，如第5或9圖所示，密封環300具有階梯狀外側表面300a。在此的用語，密封環300的「外側表面300a」，是指密封環300中背對晶片區域100a的側表面。第10圖繪示根據本發明數個實施例之密封環300及絕緣結構200’的SEM影像。如第10圖所示，密封環300具有階梯狀外側表面300a，而絕緣結構200’具有大致平滑斜露出側表面240a。
在一些實施例中，如第9圖所示，密封環300接觸模塑化合物120。在一些實施例中，如第5圖所示，半導體結構100更包含導電圖案130位於半導體結構100的密封環區域100b內且接觸密封環300。在一些實施例中，導電圖案130具有一上表面與模塑化合物120的一上表面共平面。在一些實施例中，導電圖案130包含銅。在一些實施例中，如第1圖所示，導電圖案130是環形的，並且圍繞半導體晶片110。在一些實施例中，如第1圖所示，導電圖案130的一側與半導體晶片110的一側大致或完全平形。
在一些實施例中，絕緣結構200’接觸導電圖案130，如第5或10圖所示。在一些實施例中，如第10圖所示，位於導電圖案130的上方且接觸導電圖案130的絕緣結構 200’的厚度t1大於位於密封環300的上方且接觸密封環300的絕緣結構200’的厚度t2。
在一些實施例中，如第5或9圖所示，半導體結構100更包含通孔140位於晶片區域100a內。在一些實施例中，通孔140設置用以連接其他元件(未繪示)。在一些實施例中，通孔140為貫通集成扇出型孔(through InFO(integrated fan-out)via,TIV)。在一些實施例中，通孔140包含銅。在一些實施例中，如第1圖所示，安排多個圓形通孔140圍繞半導體晶片110，而其進一步被環形導電圖案130所圍繞。
在一些實施例中，如第5或9圖所示，半導體結構100更包含絕緣層160位於半導體晶片110及模塑化合物120的下方。在一些實施例中，絕緣層160包含聚醯亞胺樹脂。在一些實施例中，絕緣層160包含貫通孔(未標示)，以露出通孔140的一部分。
在一些實施例中，如第5或9圖所示，半導體裝置50或90更包含多個凸塊下金屬(under-bump-metallugies,UBMS)400位於絕緣結構200’的上方。在一些實施例中，半導體裝置50或90更包含球520及裝置540分別接觸凸塊下金屬400。
在一些實施例中，如第5或9圖所示，半導體裝置50或90更包含互連結構(未標示)位於半導體結構100的晶片區域100a的上方，且被絕緣結構200’所覆蓋。在一些實施例中，球520透過互連結構電性連接半導體晶片110 及通孔140。
根據一些實施例，一種製造半導體裝置的方法包含：接收半導體結構，其具有晶片區域、圍繞晶片區域的密封環區域及圍繞密封環區域定義的切割區域，半導體結構包含於晶片區域內的半導體晶片；以及模塑化合物設置圍繞半導體晶片且分布於晶片區域、密封環區域及切割區域內；形成絕緣膜於半導體結構的晶片區域及半導體結構的密封環區域上；形成密封環於半導體結構的密封環區域上且側向鄰接絕緣膜，其中密封環具有側表面背對絕緣膜；以及形成保護層，其定義出位於密封環的側表面上方的平滑斜側表面。
在一些實施例中，半導體結構更包含導電圖案位於密封環區域內，且形成密封環包含形成密封環於導電圖案上且接觸導電圖案。
在一些實施例中，更包含沿著半導體結構的切割區域切割，並且不進行雷射預切割製程。
在一些實施例中，半導體結構更包含載體基板位於半導體晶片及模塑化合物下方，且此方法更包含在形成保護層之後及沿著半導體結構的切割區域切割之前，移除載體基板。
在一些實施例中，形成絕緣膜包含形成呈現階梯狀構造的多個絕緣層，且形成密封環包含形成密封環的階梯狀部分側向鄰接呈現階梯狀構造的絕緣層，且形成保護層包含形成保護層，其定義出位於密封環的階梯狀部分上方的 平滑斜側表面。
根據一些實施例，一種製造半導體裝置的方法包含：接收半導體結構，其具有晶片區域、圍繞晶片區域的密封環區域及圍繞密封環區域的切割區域，半導體結構包含於晶片區域內的半導體晶片；以及模塑化合物位於晶片區域、密封環區域及切割區域內且圍繞半導體晶片；形成第一絕緣層於半導體結構的晶片區域及半導體結構的密封環區域上；形成第一導電特徵於半導體結構的密封環區域上且側向鄰接第一絕緣層的周邊部分；形成第二絕緣層於第一絕緣層上，但仍暴露出第一導電特徵之背對第一絕緣層的側表面；形成第二導電特徵於第二絕緣層的周邊部分上方且側向鄰接第二絕緣層的周邊部分，但仍暴露出第二導電特徵之背對第二絕緣層的側表面；以及形成保護層，其定義出位於第一及第二導電特徵的側表面上方的平滑斜側表面。
在一些實施例中，上述之方法更包含：形成第三絕緣層於第二絕緣層上，但仍暴露出第二導電特徵之背對第二絕緣層的側表面；形成第三導電特徵於第三絕緣層的周邊部分上方且側向鄰接第三絕緣層的周邊部分。
在一些實施例中，上述之方法更包含沿著半導體結構的切割區域切割，並且不進行雷射預切割製程。
在一些實施例中，半導體結構更包含導電圖案位於密封環區域內，且形成第一絕緣層包含形成第一絕緣層於導電圖案上且接觸導電圖案。
根據一些實施例，半導體裝置包含半導體結 構、密封環及絕緣結構。半導體結構包含晶片區域及密封環區域圍繞晶片區域。半導體結構包含半導體晶片位於晶片區域內；導電圖案位於密封環區域內；以及模塑化合物位於晶片區域及密封環區域內，且圍繞半導體晶片，其中導電圖案具有一上表面與模塑化合物的一上表面共平面。密封環位於半導體結構的密封環區域上方。絕緣結構位於半導體結構的晶片區域及半導體結構的密封環區域上方，其中絕緣結構包含覆蓋密封環之頂面的頂部、覆蓋密封環之側面的底部以及自頂部向底部延伸的平滑斜側表面。
在一些實施例中，導電圖案接觸密封環。
在一些實施例中，導電圖案為環形且圍繞半導體晶片。
在一些實施例中，導電圖案具有一上表面與模塑化合物的一上表面共平面。
在一些實施例中，絕緣結構接觸導電圖案。
在一些實施例中，位於導電圖案上方且接觸導電圖案的絕緣結構具有一厚度大於位於密封環上方且接觸密封環的絕緣結構的一厚度。
在一些實施例中，密封環接觸模塑化合物。
在一些實施例中，密封環為階梯狀。
在一些實施例中，密封環具有階梯狀外側表面。
在一些實施例中，密封環自半導體結構的密封環區域往半導體結構的晶片區域向上傾斜延伸。
在一些實施例中，平滑斜側表面自半導體結構 的密封環區域往半導體結構的晶片區域向上傾斜延伸。
以上扼要地提及多種實施例的特徵，因此熟悉此技藝之人士可較好了解本揭露的各方面。熟悉此技藝之人士應意識到，為了落實相同的目的及/或達到在此提出的實施例的相同優點，其可輕易使用本揭露以做為設計或修改其他製程及結構的基礎。熟悉此技藝之人士亦應了解的是，這些均等的構造不背離本揭露之精神及範圍，以及其人可在此進行各種改變、取代、及替代而不背離本揭露之精神及範圍。
100:半導體結構
100a:晶片區域
100b:密封環區域
100c:切割區域
110:半導體晶片
120:模塑化合物
130:導電圖案
140:通孔
150:載體基板
160:絕緣層
170:離型層
200:絕緣膜
200’:絕緣結構
210:第一絕緣層
220:第二絕緣層
230:第三絕緣層
240:保護層
240a:大致平滑斜側表面
300:密封環
300a:側表面
310:第一導電層/特徵
320:第二導電層/特徵
330:第三導電層/特徵

Claims (10)

  1. 一種製造半導體裝置的方法，包含：接收一半導體結構，該半導體結構具有一晶片區域、圍繞該晶片區域的一密封環區域及圍繞該密封環區域定義的一切割區域，該半導體結構包含：一半導體晶片，位於該晶片區域內；以及一模塑化合物，設置圍繞該半導體晶片且分布於該晶片區域、該密封環區域及該切割區域內；形成一絕緣膜於該半導體結構的該晶片區域及該半導體結構的該密封環區域上；形成一密封環於該半導體結構的該密封環區域上且側向鄰接該絕緣膜，其中該密封環具有一側表面背對該絕緣膜；以及形成一保護層，其定義出位於該密封環的該側表面上方的一平滑斜側表面。
  2. 如請求項1所述之方法，更包含沿著該半導體結構的該切割區域切割，並且不進行雷射預切割製程。
  3. 如請求項1所述之方法，其中形成該絕緣膜包含形成呈現階梯狀構造的多個絕緣層，且形成該密封環包含形成該密封環的一階梯狀部分，其側向鄰接呈現階梯狀構造的該些絕緣層，且形成該保護層包含形成該保護層，其定義出位於該密封環的該階梯狀部分上方的該平滑斜側表面。
  4. 一種製造半導體裝置的方法，包含：接收一半導體結構，其具有一晶片區域、圍繞該晶片區域的一密封環區域及圍繞該密封環區域的一切割區域，該半導體結構包含：一半導體晶片，位於該晶片區域內；以及一模塑化合物，位於該晶片區域、該密封環區域及該切割區域內且圍繞該半導體晶片；形成一第一絕緣層於該半導體結構的該晶片區域及該半導體結構的該密封環區域上；形成一第一導電特徵於該半導體結構的該密封環區域上且側向鄰接該第一絕緣層的一周邊部分；形成一第二絕緣層於該第一絕緣層上，但仍暴露出該第一導電特徵之背對該第一絕緣層的一側表面；形成一第二導電特徵於該第二絕緣層的一周邊部分上方且側向鄰接該第二絕緣層的該周邊部分，但仍暴露出該第二導電特徵之背對該第二絕緣層的一側表面；以及形成一保護層，其定義出位於該第一導電特徵及該第二導電特徵的該側表面上方的一平滑斜側表面。
  5. 如請求項4所述之方法，更包含：形成一第三絕緣層於該第二絕緣層上，但仍暴露出該第二導電特徵之背對該第二絕緣層的該側表面；以及形成一第三導電特徵於該第三絕緣層的一周邊部分上方且側向鄰接該第三絕緣層的該周邊部分。
  6. 如請求項4所述之方法，其中該半導體結構更包含一導電圖案位於該密封環區域內，且形成該第一絕緣層包含形成該第一絕緣層於該導電圖案上且接觸該導電圖案。
  7. 一種半導體裝置，包含：一半導體結構，具有一晶片區域及圍繞該晶片區域的一密封環區域，該半導體結構包含：一半導體晶片，位於該晶片區域內；一導電圖案，位於該密封環區域內；以及一模塑化合物，位於該晶片區域及該密封環區域內，且圍繞該半導體晶片，其中該導電圖案具有一上表面與該模塑化合物的一上表面共平面；一密封環，位於該半導體結構的該密封環區域上方；以及一絕緣結構，位於該半導體結構的該晶片區域及該半導體結構的該密封環區域上方，其中該絕緣結構包含覆蓋該密封環之一頂面的一頂部、覆蓋該密封環之一側面的一底部以及自該頂部向該底部延伸的一平滑斜側表面。
  8. 如請求項7所述之半導體裝置，其中該導電圖案接觸該密封環。
  9. 如請求項8所述之半導體裝置，其中該導 電圖案為環形且圍繞該半導體晶片。
  10. 如請求項7所述之半導體裝置，其中該密封環具有一階梯狀外側表面。
TW106107264A 2016-04-28 2017-03-06 半導體裝置及其製造方法 TWI692041B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329125P 2016-04-28 2016-04-28
US62/329,125 2016-04-28
US15/289,173 US10204870B2 (en) 2016-04-28 2016-10-08 Semiconductor device and method of manufacturing the same
US15/289,173 2016-10-08

Publications (2)

Publication Number Publication Date
TW201802966A TW201802966A (zh) 2018-01-16
TWI692041B true TWI692041B (zh) 2020-04-21

Family

ID=60159033

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107264A TWI692041B (zh) 2016-04-28 2017-03-06 半導體裝置及其製造方法

Country Status (3)

Country Link
US (4) US10204870B2 (zh)
CN (1) CN107342261B (zh)
TW (1) TWI692041B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204870B2 (en) * 2016-04-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
US11088094B2 (en) 2019-05-31 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Air channel formation in packaging process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076651A1 (en) * 2004-09-24 2006-04-13 Matsushita Electric Industrial Co., Ltd. Electronic device and method for fabricating the same
US20130249075A1 (en) * 2012-03-21 2013-09-26 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW311242B (en) * 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
US7973398B2 (en) * 2005-05-12 2011-07-05 Unimicron Technology Corp. Embedded chip package structure with chip support protruding section
JP5235378B2 (ja) * 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
US8039303B2 (en) * 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
JP5584011B2 (ja) * 2010-05-10 2014-09-03 新光電気工業株式会社 半導体パッケージの製造方法
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
US20150311132A1 (en) * 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9443780B2 (en) * 2014-09-05 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having recessed edges and method of manufacture
KR102165024B1 (ko) * 2014-09-26 2020-10-13 인텔 코포레이션 와이어-접합 멀티-다이 스택을 구비한 집적 회로 패키지
US10204870B2 (en) * 2016-04-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060076651A1 (en) * 2004-09-24 2006-04-13 Matsushita Electric Industrial Co., Ltd. Electronic device and method for fabricating the same
US20130249075A1 (en) * 2012-03-21 2013-09-26 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package

Also Published As

Publication number Publication date
CN107342261A (zh) 2017-11-10
US10204870B2 (en) 2019-02-12
US20190172796A1 (en) 2019-06-06
US20170317034A1 (en) 2017-11-02
US20210296262A1 (en) 2021-09-23
US11817399B2 (en) 2023-11-14
US11031351B2 (en) 2021-06-08
US20240038688A1 (en) 2024-02-01
CN107342261B (zh) 2021-08-06
TW201802966A (zh) 2018-01-16

Similar Documents

Publication Publication Date Title
US10096553B2 (en) Metal pad for laser marking
US10964594B2 (en) Methods of packaging semiconductor devices including placing semiconductor devices into die caves
KR101759770B1 (ko) 정렬 마크 설계를 위한 패키지 제조 방법
TWI713169B (zh) 整合扇出型封裝
TWI523224B (zh) 晶片封裝體及其形成方法
JP5232185B2 (ja) 半導体装置の製造方法
TW201911496A (zh) 封裝結構
US20240038688A1 (en) Semiconductor device
US20200083201A1 (en) Semiconductor package and method of fabricating the same
US20130292803A1 (en) Chip structure and wafer structure
TW201813017A (zh) 晶片封裝結構
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TW201812888A (zh) 製作半導體元件的方法
TW201705389A (zh) 晶圓級封裝及其製作方法
US11069625B2 (en) Method for forming package structure
TWI682471B (zh) 用於製造晶片封裝及導線的方法
TW201916296A (zh) 積體電路組件及具有所述積體電路組件的封裝結構
TW201802961A (zh) 晶片封裝體的形成方法
US20150048498A1 (en) Alignment Structures and Methods of Forming Same
CN108155155B (zh) 半导体结构及其形成方法
TW202008520A (zh) 封裝半導體元件及其製備方法
US10818616B2 (en) Semiconductor package structure and method for forming the same
KR20080011617A (ko) 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조 방법
JP2008218494A (ja) 半導体装置およびその製造方法
TWI694562B (zh) 堆疊封裝結構及其製造方法