CN105870050A - 半导体器件的形成方法 - Google Patents

Abstract

本发明提供一种半导体器件的形成方法，包括：刻蚀半导体基底上的第一介质层形成第一通孔，以露出所述金属栅极后，对半导体基底进行第一清洗工艺，所述第一清洗工艺以含有氩离子的气体作为清洗气体。由于氩离子具有较大的质量和能量，氩离子撞击刻蚀气体与金属反应所形成的含有金属化合物的副产物，从而有效降解这些金属副产物，去除这些金属化合物以提高介质层内的清洗效率，减小残留在第一通孔和第一介质层上的副产物的量，进而减小刻蚀第一介质层所形成的副产物对于后续形成于第一通孔内的导电插塞的影响，提高后续形成的半导体器件的性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造领域，尤其是涉及一种半导体器件的形成方法。

背景技术

随着集成电路(简称IC)制造技术的飞速发展，传统集成电路的工艺节点逐渐减小，集成电路器件的尺寸不断缩小。在集成电路制造过程中，在一片晶圆上，半导体元件的数量不断增加，为此集成电路制造工艺不断革新以提高集成电路器件的性能。

如为了满足半导体元件数量增多的要求，在一片晶圆上往往包括多层结构的半导体元件，而相邻层的半导体元件通过互连结构实现电连接，从而在特定面积的芯片上增加半导体元件数量，提高半导体器件的集成度。

参考图1现有的多层结构的半导体器件的结构示意图，所述多层结构的半导体器件的制造过程包括：

在半导体衬底10上形成晶体管11后，在晶体管11周边形成介质层13；在所述晶体管11和介质层13上形成另一介质层15后，在介质层13和另一介质层15内开设导通所述晶体管11的栅极，以及晶体管11源极和漏极12的通孔，并向该通孔内填充导电材料以形成分别电连接所述晶体管11栅极以及源极和漏极12的插塞14和17；之后可再于所述另一介质层15上形成与所述插塞14和17连接的半导体元件……依此重复，从而在同一半导体衬底上形成多层结构的半导体器件。

如上所述，介质层13和15内的导电插塞等互连结构用以电性连接不同层之间的半导体器件，互连结构的性能直接影响后续形成的集成电路中各半导体器件间的电流传导性能，进而影响集成电路的信号传递速度等性能，随着对于集成电路要求的提高，对于互连结构的性能要求不断增加。

但采用现有技术形成的互连结构的性能无法满足半导体器件发展的需求，为此，如何进一步提高互连结构的性能是本领域技术人员亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以提高互连结构的性能。

为解决上述问题，本发明一种半导体器件的形成方法，包括：

提供半导体基底，在所述半导体基底内形成有金属栅极；

在所述半导体基底上形成第一介质层；

刻蚀所述第一介质层形成第一通孔，所述第一通孔露出所述金属栅极；

形成所述第一通孔后，对所述半导体基底进行第一清洗工艺，所述第一清洗工艺以含有氩离子的气体作为清洗气体。

可选地，所述第一清洗工艺的条件包括：以氩气作为清洗气体，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

可选地，所述半导体基底包括半导体衬底和位于所述半导体衬底上的第二介质层，所述金属栅极位于所述第二介质层内；

在位于所述金属栅极两侧的半导体衬底中还形成有源极和漏极，所述源极和漏极表面形成有阻挡层：

刻蚀所述第一介质层形成第一通孔的步骤还包括：同时刻蚀所述第一介质层和第二介质层，在所述第一介质层和第二介质层内形成第二通孔，所述第二通孔位于所述源极和漏极上方，且露出所述阻挡层；

去除部分所述阻挡层，之后进行所述第一清洗工艺；

在所述第一清洗工艺后，所述半导体器件的形成方法包括，去所述第二通孔底部剩余的阻挡层，露出所述源极或漏极。

可选地，在去除所述第二通孔底部剩余的阻挡层后，所述半导体器件的形成方法还包括：

对所述半导体基底进行所述第二清洗工艺，所述第二清洗工艺以含有氮气的气体作为清洗气体。

可选地，所述第二清洗工艺的条件包括：控制偏置功率为50～100W，氮气流量为200～400sccm，气压为10～120mtorr。

可选地，在所述第二清洗工艺后，对所述半导体基底进行第三清洗工艺，所述第三清洗工艺以含有氩离子的气体作为清洗气体。

可选地，所述第三清洗工艺的条件包括：以氩气作为清洗气体，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

可选地，第一清洗工艺、第二清洗工艺和第三清洗工艺中任一清洗工艺的温度为0～20℃，或者，第一清洗工艺、第二清洗工艺和第三清洗工艺的温度均为0～20℃。

可选地，所述源极和漏极包括位于所述半导体衬底内的离子掺杂区，以及位于所述离子掺杂区上的金属导电层；

去所述第二通孔底部剩余的阻挡层，露出所述源极或漏极的步骤包括：去除所述第二通孔底部剩余的阻挡层，露出所述金属导电层。

可选地，所述阻挡层为氮化硅层。

可选地，刻蚀所述第一介质层的步骤包括：

在所述半导体基底上形成无定形碳层；

之后以光刻胶掩模层为掩模，刻蚀所述无定形碳层和第一介质层；

在形成所述第一通孔后去除所述无定形碳层；

在去除所述无定形碳层之后执行所述去除部分所述阻挡层的步骤。

可选地，所述无定型碳的去除工艺为灰化工艺。

可选地，刻蚀所述第一介质层的步骤包括，采用干法刻蚀工艺刻蚀所述第一介质层，且所述干法刻蚀工艺以含有氟源气体的气体作为刻蚀剂。

可选地，所述第一介质层为氧化硅层。

可选地，在完成所述第一清洗工艺后，向所述第一通孔内填充导电材料，以形成导电插塞。

可选地，所述导电材料为钨。

可选地，在所述第一清洗工艺后，向所述第一通孔内填充导电材料前，所述半导体器件的形成方法还包括在所述第一通孔的侧壁和底部形成扩散阻挡层。

与现有技术相比，本发明的技术方案具有以下优点：

在刻蚀半导体基底上的第一介质层，形成露出金属栅极的第一通孔后，在进行第一清洗工艺中，以含有氩离子气体清洗所述半导体基底器件。虽然在刻蚀所述第一介质层过程中，刻蚀气体会与金属反应形成含有金属化合物的刻蚀副产物，但由于氩离子具有较大的质量和能量，在第一清洗工艺中，氩离子撞击所述刻蚀副产物后，可有效降解这些金属副产物，以去除这些金属化合物，提高介质层内的清洗效率，从而减小残留在第一通孔和第一介质层上的刻蚀副产物的量，减小刻蚀第一介质层所形成的刻蚀副产物对于后续形成于第一通孔内的导电插塞的影响，以提高后续形成的半导体器件的性能。

附图说明

图1为现有的多层结构的半导体器件的结构示意图；

图2为采用现有工艺形成的互连结构的电镜图；

图3～图10为本发明半导体器件的形成方法一实施例的各步骤中半导体器件的结构示意图；

图11为采用本发明半导体器件的形成方法多个实施例形成的半导体器件的电性测试合格率，以及采用现有技术形成的半导体器件的电性测试合格率柱状对比图。

具体实施方式

正如背景技术中所述，随着集成电路的发展，对于半导体器件的性能要求不断提升，然而采用现有工艺形成的半导体器件中，金属互连线的性能无法满足集成电路发展需求，分析其原因发现：

继续参考图1，在现有的半导体制造工艺中，刻蚀气体会与金属反应形成金属化合物，尤其是，现有半导体制造工艺中，多采用氟源气体作为刻蚀介质层的干法刻蚀剂，从而提高介质层13和15的刻蚀精度和刻蚀选择比，然而在诸如刻蚀介质层形成导通金属栅极的过程中，氟源气体中的氟离子会与金属接触后形成含有氟和金属的聚合物(MxF)，这种化合物会粘附在通孔的侧壁和底部，采用现有的清洗工艺难以清除这些含有氟和金属的聚合物，进而影响后续形成的半导体器件的性能。

此外，在半导体器件制造工艺中，在刻蚀所述介质层形成通孔后，往往会放置一段时间后，再进行湿法清洗工艺，并经湿法清洗工艺后，在介质层内的通孔的侧壁形成扩散阻挡层，并在通孔内填充导电材料等步骤。在这段放置时间内，氟和金属聚合物还会与空气中的水反应，形成结构更为复杂，更难以去除的副产物，结合参考图2所示，图2中2a和2b是采用现有工艺形成的互连结构的电镜图，这些副产物18会粘附在通孔的侧壁上，并掺杂在导电插塞17内，从而增加导电插塞17的电阻，并引起导电插塞17短路，增加电阻电容延时效应(RC效应)等问题，从而降低半导体器件的性能。

为此，本发明提供了一种半导体器件的形成方法。包括：

提供半导体基底，在所述半导体基底内形成有金属栅极；

在所述半导体基底上形成第一介质层；

刻蚀所述第一介质层形成第一通孔，所述第一通孔露出所述金属栅极；

形成所述第一通孔后，对所述半导体基底进行第一清洗工艺，所述第一清洗工艺以含有氩离子的气体作为清洗气体。

在刻蚀半导体基底上的第一介质层，形成露出金属栅极的第一通孔后，对所述半导体基底进行第一清洗工艺，以含有氩离子的气体作为清洗气体清洗所述半导体基底。由于氩离子具有较大的质量和能量，氩离子撞击刻蚀气体与金属反应所形成的含有金属化合物的刻蚀副产物，从而有效降解这些金属化合物，去除这些金属化合物以提高半导体基底的清洗效率，减小残留在第一通孔和第一介质层上的刻蚀副产物的量，进而减小刻蚀第一介质层所形成的刻蚀副产物对于后续形成于第一通孔内的导电插塞的影响，提高后续形成的半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以对本发明的具体实施例作详细的说明。

图3～图10为本发明半导体器件的形成方法一实施例的各步骤中半导体器件的结构示意图。

本实施例半导体器件的形成方法具体包括：

参考图3所示，提供半导体基底，在所述半导体基底内形成有金属栅极120。

本实施例中，所述半导体基底包括半导体衬底100，以及位于所述半导体衬底100上的第二介质层110。所述金属栅极120位于所述第二介质层110内。

可选地，所述第二介质层110露出所述金属栅极120的表面。

所述半导体衬底100包括为硅衬底，锗、锗硅、砷化镓衬底或绝缘体上硅衬底，常见的半导体衬底均可作为本实施例中的半导体衬底，本发明对所述半导体衬底的材料和结构并不做限定。

本实施例中，所述半导体衬底100为硅衬底。

本实施例中，在所述半导体衬底100内还形成有位于所述金属栅极120两侧的源极和漏极121。

可选地，所述源极和漏极121包括位于所述半导体衬底100内的离子掺杂区，以及覆盖在所述离子掺杂区上的金属导电层122。

本实施例中，所述金属导电层122的材料为金属硅化物，如镍硅化合物等。

所述金属栅极120以及源极和漏极121为本领域成熟工艺，在此不再赘述。

本实施例中，在所述金属导电层122的表面形成有阻挡层123。

所述阻挡层123的材料可选为氮化硅，形成方为化学气相沉积(ChemicalVapor Deposition，简称CVD)等工艺。本发明对所述阻挡层123的材料和形成工艺不做限定。

此外，在所述半导体衬底内还形成有浅沟槽隔离结构(shallow trenchisolation，简称STI)，其他晶体管以及金属互连结构等半导体元器件。上述结构为本领域成熟技术，在此不再赘述。

所述第二介质层110的材料为介电材料，可选地，所述第二介质层110的材料为低K介电材料(K值小于或等于3.0)，如多孔结构的氧化硅和掺碳的氧化硅等，从而有效降低后续形成于所述第二介质层110内的导电插塞等器件之间的寄生电容。

本实施例中，所述第二介质层110的材料为氧化硅，但本发明对所述第二介质层110的材料并不做限定。

所述第二介质层110的形成方法为化学气相沉积(Chemical vapordeposition，简称CVD)等工艺，本发明对所述第二介质层110的形成工艺不做限定。

接着参考图4，在所述半导体基底上形成第一介质层130，所述第一介质层130覆盖所述第二介质层110和所述金属栅极120。后续所述第二介质层用于形成电连接所述金属栅极120的导电插塞。

可选地，所述第一介质层130的材料为介电材料，可选的为低K介电材料(K值小于或等于3.0)，从而有效降低后续形成于所述第一介质层130内的导电插塞等器件之间的寄生电容。

本实施例中，所述第一介质层130的材料为氧化硅，形成工艺为CVD。

之后，刻蚀所述第一介质层130，形成导通所述金属栅极120的第一通孔，并向所述第一通孔内填充导电材料用以形成导电插塞。

本实施例中，刻蚀所述第一介质层110的步骤包括：

继续参考图4，在所述第一介质层110上形成掩模层。

本实施例中，所述掩模层的形成步骤包括：在所述介质层110上由下至上依次形成无定形碳层141、无机抗反射层(Dielectric Anti-Reflect Coating，简称Darc)层142、底部抗反射层(Bottom Anti-Reflect Coating，简称Barc)143，并在所述Barc层143上形成光刻胶掩模层150，所述无定形碳层141、Darc层142、Barc层143和光刻胶掩模层150组成用于可以所述第一介质层110的掩模层。

所述光刻胶掩模150的形成工艺包括，先在所述Barc层143上涂覆光刻胶层，之后经曝光显影等工艺形成所述光刻胶掩模150。

所述Darc层142、Barc层143，以及无定形碳层141可在光刻胶层曝光显影过程中降低光线的散射、折射等现象，以提高形成的光刻胶掩模的质量，从而提高后续刻蚀所述第一介质层130的精度。

值得注意的是，在刻蚀所述第一介质层130步骤中，可选择性地形成所述Darc层142、Barc层143，以及无定形碳层141，且是否形成所述Darc层142、Barc层143，或无定形碳层141并不影响本发明目标的实现。

接着参考图5，以所述光刻胶掩模150为掩模，刻蚀所述Darc层142、Barc层143，以及无定型碳141，将光刻胶掩模150上的图形转移至所述无定形碳141上，在所述无定形碳141内形成硬掩模。

结合参考图6，以所述经刻蚀后的无定型碳141为掩模，刻蚀所述第一介质层130，在所述金属栅极120上方形成第一通孔161，至所述第一通孔161露出所述金属栅极120。

值得注意的是，在以所述光刻胶掩模150刻蚀所述无定形碳层141时，所述光刻胶掩模150和barc层143消耗殆尽，但也可能残留部分在所述无定形碳层141中，但上述情况并不影响本发明的目的实现。

本实施例中，采用干法刻蚀工艺刻蚀所述第一介质层130，在所述第一介质层130内形成所述第一通孔161。

本实施例中，所述第一介质层130的材料为氧化硅，可选地，所述干法刻蚀工艺以含有氟源气体的气体作为刻蚀剂，所述氟源气体包括三氟化氮(NF₃)等。上述刻蚀第一介质层130的技术为本领域成熟技术，在此不再赘述。

继续参考图6，本实施例中，刻蚀所述第一介质层130以形成所述第一通孔161的同时，在刻蚀所述第一介质层130和第二介质层110以在所述源极或漏极121上方形成第二通孔162。所述第二通孔162露出所述阻挡层123，所述第二通孔162用于形成电连接所述源极或漏极121的导电插塞。

其中，在刻蚀所述第一介质层130和第二介质层110时，所述阻挡层123作为刻蚀阻挡层，以避免所述源极和漏极121受到损伤。

图6中，在刻蚀所述第一介质层130第二介质层110的过程中，会产生刻蚀副产物170，尤其是在形成所述第一通孔161后，所述第一通孔161露出所述金属栅极120，刻蚀气体中的氟源气体会与金属栅极120反应，形成氟和金属的聚合物(F-concluded polymer，MxF)，上述含有氟和金属的聚合物作为刻蚀副产物会粘附在所述第一通孔161的侧壁和底部，且氟和金属的聚合物结构复杂，难以去除，若残留在第一通孔161内会影响后续形成于第一通孔161内导电插塞的性能。

本实施例中，在形成所述第一通孔161后，对所述半导体基底进行第一清洗工艺，以去除刻蚀所述第一介质层130和第二介质层110的刻蚀副产物。

可选方案中，在刻蚀所述第一介质层130和第二介质层110，以形成所述第一通孔161和第二通孔162后，进行所述第一清洗工艺前，采用灰化工艺去除位于所述第一介质层130上的无定形碳层141。

所述灰化工艺包括采用含有氮气(N₂)、氢气(H₂)或氧气(O₂)等气体作为清洗气体，以去除所述无定形碳层141。所述灰化工艺为本领域成熟工艺，在此不再赘述。

参考图7，在所述灰化工艺后，部分刻蚀副产物被去除，但在所述第一通孔161内，位于所述金属栅极120仍残留部分含有氟和金属的聚合物的刻蚀副产物171，之后可进行所述第一清洗工艺去除上述残留的刻蚀副产物171。

本实施例中，进一步可选地，参考图8，在去除所述无定形碳层141后，先沿着所述第二通孔162刻蚀去除部分所述阻挡层123，之后再对所述半导体基底进行所述第一清洗工艺，所述第一清洗工艺中，以含有氩离子的气体作为清洗气体。

在所述第一清洗工艺中，由于氩离子具有较大的质量和能量，氩离子撞击所述第一通孔161内含有氟和金属的聚合物的副产物171后，使得氟和金属的聚合物中的长链断裂，氟和金属的聚合物被降解，而被降解后的刻蚀副产物便于被清洗气体携带排出所述第一通孔161，从而提高所述第一通孔161的清洗效率，避免所述含有氟和金属的聚合物残留在所述第一通孔161内，并影响后续形成于所述第一通孔161内的导电插塞性能。

可选地，所述第一清洗工艺的条件包括：以氩气作为清洗气体，清洗气体通入清洗腔室后，氩气被电离形成氩离子，携带较强的能量轰击所述含氟和金属的聚合物，以降解所述含氟和金属的聚合物。

其中，若所述第一清洗工艺中，氩气流量过小会影响形成的氩离子数量以及氩离子携带的能量，从而影响所述第一清洗工艺对于半导体基底的清洗效率。

本实施例中，在所述第一清洗工艺中，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

若所述第一清洗工艺的温度过高，会在所述第一通孔161内产生新的副产物，并影响以形成的半导体器件的性能。

可选地，所述第一清洗工艺在0～20℃条件下进行。

此外，在上述刻蚀所述阻挡层123的过程中，刻蚀气体与阻挡层123、产生的刻蚀副产物，以及第一介质层130和第二介质层110反应，形成新的刻蚀副产物173，所述刻蚀副产物173会残留在所述第二通孔162内，阻碍后续继续刻蚀所述阻挡层123等工艺继续进行，从而影响半导体器件的制备工序。

在第一清洗过程中，氩离子撞击所述第二通孔162内的刻蚀副产物173，将刻蚀副产物173降解后，排除所述第二通孔162，以提高所述半导体基底的清洗效率。

接着参考图9，在对所述半导体基底进行所述第一清洗后，继续沿着所述第二通孔162刻蚀剩余的所述阻挡层123，以去除所述第二通孔162内的剩余的阻挡层123，露出所述源极或漏极121。

本实施例中，去除所述第二通孔162底部的剩余阻挡层122后，露出所述金属导电层122。

其中，刻蚀所述第二通孔162底部的阻挡层的工艺为本领域成熟工艺，在此不再赘述。

在去除所述第二通孔162底部的所述阻挡层123，露出所述金属导电层122后，对所述半导体基底进行第二清洗工艺，以进一步刻蚀所述第一介质层130和第二介质层110、灰化工艺，以及刻蚀所述阻挡层123过程中所形成的刻蚀副产物。

本实施例中，所述第二清洗工艺以含有氮气的气体作为清洗气体，以清洗所述半导体基底。

可选地，所述第二清洗工艺的条件包括：控制偏置功率为50～100W，氮气流量为200～400sccm，气压为10～120mtorr。

可选地，所述第一清洗工艺在0～20℃条件下进行，以提高所述第二清洗工艺的清洗效果同时，降低温度对半导体器件的功能影响。

在所述第二清洗工艺中，采用氮气作为清洗气体可有效去除所述第一通孔161、第二通孔162以及所述第一介质层130上，在刻蚀所述无定形碳层141、第一介质层130、第二介质层110以及阻挡层123时产生的含有碳等杂质的聚合物；但本实施例中，在第一清洗工艺后，沿所述第二通孔162继续刻蚀剩余在所述第二通孔162内的阻挡层123时，刻蚀气体中的氟离子会再次与所述金属导电层122内的金属反应形成含有氟和金属的聚合物。这些含有氟和金属的聚合物会粘附在所述第二通孔162侧壁上，从而影响后续形成于所述第二通孔162内的导电插塞性能。

本实施例中，在所述第二清洗工艺后，再进行第三清洗工艺，以含有氩离子的气体清洗所述半导体基底。

在所述第三清洗工艺中，具有较大的质量和能量的氩离子撞击所述含有氟和金属的聚合物的刻蚀副产物，有效降解含有氟和金属的聚合物，降低刻蚀副产物粘附在所述第二通孔162侧壁上的粘附力，从而提高所述第二通孔162的清洗效率，避免所述含有氟和金属的聚合物残留在所述第二通孔162内，并影响后续形成于所述第二通孔162内的导电插塞性能。

可选地，在所述第三清洗工艺中，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

可选地，所述第三清洗工艺在0～20℃条件下进行，从而提高所述第三清洗工艺的清洗效果同时，降低温度对半导体器件的功能影响。

在完成所述第三清洗工艺之后，可采用诸如稀释的氢氟酸溶液(DHF)作为湿法清洗液，对所述半导体基底进行清洗。

因为在上述第一、第二和第三清洗工艺后，可以有效去除在刻蚀所述第一介质层130和第二介质层110时所产生的含有氟和金属的聚合物，从而有效减小该含有氟和金属的聚合物与水反应。

再参考图10，在完成对所述第一通孔161和第二通孔162进行的湿法清洗工艺后，在所述第一通孔161和第二通孔162内填充导电材料，从而在所述第一通孔161和第二通孔162内分别形成第一导电插塞171和第二导电插塞172。

本实施例中，所述导电材料为钨，所述第一导电插塞171和第二导电插塞172为钨插塞。

所述导电插塞171和172的形成工艺为本领域成熟工艺，在此不再赘述。

可选地，在完成所述半导体基底湿法清洗后，向所述第一通孔161和第二通孔162填充导电材料前，可先在所述第一通孔161和第二通孔162的侧壁和底部形成扩散阻挡层(图中未显示)，以抑制后续形成的导电插塞内的原子向所述第二介质层110等结构内扩散等缺陷。从而提高后续形成的半导体器件的性能。

可选地，所述扩散阻挡层的材料氮化钛(TiN)。所述扩散阻挡层形成工艺为本领域成熟技术，在此不再赘述。

参考图11，图11为采用本发明半导体器件的形成方法多个实施例形成的半导体器件的电性测试合格率，以及采用现有技术形成的半导体器件的电性测试合格率柱状对比图，X轴。。其中，Y轴表面晶圆上在每平米厘米内所形成的众多半导体器件中的不合格的导电插塞的平均数量(单位：个每平方厘米)。

其中，晶圆1上形成有众多采用现有半导体器件的形成方法形成的半导体器件：

该现有半导体器件的形成方法包括：在刻蚀所述第二介质层形成露出阻挡层的第二通孔后，采用灰化工艺去除所述无定形碳层；并在刻蚀去除第二通孔内的部分厚度的阻挡层后，采用氮气作为清洗气体清洗半导体基底；在去除所述第二通孔中的剩余的阻挡层后，再次采用氮气作为清洗气体清洗半导体基底。

晶圆2上形成有采用上述实施例半导体器件的形成方法形成的半导体器件：

本实施例半导体器件的形成方法包括：

在刻蚀所述第二介质层形成露出阻挡层的第二通孔后，采用灰化工艺去除所述无定形碳层；并在刻蚀去除第二通孔内的部分厚度的阻挡层后，采用含有氩离子的气体作为清洗气体清洗半导体基底；在去除所述第二通孔中剩余的阻挡层后，采用氮气作为清洗气体半导体基底；之后，再采用含有氩离子的气体作为清洗气体清洗半导体基底。

晶圆3上形成有采用本发明半导体器件的形成方法另一实施例形成的半导体器件：

所述另一实施例半导体器件的形成方法包括：

在刻蚀所述第二介质层形成露出阻挡层的第二通孔后，采用灰化工艺去除所述无定形碳层；并在刻蚀去除第二通孔内的部分厚度的阻挡层后，采用含有氩离子的气体作为清洗气体清洗半导体基底；在去除所述第二通孔中剩余的阻挡层后，再次采用氮气作为清洗气体半导体基底。

晶圆4上形成有采用本发明半导体器件的形成方法又一实施例形成的半导体器件：

所述又一实施例半导体器件的形成方法包括：

在刻蚀所述第二介质层形成露出阻挡层的第二通孔后，采用灰化工艺去除所述无定形碳层；并在刻蚀去除第二通孔内部分厚度的阻挡层后，采用氮气作为清洗气体清洗半导体基底；在去除所述第二通孔中剩余的阻挡层后，再次采用氮气作为清洗气体半导体基底；之后，再采用含有氩离子的气体作为清洗气体清洗半导体基底。

其中，上述各实施例中，采用氮气作为清洗气体进行清洗的工艺包括：控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr，形成氩离子，并进行清洗工艺。

采用氮气作为清洗气体进行清洗的工艺包括：控制偏置功率为50～100W，氮气流量为200～400sccm，气压为10～120mtorr

由图11可知，对比晶圆1、晶圆2、晶圆3和晶圆4中不合格的导电插塞数量，可知本发明，以含有氩离子的气体进行清洗半导体基底的各实施例(晶圆2、3和4)，相比与现有技术中，采用氮气为清洗气体进行清洗的半导体基底的对比例后续在半导体衬底上形成的导电插塞合格率明显提高。

分析其原因是，氩离子具有较大的质量和能量，氩离子撞击刻蚀气体与金属反应所形成的含有金属化合物的副产物，因而采用含有氩离子的气体作为清洗气体，可有效降解这些金属副产物，去除这些金属化合物以提高介质层内的清洗效率，减小残留在各通孔内的副产物的量，进而提高后续形成于各导电插塞的性能，进而提高后续形成的半导体器件的性能。

其中，晶圆2所代表的本发明的实施例中，晶圆2上的不合格插塞的数量最少，因而合格率最高。分析其原因，若在灰化工艺后，刻蚀第二通孔内的部分厚度的阻挡层厚，采用含有氩气离子的气体作为清洗气体，对半导体基底进行清洗，可有效降解灰化工艺后，残留在第一通孔内栅极上的刻蚀副产物；并去除第二通孔内，基于刻蚀阻挡层而形成的刻蚀副产物，以便于后续去除第二通孔内的阻挡层的进行；

之后在完全去除第二通孔内的阻挡层后，以氮气作为清洗气体进行清洗半导体基底，去除掺杂碳等刻蚀副产物；之后，再次以氩气离子的气体作为清洗气体清洗半导体基底，可再一次去除顽固残留在通孔内的含有氟和金属的刻蚀副产物。通过本实施例半导体器件的形成方法提供的技术方案，可减少残留在各通孔内的刻蚀副产物，进而提高后续形成的半导体器件性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体器件的形成方法，其特征在于，包括：

提供半导体基底，在所述半导体基底内形成有金属栅极；

在所述半导体基底上形成第一介质层；

刻蚀所述第一介质层形成第一通孔，所述第一通孔露出所述金属栅极；

形成所述第一通孔后，对所述半导体基底进行第一清洗工艺，所述第一清洗工艺以含有氩离子的气体作为清洗气体。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第一清洗工艺的条件包括：以氩气作为清洗气体，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体基底包括半导体衬底和位于所述半导体衬底上的第二介质层，所述金属栅极位于所述第二介质层内；

在位于所述金属栅极两侧的半导体衬底中还形成有源极和漏极，所述源极和漏极表面形成有阻挡层：

刻蚀所述第一介质层形成第一通孔的步骤还包括：同时刻蚀所述第一介质层和第二介质层，在所述第一介质层和第二介质层内形成第二通孔，所述第二通孔位于所述源极和漏极上方，且露出所述阻挡层；

去除部分所述阻挡层，之后进行所述第一清洗工艺；

在所述第一清洗工艺后，所述半导体器件的形成方法包括，去所述第二通孔底部剩余的阻挡层，露出所述源极或漏极。

4.如权利要求3所述的半导体器件的形成方法，其特征在于，在去除所述第二通孔底部剩余的阻挡层后，所述半导体器件的形成方法还包括：

对所述半导体基底进行所述第二清洗工艺，所述第二清洗工艺以含有氮气的气体作为清洗气体。

5.如权利要求4所述的半导体器件的形成方法，其特征在于，所述第二清洗工艺的条件包括：控制偏置功率为50～100W，氮气流量为200～400sccm，气压为10～120mtorr。

6.如权利要求4所述的半导体器件的形成方法，其特征在于，在所述第二清洗工艺后，对所述半导体基底进行第三清洗工艺，所述第三清洗工艺以含有氩离子的气体作为清洗气体。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，所述第三清洗工艺的条件包括：以氩气作为清洗气体，控制偏置功率为0W，氩气流量为700～900sccm，气压为180～250mtorr。

8.如权利要求6所述的半导体器件的形成方法，其特征在于，第一清洗工艺、第二清洗工艺和第三清洗工艺中任一清洗工艺的温度为0～20℃，或者，第一清洗工艺、第二清洗工艺和第三清洗工艺的温度均为0～20℃。

9.如权利要求3所述的半导体器件的形成方法，其特征在于，所述源极和漏极包括位于所述半导体衬底内的离子掺杂区，以及位于所述离子掺杂区上的金属导电层；

去所述第二通孔底部剩余的阻挡层，露出所述源极或漏极的步骤包括：去除所述第二通孔底部剩余的阻挡层，露出所述金属导电层。

10.如权利要求3所述的半导体器件的形成方法，其特征在于，所述阻挡层为氮化硅层。

11.如权利要求3所述的半导体器件的形成方法，其特征在于，刻蚀所述第一介质层的步骤包括：

在所述半导体基底上形成无定形碳层；

之后以光刻胶掩模层为掩模，刻蚀所述无定形碳层和第一介质层；

在形成所述第一通孔后去除所述无定形碳层；

在去除所述无定形碳层之后执行所述去除部分所述阻挡层的步骤。

12.如权利要求11述的半导体器件的形成方法，其特征在于，所述无定型碳的去除工艺为灰化工艺。

13.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述第一介质层的步骤包括，采用干法刻蚀工艺刻蚀所述第一介质层，且所述干法刻蚀工艺以含有氟源气体的气体作为刻蚀剂。

14.如权利要求1述的半导体器件的形成方法，其特征在于，所述第一介质层为氧化硅层。

15.如权利要求1所述的半导体器件的形成方法，其特征在于，在完成所述第一清洗工艺后，向所述第一通孔内填充导电材料，以形成导电插塞。

16.如权利要求15所述的半导体器件的形成方法，其特征在于，所述导电材料为钨。

17.如权利要求15所述的半导体器件的形成方法，其特征在于，在所述第一清洗工艺后，向所述第一通孔内填充导电材料前，所述半导体器件的形成方法还包括在所述第一通孔的侧壁和底部形成扩散阻挡层。