CN104347417B - Mos晶体管的形成方法 - Google Patents

Mos晶体管的形成方法 Download PDF

Info

Publication number
CN104347417B
CN104347417B CN201310338366.5A CN201310338366A CN104347417B CN 104347417 B CN104347417 B CN 104347417B CN 201310338366 A CN201310338366 A CN 201310338366A CN 104347417 B CN104347417 B CN 104347417B
Authority
CN
China
Prior art keywords
gate structure
layer
metal
metal gate
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310338366.5A
Other languages
English (en)
Other versions
CN104347417A (zh
Inventor
韩秋华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310338366.5A priority Critical patent/CN104347417B/zh
Priority to US14/070,645 priority patent/US9147746B2/en
Publication of CN104347417A publication Critical patent/CN104347417A/zh
Application granted granted Critical
Publication of CN104347417B publication Critical patent/CN104347417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOS晶体管的形成方法，包括：对所述层间介质层进行刻蚀形成第一开口，所述第一开口的位置对应于金属栅极结构和漏区的位置，且所述第一开口暴露出金属栅极结构的顶部表面、金属栅极结构侧壁的部分表面和漏区对应的接触孔刻蚀停止层表面，去除金属栅极结构顶部表面的金属氧化物后，再利用干法化学预清洗工艺去除剩余的接触孔刻蚀停止层。由于在去除金属氧化物之前，第一开口暴露出金属栅极结构侧壁的部分表面，位于金属栅极结构侧壁的接触孔刻蚀停止层仍有部分剩余，不会在半导体衬底内形成凹陷，使得最终形成的MOS晶体管的漏电流较小。

Description

MOS晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种MOS晶体管的形成方法。
背景技术
随着集成电路技术的不断发展，半导体器件的集成度不断提高，半导体器件的尺寸变得越来越小。为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极结构被引入到MOS晶体管中。且由于形成在源区、漏区和栅极结构表面作为电互连结构的导电插塞的尺寸受到工艺的限制，尺寸不容易变小，使得源区、漏区和栅极结构的尺寸受制于导电插塞的尺寸而不能变得太小，因此，半导体器件的集成度不能继续提高。
为此，现有技术提供了一种MOS晶体管的形成方法，由于在集成电路中MOS晶体管的漏极通常与栅极相连接，因此所述MOS晶体管的漏区与栅极结构共用一个导电插塞，以减少所述漏区和栅极结构的尺寸，有利于提高集成度。
但利用现有技术形成的所述MOS晶体管的漏电流较大。
发明内容
本发明解决的问题是提供一种MOS晶体管的形成方法，使得MOS晶体管的漏电流较小。
为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成金属栅极结构，在所述金属栅极结构两侧的半导体衬底内形成源区和漏区；在所述金属栅极结构的侧壁表面、源区表面、漏区表面形成接触孔刻蚀停止层；在所述金属栅极结构和接触孔刻蚀停止层表面形成层间介质层；对所述层间介质层进行刻蚀形成第一开口，所述第一开口的位置对应于金属栅极结构和漏区的位置，且所述第一开口暴露出金属栅极结构的顶部表面、金属栅极结构侧壁的部分表面和漏区对应的接触孔刻蚀停止层表面；去除所述金属栅极结构顶部表面的金属氧化物；利用干法化学预清洗工艺去除第一开口底部剩余的接触孔刻蚀停止层，暴露出所述漏区表面，形成第一接触孔；在所述第一接触孔内形成第一导电插塞。
可选的，所述干法化学预清洗工艺为SiCoNi预清洗工艺。
可选的，所述SiCoNi预清洗工艺包括NF3/NH3干法刻蚀工艺和原位退火工艺，所述NF3/NH3干法刻蚀工艺包括：承片台底座的温度范围为30摄氏度～40摄氏度，反应腔的压强范围为1托～10托，射频功率范围为10瓦～100瓦，NF3的流量范围为10标况毫升每分～500标况毫升每分，NH3的流量范围为10标况毫升每分～500标况毫升每分，利用等离子体将NF3和NH3等离子体化后与开口底部的接触孔刻蚀停止层发生反应，形成硅酸盐，然后利用所述原位退火工艺使得所述硅酸盐分解为气态的反应气体排走，从而去除所述接触孔刻蚀停止层。
可选的，所述原位退火工艺的温度大于70摄氏度。
可选的，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度大于或等于所述金属栅极结构总高度的25%。
可选的，去除所述金属氧化物后，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度大于0。
可选的，去除所述金属栅极结构顶部表面的金属氧化物之前，漏区表面剩余的接触孔刻蚀停止层的厚度大于或等于所述接触孔刻蚀停止层的总厚度的90%。
可选的，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度范围为50埃～300埃。
可选的，去除所述金属栅极结构顶部表面的金属氧化物的工艺为氩离子轰击工艺。
可选的，所述金属栅极结构顶部表面的金属氧化物为氧化铝或氧化铜。
可选的，所述金属栅极结构包括位于半导体衬底表面的栅介质层，位于栅介质层表面的金属栅极和位于栅介质层、金属栅极侧壁的侧墙。
可选的，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极侧壁剩余的侧墙的高度大于或等于所述金属栅极结构总高度的25%。
可选的，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极侧壁剩余的侧墙的高度范围为50埃～300埃。
可选的，还包括：在所述源区的表面形成第二导电插塞，利用所述第二导电插塞将源区与互连结构电学连接。
可选的，所述第一导电插塞、第二导电插塞同时形成或分开形成。
可选的，去除金属氧化物的反应设备、干法化学预清洗工艺的反应设备和形成第一导电插塞的反应设备通过密封腔相连接，使得待处理的晶圆通过所述密封腔和相应的夹持设备从一个反应设备移动到另一个反应设备，在去除金属氧化物、干法化学预清洗工艺和形成第一导电插塞时，待处理的晶圆与空气不发生接触。
与现有技术相比，本发明的技术方案具有以下优点：
由于在去除金属氧化物之前，第一开口暴露出金属栅极结构侧壁的部分表面，位于金属栅极结构侧壁的接触孔刻蚀停止层仍有部分剩余，因此，在去除所述金属栅极结构顶部表面的金属氧化物后，第一开口底部仍有部分接触孔刻蚀停止层剩余，所述去除金属氧化物的工艺不会在半导体衬底内形成凹陷，使得最终形成的MOS晶体管的漏电流较小。
进一步，所述干法化学预清洗工艺为SiCoNi预清洗工艺，由于SiCoNi预清洗工艺不会对半导体衬底进行刻蚀，只会对接触孔刻蚀停止层进行刻蚀，刻蚀选择比高，不会在半导体衬底内形成凹陷，使得最终形成的MOS晶体管的漏电流较小。
附图说明
图1～图5是现有技术中漏区与金属栅极结构共用一个导电插塞的MOS晶体管的形成过程的结构示意图；
图6～图13为本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
具体实施方式
图1～图5为现有技术中漏区与金属栅极结构共用一个导电插塞的MOS晶体管的形成过程的结构示意图。
请参考图1，提供半导体衬底10、位于所述半导体衬底10表面的金属栅极结构20、位于金属栅极结构20两侧的半导体衬底10内的源区30和漏区40、位于所述源区30表面、漏区40表面和金属栅极结构20侧壁表面的接触孔刻蚀停止层50、覆盖所述接触孔刻蚀停止层50和金属栅极结构20表面的层间介质层60。所述源区30和漏区40表面具有金属硅化物层（未图示）。所述金属栅极结构20包括高k栅介质层21、位于高k栅介质层21表面的金属栅极22和位于高k栅介质层21、金属栅极22侧壁表面的侧墙23，其中，由于形成所述金属栅极22后，由于不可避免的要将所述金属栅极22暴露在空气中，空气中的氧气会与顶部暴露出的金属栅极22发生反应，在金属栅极22顶部表面形成难以去除的金属氧化物（未图示），因此后续在所述金属栅极22表面形成导电插塞之前，需要去除所述金属氧化物。
请参考图2，对所述层间介质层60和接触孔刻蚀停止层50进行刻蚀，直到暴露出所述金属栅极22的顶部表面和漏区30表面，形成第一接触孔70；
请参考图3，对所述金属栅极22的顶部表面的金属氧化物进行氩离子轰击工艺去除，由于漏区40表面具有金属硅化物层，可以在氩离子轰击工艺中作为漏区40的掩膜层，且由于去除漏区40表面的接触孔刻蚀停止层50的同时也已经去除了金属栅极22的侧壁表面的接触孔刻蚀停止层50，轰击去除所述金属氧化物时，在去除所述金属氧化物的同时会将金属栅极22的侧壁的接触孔刻蚀停止层50和侧墙23底部对应位置的半导体衬底10部分去除，在对应位置的半导体衬底10内形成凹陷11；
请参考图4，对所述MOS晶体管的源区表面的层间介质层60和接触孔刻蚀停止层50进行刻蚀，形成第二接触孔80；
请参考图5，在所述第一接触孔70（请参考图4）和第二接触孔80（请参考图4）内填充满金属材料，分别形成第一导电插塞75和第二导电插塞85。
但由于所述第一导电插塞75位于凹陷11（请参考图4）的位置深入到半导体衬底10内，源区和漏区的距离变小，非常容易导致漏电流的产生，因此利用所述方法形成的MOS晶体管的漏电流较大。
为此，本发明提供了一种MOS晶体管的形成方法，包括：提供半导体衬底，在所述半导体衬底表面形成金属栅极结构，在所述金属栅极结构两侧的半导体衬底内形成源区和漏区；在所述金属栅极结构的侧壁表面、源区表面、漏区表面形成接触孔刻蚀停止层；在所述金属栅极结构和接触孔刻蚀停止层表面形成层间介质层；对所述层间介质层进行刻蚀形成第一开口，所述第一开口的位置对应于金属栅极结构和漏区的位置，且所述第一开口暴露出金属栅极结构的顶部表面、金属栅极结构侧壁的部分表面和漏区对应的接触孔刻蚀停止层表面，去除金属栅极结构顶部表面的金属氧化物后，再利用干法化学预清洗工艺去除剩余的接触孔刻蚀停止层。由于在去除金属氧化物之前，第一开口暴露出金属栅极结构侧壁的部分表面，位于金属栅极结构侧壁的接触孔刻蚀停止层仍有部分剩余，因此，在去除所述金属栅极结构顶部表面的金属氧化物后，第一开口底部仍有部分接触孔刻蚀停止层剩余，所述去除金属氧化物的工艺不会在半导体衬底内形成凹陷，使得最终形成的MOS晶体管的漏电流较小。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图6～图13，为本发明实施例的MOS晶体管的形成过程的剖面结构示意图。
请参考图6，提供半导体衬底100。
所述半导体衬底100为硅衬底、锗衬底、锗硅衬底、绝缘体上硅衬底等，在本实施例中，所述半导体衬底100为硅衬底。
所述MOS晶体管的栅极结构为金属栅极结构，形成所述金属栅极结构的工艺为前栅工艺或后栅工艺。在本实施例中，形成所述金属栅极结构的工艺为后栅工艺。
继续参考图6，在所述半导体衬底100表面形成多晶硅栅极结构110，在所述多晶硅栅极结构110两侧的半导体衬底内形成源区120和漏区130。
所述多晶硅栅极结构110包括位于半导体衬底100表面的栅介质层111，位于栅介质层111表面的多晶硅栅极112和位于栅介质层111、多晶硅栅极112侧壁的侧墙113，所述栅介质层111的材料为氧化硅或高K栅介质材料，所述侧墙113的材料为氮化硅层、氧化硅层或两者的多层堆叠结构。由于所述侧墙113的材料与后续形成的接触孔刻蚀停止层的材料相似或相同，因此后续在去除所述接触孔刻蚀停止层时，也会将侧墙同时去除，暴露出所述侧墙底部的半导体衬底。
形成所述多晶硅栅极结构110后，在所述多晶硅栅极结构110两侧的半导体衬底内形成源区120和漏区130。在本实施例中，所述源区120和漏区130的形成工艺为：对所述多晶硅栅极结构110两侧的半导体衬底进行干法刻蚀，形成沟槽；在所述沟槽内填充满应力材料，并对所述沟槽的应力材料进行P型或N型的离子注入，形成第一离子掺杂区121和第二离子掺杂区131；在所述第一离子掺杂区121表面形成第一金属硅化物层122，在所述第二离子掺杂区131表面形成第二金属硅化物层132，其中，源区120包括第一离子掺杂区121和第一金属硅化物层122，漏区130包括第二离子掺杂区131和第二金属硅化物层132。在本实施例中，由于所述漏区130与金属栅极结构共用一个导电插塞，因此所述漏区、金属栅极结构的宽度小于现有技术中表面单独形成导电插塞的漏区、金属栅极结构的宽度，从而有利于提高器件集成度。在其他实施例中，所述漏区的宽度还可以小于所述源区的宽度。
在其他实施例中，所述源区也可以仅包括第一离子掺杂区，所述漏区也可以仅包括第一离子掺杂区。
在其他实施例中，也可以不在多晶硅栅极结构两侧的半导体衬底内形成应力材料，直接对多晶硅栅极结构两侧的半导体衬底内进行P型或N型的离子注入，形成第一离子掺杂区和第二离子掺杂区，所述第一离子掺杂区作为源区，所述第二离子掺杂区作为漏区。
请参考图7，在所述源区120、漏区130和多晶硅栅极结构110表面形成接触孔刻蚀停止层140，在所述接触孔刻蚀停止层140表面形成第一层间介质层151，对所述第一层间介质层151进行化学机械研磨，直到暴露出所述多晶硅栅极结构110的顶部表面，使得所述第一层间介质层151的顶部表面与多晶硅栅极结构110的顶部表面齐平。
所述接触孔刻蚀停止层140的材料为氧化硅或氮化硅，后续刻蚀层间介质层形成接触孔时，利用所述接触孔刻蚀停止层140使得接触孔底部刚好暴露出所述源区120或漏区130表面，以避免源区120或漏区130被过刻蚀。
所述第一层间介质层151的材料为氧化硅或低K介质材料，所述低K介质材料为介电常数低于3.9的介质材料，可以利用所述低K介质材料降低集成电路中互连结构的RC（电阻、电容）延迟。
请参考图8，去除所述多晶硅栅极112（请参考图7）和栅介质层111（请参考图7），在所述第一层间介质层151形成第二开口，并在所述第二开口的侧壁和底部表面形成高K栅介质层114和位于高K栅介质层114表面的金属栅极115。
所述高K栅介质层114的材料的介电常数大于3.9，所述高K栅介质层114的材料为HfO2、ZrO2、HfSiNO、Al2O3、SBO等其中的一种或多种，所述金属栅极115包括位于高K栅介质层114表面的功函数层（未图示）和位于功函数层表面的第一金属材料层（未图示），所述高K栅介质层114、金属栅极115和位于高K栅介质层114、金属栅极115侧壁的侧墙113构成金属栅极结构117。所述功函数层的材料为钛、氮化钛、钽、氮化钽等，利用所述功函数层来调节所述金属栅极结构的功函数，所述第一金属材料层的材料为铝或铜。
在本实施例中，所述第一金属材料层的材料为铝，金属栅极115顶部表面暴露出的铝与空气中的氧气很容易发生反应形成一层金属氧化物116——氧化铝，由于氧化铝为电的绝缘体，直接在表面具有氧化铝的金属栅极115表面形成第一导电插塞，会严重影响第一导电插塞与金属栅极结构的电学连接，因此，需要在形成第一导电插塞之前，去除所述金属栅极115顶部表面的金属氧化物116。在其他实施例中，所述金属氧化物还可以为氧化铜。
在其他实施例中，所述栅介质层为高K栅介质层，去除多晶硅栅极后，也可以不去除所述栅介质层，在去除多晶硅栅极形成的开口内形成金属栅极。
请参考图9，在所述金属栅极115和第一层间介质层151表面形成第二层间介质层152，所述第一层间介质层151和第二层间介质层152作为层间介质层150；对所述层间介质层150进行刻蚀，形成第一开口160，所述第一开口160的位置对应于金属栅极结构117和漏区130的位置，且所述第一开口160暴露出金属栅极结构117顶部表面的金属氧化物116和漏区130对应的接触孔刻蚀停止层140表面。
所述第二层间介质层152的材料与第一层间介质层151的材料相同或不同。在本实施例中，所述第二层间介质层152的材料与第一层间介质层151的材料相同。
在本实施例中，所述第一开口160的位置定义了后续形成的第一导电插塞的位置，所述第一导电插塞同时与金属栅极结构117和漏区130电连接。且由于所述第一导电插塞横跨金属栅极结构117和漏区130表面，因此只需要所述金属栅极结构117和漏区130的总宽度大于第一导电插塞的直径即可，所述金属栅极结构117和漏区130的宽度不受位于表面的导电插塞的直径的限制。所述金属栅极结构117和漏区130的宽度可以远远小于现有技术中表面分别形成有不同导电插塞的金属栅极结构和漏区的宽度，有利于提高器件集成度。在本实施例中，请参考图9，所述第一开口160暴露出部分宽度的金属栅极结构顶部表面和漏区表面。在其他实施例中，所述第一开口还可以暴露出全部宽度的金属栅极结构顶部表面和漏区表面，即所述第一开口的直径等于金属栅极结构和漏区的总宽度。
在本实施例中，刻蚀所述层间介质层150，暴露出金属栅极结构117顶部表面的金属氧化物116后，继续对所述漏区130上方对应的层间介质层150进行刻蚀，直到暴露漏区130表面的接触孔刻蚀停止层140。
在现有技术中，将漏区表面的接触孔刻蚀停止层完全刻蚀完后，再利用氩离子轰击工艺去除所述金属氧化物，由于金属栅极结构侧壁表面的侧墙和接触孔刻蚀停止层也会在去除漏区表面的接触孔刻蚀停止层的过程中被除去，因此所述金属栅极结构侧壁表面的侧墙和接触孔刻蚀停止层底部对应位置的半导体衬底被暴露出来。当再利用氩离子轰击工艺去除所述金属氧化物时，会对所述暴露出来的半导体衬底进行刻蚀，形成凹陷，会使得最终形成的MOS晶体管的漏电流增大。但在本实施例中，刻蚀所述层间介质层152直到暴露出漏区130表面的接触孔刻蚀停止层140和部分高度的金属栅极结构117侧壁，所述金属栅极115侧壁剩余的接触孔刻蚀停止层140和侧墙113的高度大于或等于所述金属栅极结构117总高度的25%。由于所述金属栅极结构117侧壁的接触孔刻蚀停止层和侧墙仍有一定高度，后续利用氩离子轰击工艺去除所述金属氧化物时，所述金属栅极115侧壁的接触孔刻蚀停止层140和侧墙113仍不会完全刻蚀去除，因此不会在暴露出来的半导体衬底100形成凹陷，从而使得所形成的MOS晶体管的漏电流较小。
在本实施例中，在去除所述金属栅极结构117顶部表面的金属氧化物116之前，金属栅极115侧壁剩余的接触孔刻蚀停止层140和侧墙113的高度的范围为50埃～300埃，所述漏区130表面的接触孔刻蚀停止层140的厚度大于或等于所述接触孔刻蚀停止层140的总厚度的90%。在其他实施例中，所述漏区表面剩余的接触孔刻蚀停止层的厚度也可以为其他合适的值。
请参考图10，利用氩离子轰击工艺去除所述金属栅极结构117顶部表面的金属氧化物116（请参考图9），且未暴露出所述半导体衬底100表面。
在本实施例中，在利用氩离子轰击工艺去除所述金属栅极结构117顶部表面的金属氧化物116之前，利用湿法清洗工艺对半导体衬底进行清洗。在其他实施例中，也可以不进行清洗，直接去除金属氧化物。
由于氧化铝难以利用湿法刻蚀工艺去除，因此在本实施例中，去除所述氧化铝的工艺为氩离子轰击工艺，利用射频功率将氩气等离子体化后，利用偏置功率将氩离子轰击到所述金属栅极结构117顶部表面，从而去除所述金属氧化物116。所述氩离子轰击工艺的工艺参数可以根据射频功率源的功率、偏置功率源的功率、氩气流量、轰击时间相对应调节，在此不作详述。由于氩离子轰击工艺之前，所述金属栅极115侧壁的接触孔刻蚀停止层140和侧墙113仍有一定高度，利用氩离子轰击工艺去除所述金属氧化物后，所述金属栅极115侧壁的接触孔刻蚀停止层140和侧墙113仍不会完全刻蚀去除，剩余的接触孔刻蚀停止层140和侧墙113的高度大于0，使得不会在半导体衬底内形成凹陷。
请参考图11，利用干法化学预清洗工艺去除第一开口160底部剩余的接触孔刻蚀停止层140，暴露出所述漏区130表面，形成第一接触孔161。
由于所述干法化学预清洗工艺的刻蚀选择比高，利用所述干法化学预清洗工艺去除接触孔刻蚀停止层140时，几乎不会对半导体衬底进行刻蚀，不会在半导体衬底内形成凹陷。在本实施例中，所述干法化学预清洗工艺为SiCoNi预清洗工艺。所述SiCoNi预清洗工艺包括NF3/NH3干法刻蚀工艺和原位退火工艺，所述NF3/NH3干法刻蚀工艺包括：承片台底座的温度范围为30摄氏度～40摄氏度，反应腔的压强范围为1托～10托，射频功率范围为10瓦～100瓦，NF3的流量范围为10标况毫升每分～500标况毫升每分，NH3的流量范围为10标况毫升每分～500标况毫升每分，利用等离子体将NF3和NH3转化为NH4F和NH4F.HF，利用所述NH4F和NH4F.HF与开口底部的接触孔刻蚀停止层发生反应，形成硅酸盐，然后利用所述原位退火工艺使得所述硅酸盐分解气态的反应气体，从而去除所述接触孔刻蚀停止层。所述原位退火工艺的退火温度大于70摄氏度。其中通过调节所述NF3、NH3的反应气体比例，可以调节SiCoNi预清洗工艺对氧化硅、氮化硅的刻蚀选择比，例如增加NF3的流量可以提高对氧化硅的刻蚀速率但氮化硅的刻蚀速率基本保持不变，增加NH3的流量可以略微降低氧化硅的刻蚀速率但大幅降低氮化硅的刻蚀速率，从而选择性地对氧化硅、氮化硅进行刻蚀。且由于所述NH4F和NH4F.HF不会与硅、锗、锗硅等半导体衬底材料发生反应，使得利用所述SiCoNi预清洗工艺去除所述接触孔刻蚀停止层140时，完全不会在半导体衬底内形成凹陷，因此最终形成的MOS晶体管的漏电流较小。
请参考图12，对所述源区120表面的接触孔刻蚀停止层140和层间介质层150进行刻蚀，直到暴露出所述源区120表面，形成第二接触孔170。
所述第二接触孔170后续用于形成第二导电插塞，所述第二导电插塞用于将所述MOS晶体管的源极与互连结构电学连接。其中，所述第二接触孔170和第一接触孔161可以同时形成，也可以分开形成。
请参考图13，在所述第一接触孔161内形成第一导电插塞162，在所述第二接触孔170内形成第二导电插塞172。
所述第一导电插塞162和第二导电插塞172可以同时形成，也可以分开形成。在本实施例中，所述第一导电插塞162和第二导电插塞172同时形成，具体工艺包括：在所述第一接触孔161和第二接触孔170侧壁和底部表面、在所述层间介质层150表面形成扩散阻挡层（未图示），在所述扩散阻挡层表面形成第二金属材料层（未图示），对所述扩散阻挡层和第二金属材料层进行化学机械研磨，直到暴露出所述层间介质层150表面，在所述第一接触孔161内形成第一导电插塞162，在所述第二接触孔170内形成第二导电插塞172。所述扩散阻挡层的材料为钛、氮化钛、钽、氮化钽等，用于防止第二金属材料层中的金属扩散到层间介质层中，所述第二金属材料层的材料为铜、铝或钨。
在本实施例中，在去除金属栅极结构117顶部表面的金属氧化物后，为了避免金属栅极结构117顶部表面重新形成金属氧化物，去除金属氧化物的反应设备、干法化学预清洗工艺的反应设备和形成第一导电插塞和第二导电插塞的工艺的反应设备通过密封腔相连接，使得待处理的晶圆通过所述密封腔和相应的夹持设备从一个反应设备移动到另一个反应设备，形成第一导电插塞和第二导电插塞之前，待处理的晶圆都与空气不发生接触。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种MOS晶体管的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底表面形成金属栅极结构，所述金属栅极结构包括位于半导体衬底表面的栅介质层，以及位于栅介质层表面的金属栅极，在所述金属栅极结构两侧的半导体衬底内形成源区和漏区；
在所述金属栅极结构的侧壁表面、源区表面、漏区表面形成接触孔刻蚀停止层；
在所述金属栅极结构和接触孔刻蚀停止层表面形成层间介质层；
对所述层间介质层进行刻蚀形成第一开口，所述第一开口的位置对应于金属栅极结构和漏区的位置，且所述第一开口暴露出金属栅极结构的顶部表面、金属栅极结构侧壁的部分表面和漏区对应的接触孔刻蚀停止层表面；
去除所述金属栅极结构顶部表面的金属氧化物；
利用干法化学预清洗工艺去除第一开口底部剩余的接触孔刻蚀停止层，暴露出所述漏区表面，形成第一接触孔；
在所述第一接触孔内形成第一导电插塞。
2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述干法化学预清洗工艺为SiCoNi预清洗工艺。
3.如权利要求2所述的MOS晶体管的形成方法，其特征在于，所述SiCoNi预清洗工艺包括NF3/NH3干法刻蚀工艺和原位退火工艺，所述NF3/NH3干法刻蚀工艺包括：承片台底座的温度范围为30摄氏度～40摄氏度，反应腔的压强范围为1托～10托，射频功率范围为10瓦～100瓦，NF3的流量范围为10标况毫升每分～500标况毫升每分，NH3的流量范围为10标况毫升每分～500标况毫升每分，利用等离子体将NF3和NH3等离子体化后与开口底部的接触孔刻蚀停止层发生反应，形成硅酸盐，然后利用所述原位退火工艺使得所述硅酸盐分解为气态的反应气体排走，从而去除所述接触孔刻蚀停止层。
4.如权利要求3所述的MOS晶体管的形成方法，其特征在于，所述原位退火工艺的温度大于70摄氏度。
5.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度大于或等于所述金属栅极结构总高度的25％。
6.如权利要求5所述的MOS晶体管的形成方法，其特征在于，去除所述金属氧化物后，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度大于0。
7.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物之前，漏区表面剩余的接触孔刻蚀停止层的厚度大于或等于所述接触孔刻蚀停止层的总厚度的90％。
8.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极结构侧壁剩余的接触孔刻蚀停止层的高度范围为50埃～300埃。
9.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物的工艺为氩离子轰击工艺。
10.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述金属栅极结构顶部表面的金属氧化物为氧化铝或氧化铜。
11.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述金属栅极结构还包括位于所述栅介质层、金属栅极侧壁的侧墙。
12.如权利要求11所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极侧壁剩余的侧墙的高度大于或等于所述金属栅极结构总高度的25％。
13.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除所述金属栅极结构顶部表面的金属氧化物之前，金属栅极侧壁剩余的侧墙的高度范围为50埃～300埃。
14.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括：在所述源区的表面形成第二导电插塞，利用所述第二导电插塞将源区与互连结构电学连接。
15.如权利要求14所述的MOS晶体管的形成方法，其特征在于，所述第一导电插塞、第二导电插塞同时形成或分开形成。
16.如权利要求1所述的MOS晶体管的形成方法，其特征在于，去除金属氧化物的反应设备、干法化学预清洗工艺的反应设备和形成第一导电插塞的反应设备通过密封腔相连接，使得待处理的晶圆通过所述密封腔和相应的夹持设备从一个反应设备移动到另一个反应设备，在去除金属氧化物、干法化学预清洗工艺和形成第一导电插塞时，待处理的晶圆与空气不发生接触。
CN201310338366.5A 2013-08-05 2013-08-05 Mos晶体管的形成方法 Active CN104347417B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310338366.5A CN104347417B (zh) 2013-08-05 2013-08-05 Mos晶体管的形成方法
US14/070,645 US9147746B2 (en) 2013-08-05 2013-11-04 MOS transistors and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310338366.5A CN104347417B (zh) 2013-08-05 2013-08-05 Mos晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104347417A CN104347417A (zh) 2015-02-11
CN104347417B true CN104347417B (zh) 2018-01-02

Family

ID=52426904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310338366.5A Active CN104347417B (zh) 2013-08-05 2013-08-05 Mos晶体管的形成方法

Country Status (2)

Country Link
US (1) US9147746B2 (zh)
CN (1) CN104347417B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269585B2 (en) * 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
US9496225B1 (en) 2016-02-08 2016-11-15 International Business Machines Corporation Recessed metal liner contact with copper fill
CN107808849B (zh) * 2016-09-08 2021-07-13 联华电子股份有限公司 半导体元件及其制作方法
US10347543B2 (en) * 2017-11-13 2019-07-09 Globalfoundries Inc. FDSOI semiconductor device with contact enhancement layer and method of manufacturing
CN111106158B (zh) * 2018-10-29 2023-11-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111211055B (zh) * 2018-11-21 2023-08-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN118136644A (zh) * 2024-04-30 2024-06-04 珠海燧景科技有限公司 半导体结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740338A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 薄膜去除方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414220B1 (ko) * 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
US7307012B2 (en) * 2003-06-30 2007-12-11 Sandisk 3D Llc Post vertical interconnects formed with silicide etch stop and method of making
KR100573276B1 (ko) * 2003-12-31 2006-04-24 동부아남반도체 주식회사 에스램 소자 및 그 제조방법
KR100724565B1 (ko) * 2005-07-25 2007-06-04 삼성전자주식회사 코너보호패턴을 갖는 공유콘택구조, 반도체소자, 및 그제조방법들
JP2008071775A (ja) * 2006-09-12 2008-03-27 Elpida Memory Inc 半導体装置
US8129235B2 (en) * 2007-03-15 2012-03-06 United Microelectronics Corp. Method of fabricating two-step self-aligned contact
US20080311711A1 (en) * 2007-06-13 2008-12-18 Roland Hampp Gapfill for metal contacts
DE102010038737B4 (de) * 2010-07-30 2017-05-11 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und eingebetteten verformungsinduzierenden Halbleiterlegierungen
CN102867750B (zh) * 2011-07-07 2015-03-25 中国科学院微电子研究所 Mosfet及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740338A (zh) * 2008-11-24 2010-06-16 中芯国际集成电路制造(北京)有限公司 薄膜去除方法

Also Published As

Publication number Publication date
US20150035083A1 (en) 2015-02-05
CN104347417A (zh) 2015-02-11
US9147746B2 (en) 2015-09-29

Similar Documents

Publication Publication Date Title
CN104347417B (zh) Mos晶体管的形成方法
US11651993B2 (en) Etch stop layer for semiconductor devices
US11721746B2 (en) Method and structure for FinFET comprising patterned oxide and dielectric layer under spacer features
US11798843B2 (en) Conductive feature formation and structure
US11557512B2 (en) Wet cleaning with tunable metal recess for via plugs
TW202002301A (zh) 半導體結構形成方法
CN107026194A (zh) 半导体装置与形成半导体装置的方法
US20210343599A1 (en) FINFET Device with Wrapped-Around Epitaxial Structure and Manufacturing Method Thereof
TW201543536A (zh) 形成積體電路結構之方法
US7119023B2 (en) Process integration of SOI FETs with active layer spacer
CN114068704B (zh) 半导体结构及其形成方法
CN113871345B (zh) 半导体结构的形成方法
TWI719243B (zh) 鰭型場效電晶體及其製造方法
CN108666272B (zh) 半导体结构及其形成方法
KR20230133171A (ko) 질소 함유 크러스트 표면을 갖는 유전체층
TW202401602A (zh) 半導體裝置及其形成方法
CN113937162A (zh) 半导体器件及其形成方法
TW202308055A (zh) 半導體結構的形成方法
CN104425355A (zh) 导电插塞的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant