CN118136644A - 半导体结构及其制作方法 - Google Patents

Abstract

本发明提供了一种半导体结构及其制作方法，应用于半导体制备技术领域。在本发明中，其在形成栅极层之前，先在栅极氧化层内开设出露出浮动扩散点所对应基底区域表面的第一接触窗口，以及，露出复位晶体管的源极所对应基底区域表面的第二接触窗口，然后再利用沉积、光刻、刻蚀等工艺，将形成的作为源极跟随晶体管栅极的第一栅极子部横向左右延伸，以通过基底与栅极层的部分子部直接相连的方式，实现无需导电插塞和金属线便可将像素单元中浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极进行电性连接，降低浮动扩散点的寄生电容、增大转换增益、减低像素噪声，进而达到简化像素单元中部分部件的局部连接，实现像素单元的紧凑设计的目的。

Description

半导体结构及其制作方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制作方法。

背景技术

图像传感器通常用于将光学信号转换为电信号，是组成数字摄像头的重要组成部分，根据器件的不同，可分为电荷耦合器件型(charge Coupled Device，简称CCD)和CMOS图像传感器型(CMOS Image Sensor，简称CIS)两大类。通常CMOS图像传感器的一个有源像素单元包含位于外延层中的光电二极管（Photo Diode，PD）和若干晶体管，以4T结构CMOS图像传感器为例，四个晶体管具体包括转移管(Transfer ，Tx)、源极跟随管(Source Follow，SF)、复位管(Reset，RST) 和行选择管(Row Select，RS)。

目前，图像传感器内的每一像素单元中的多个晶体管之间均是采用导电插塞和金属线进行像素内部的连接，而采用导电插塞和金属线进行像素内部连接的方案会造成像素单元的寄生电容太大，进而影响转换增益和像素的噪声，以及增大像素单元的RC延迟，进而降低像素单元的读取速度及帧率的问题。

现阶段采用的方法主要是减小金属线宽度以及尽量在高层进行金属走线来减少寄生效应，但是对于可用金属层较少的像素阵列，其效果很有限，且还不利于像素单元的微缩。

发明内容

本发明的目的在于提供一种半导体结构及其制作方法，以通过基底与栅极层部分子部直接相连的方式，实现无需导电插塞和金属线便可将像素单元中浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极进行电性连接，降低了浮动扩散点的寄生电容、增大了转换增益、进而减低了噪声。

第一方面，为了解决上述技术问题，本发明提供了一种半导体结构的制作方法，至少可包括如下步骤：

提供一基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区，所述基底上形成有栅极氧化层。

于所述栅极氧化层内形成第一接触窗口和第二接触窗口，所述第一接触窗口露出所述转移晶体管区与所述源极跟随晶体管区之间的相连部分区域的基底表面，所述第二接触窗口露出所述源极跟随晶体管区与所述复位晶体管区之间的相连部分区域的基底表面。

于所述栅极氧化层上形成栅极层，所述栅极层包括第一栅极子部，所述第一栅极子部填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。

在其中一些可选的示例中，所述栅极层还可以包括：第二栅极子部和第三栅极子部，所述第二栅极子部覆盖在位于所述转移晶体管区内的所述栅极氧化层上，所述第三栅极子部覆盖在位于所述复位晶体管区内的所述栅极氧化层上。

在其中一些可选的示例中，所述栅极层可以为掺杂后的多晶硅栅极层或掺杂后的金属栅极层，且所述栅极层所掺杂的离子可以包括磷离子。

在其中一些可选的示例中，在形成所述第一接触窗口之后，且在形成所述栅极层之前，本发明所提供的半导体结构的制作方法还可以包括：

沿着所述第一接触窗口，对所述第一接触窗口所露出的基底表面执行离子注入工艺，以形成所述浮动扩散点。

以及沿着所述第二接触窗口，对所述第二接触窗口所露出的基底表面执行离子注入工艺，以形成所述复位晶体管的源极。

在其中一些可选的示例中，于所述栅极氧化层上形成栅极层之后，本发明所提供的半导体结构的制作方法还可以包括：

对位于所述第二栅极子部和所述第一栅极子部之间的基底执行离子注入工艺，以形成所述浮动扩散点。

以及对位于所述第一栅极子部和所述第三栅极子部之间的基底执行离子注入工艺，以形成所述复位晶体管的源极。

在其中一些可选的示例中，于所述栅极氧化层上形成栅极层之后，本发明所提供的半导体结构的制作方法还可以包括：

对位于所述第二栅极子部和所述第一栅极子部之间的基底执行离子注入工艺，以在所述基底内形成轻掺杂漏区。

在其中一些可选的示例中，形成所述栅极层之后，本发明所提供的半导体结构的制作方法还可以包括：

于所述栅极层上形成将其掩埋在内的层间介质层。

于所述层间介质层内形成多个导电插塞。

以及于所述导电插塞上形成金属层。

其中，所述导电插塞包括第一插塞子部、第二插塞子部及第三插塞子部，所述金属层包括第一金属子线、第二金属子线和第三金属子线，所述第一插塞子部位于所述第二栅极子部上，所述第二插塞子部位于所述第三栅极子部上，所述第三插塞子部位于所述第三栅极子部的远离所述源极跟随晶体管区的一侧且与所述基底直接接触，所述第一金属子线位于所述第一插塞子部上，所述第二金属子线位于所述第二插塞子部上，所述第三金属子线位于所述第三插塞子部上。

在其中一些可选的示例中，所述像素单元为4T、5T、6T、7T或8T像素结构。

第二方面，基于相同的发明构思，本发明实施例中还提供了一种半导体结构，具体可包括：

基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区。

栅极氧化层，位于所述基底上，且所述栅极氧化层包括：

第一接触窗口，位于所述转移晶体管区与所述源极跟随晶体管区之间相连的部分区域内，且露出该部分区域的基底表面。

第二接触窗口，位于所述源极跟随晶体管区与所述复位晶体管区之间相连的部分区域内，且露出该部分区域的基底表面。

栅极层，位于所述栅极氧化层上，且所述栅极层包括：

第一栅极子部，位于所述源极跟随晶体管区内的所述栅极氧化层上，且填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上。

第二栅极子部，覆盖在位于所述转移晶体管区内的所述栅极氧化层上。

第三栅极子部，覆盖在位于所述复位晶体管区内的所述栅极氧化层上。

在其中一些可选的示例中，本发明所提供的半导体结构还可以包括：

层间介质层，位于所述栅极层上，并将所述栅极层掩埋在内。

多个导电插塞，包括第一插塞子部、第二插塞子部及第三插塞子部，且所述第一插塞子部位于所述第二栅极子部上方的所述层间介质层内，所述第二插塞子部位于所述第三栅极子部上方的所述层间介质层内，所述第三插塞子部位于所述第三栅极子部的远离所述源极跟随晶体管区一侧的所述层间介质层内且与所述基底直接接触。

金属层，包括第一金属子线、第二金属子线和第三金属子线，且所述第一金属子线位于所述第一插塞子部上，所述第二金属子线位于所述第二插塞子部上，所述第三金属子线位于所述第三插塞子部上。

在其中一些可选的示例中，所述半导体结构包括图像传感器的像素单元。

第三方面，基于相同的发明构思，本发明实施例中还提供了一种图像传感器，其至少包括如上所述的半导体结构。

与现有技术相比，本发明的技术方案至少具有以下有益效果之一：

本发明提供了一种半导体结构的制作方法，具体包括：提供一基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区，所述基底上形成有栅极氧化层，于所述栅极氧化层内形成第一接触窗口和第二接触窗口，所述第一接触窗口露出所述转移晶体管区与所述源极跟随晶体管区之间的相连部分区域的基底表面，所述第二接触窗口露出所述源极跟随晶体管区与所述复位晶体管区之间的相连部分区域的基底表面，于所述栅极氧化层上形成栅极层，所述栅极层包括第一栅极子部，所述第一栅极子部填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。

本发明中，其在形成栅极层之前，先在栅极氧化层内开设出露出浮动扩散点所对应基底区域表面的第一接触窗口，以及，露出复位晶体管的源极所对应基底区域表面的第二接触窗口，然后再利用沉积、光刻、刻蚀等工艺，将形成的作为源极跟随晶体管栅极的第一栅极子部横向左右延伸，以通过基底与栅极层的部分子部直接相连的方式，实现无需导电插塞和金属线便可将像素单元中浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极进行电性连接，降低了浮动扩散点的寄生电容、增大了转换增益、进而减低了像素噪声的目的。

并且，由于本发明仅利用第一栅极子部就可实现如上三个部分的电性连接，因此其无需设置专门用于连接浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极的导电插塞和金属线的特性，简化了像素单元中部分部件的局部连接，进而实现了像素单元的紧凑设计，即便于缩小像素单元在基底上的占用面积，亦即为提供更复杂的其他连接以及实现更复杂的功能保留了更多空间。

附图说明

附图是用来提供对本申请的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本申请，但并不构成对本申请的限制。在附图中：

图1为本发明一些实施例中所提供的一种半导体结构的制作方法的流程示意图。

图2为本发明一些实施例中所提供的在基底上依次形成沟槽隔离、栅极氧化层后的局部结构示意图。

图3为本发明一些实施例中所提供的在基底上依次形成栅极层、层间介质层、导电插塞、金属层后的局部结构示意图。

其中，附图标记为：

100-基底，110-栅极氧化层，101-第一接触窗口，102-第二接触窗口，120-栅极层，120a-第一栅极子部，120b-第二栅极子部，120c-第三栅极子部，130-层间介质层，CT-导电插塞，CT1-第一插塞子部，CT2-第二插塞子部，CT3-第三插塞子部，140-金属层，140a-第一金属子线，140b-第二金属子线，140c-第三金属子线。

在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。

具体实施方式

为了使本发明实施例的技术方案和优点更加清楚，下面将结合附图和实施例对本发明的技术方案进一步详细阐述。虽然附图中显示了本发明的示例性实施方法，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻的理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。

在下列段落中参照附图以举例方式更具体的描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。 可以理解的是，本发明中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括在某物“上”且其间有居间特征或层的含义。

此外，为了便于描述，可以在本文中使用诸如“在……上”、“在……之上”、“在……上方”、“上”“上部”等的区域相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了在附图中所描绘的取向之外，区域相对术语旨在涵盖设备在使用或操作中的不同取向。装置可以以其它方式定向(旋转90度或处于其它取向)并且同样可以相应地解释本文使用的区域相对描述词。

在本发明实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。 需要说明的是，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

根据背景技术介绍可知，目前，图像传感器内的每一像素单元中的多个晶体管之间均是采用导电插塞和金属线进行像素内部的连接，而采用导电插塞和金属线进行像素内部连接的方案存在以下主要缺陷：1、导电插塞、金属线以及不同晶体管的栅极之间存在较大的寄生电容（即寄生效应），而像素单元的转换增益则与像素单元中浮动扩散点（Floating Diffusion Node，FD）的电容值密切相关，具体地，转换增益与FD节点的电容值成反比，因此较高的寄生电容势必造成像素单元的转换增益降低，进而影响其噪声的技术问题；2、导电插塞、金属线以及不同晶体管的栅极之间的大寄生电容，还会增加像素单元的RC延迟，进而降低像素单元的读取速度及帧率；3、像素单元的设计尺寸受到限制，具体的，由于现有技术需要额外的导电插塞和金属线实现像素单元的部件连接，而其导电插塞和金属线则均需要满足一定的设计规范（design rule），这种连接限制了其他连接的尺寸或复杂度。

为了解决此问题，本发明提出了一种半导体结构及其制作方法，以在形成栅极层之前，先在栅极氧化层内开设出露出浮动扩散点所对应基底区域表面的第一接触窗口，以及，露出复位晶体管的源极所对应基底区域表面的第二接触窗口，然后再利用沉积、光刻、刻蚀等工艺，将形成的作为源极跟随晶体管栅极的第一栅极子部横向左右延伸，即通过基底与栅极层部分子部直接相连的方式，实现无需导电插塞和金属线便可将像素单元中浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极进行电性连接，降低了浮动扩散点的寄生电容、增大了转换增益、进而减低了噪声。

请参阅图1，图1为本发明一实施例中所提供的所述半导体结构的制作方法的流程示意图。如图1所示，本发明所提供的半导体结构的制作方法至少可以包括：

步骤S101，提供一基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区，所述基底上形成有栅极氧化层。

步骤S102，于所述栅极氧化层内形成第一接触窗口和第二接触窗口，所述第一接触窗口露出所述转移晶体管区与所述源极跟随晶体管区之间的相连部分区域的基底表面，所述第二接触窗口露出所述源极跟随晶体管区与所述复位晶体管区之间的相连部分区域的基底表面。

步骤S103，于所述栅极氧化层上形成栅极层，所述栅极层包括第一栅极子部，所述第一栅极子部填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。

下文将通过与图1所示的半导体结构的制作过程中的各个步骤所对应的结构图相结合的方式，对本发明实施例提供半导体结构的制作方法进行详细介绍。

为了方便理解，下文中定义了水平方向和垂直方向，其中水平方向即为与基底100的表面相平行的方向；垂直方向即为与基底100的表面垂直的方向，并且所述水平方向和垂直方向均相互垂直。

应理解，本发明实施例中所提出的所述半导体结构，即为图像传感器中的一像素单元或像素结构，其中，所述像素单元可为4T、5T、6T、7T或8T像素结构，而所述图像传感器则具体可包括由多个所述像素单元或像素结构构成的像素阵列，而为了简化附图，本发明实施例中所提供的图2和图3中仅绘制了所述图像传感器中的任意一4T像素单元或4T像素结构的部分晶体管。

请参阅图2，图2为本发明一些实施例中所提供的在基底上依次形成沟槽隔离、栅极氧化层后的局部结构示意图。如图2所示，执行上述步骤S101，提供一基底100，所述基底100具体用于形成所述图像传感器的像素阵列中的一像素单元或像素结构；其中，所述基底100可以是本领域公知的任意合适的衬底材料，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double SidePolished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中基底100例如为硅晶圆。

接着，可利用沉积工艺，如化学气相沉积工艺、物理气相沉积工艺以及原子层沉积工艺中的至少一种，在所述基底100的表面上形成一层厚度适中的绝缘层（图未示），其中所述绝缘层的材料可为氧化物，如二氧化硅，或者，所述绝缘层的材料可为氮化物，如氮化硅；然后再该绝缘层的保护下对所述基底100进行刻蚀，以在所述基底100内形成用于分割多个晶体管的沟槽隔离，如浅沟槽隔离结构STI，作为一种示例，本发明实施例中所提供的像素单元中仅示例性的绘制了组成像素单元的一转移晶体管、一源极跟随晶体管以及一复位晶体管，因此图2和图3也仅示例性的绘制了两个浅沟槽隔离结构STI，且将所述基底100划分成从左到右依次相连排布的转移晶体管区Tx、源极跟随晶体管区SF及复位晶体管区RST。其中所述转移晶体管区Tx具体用于形成至少一转移晶体管，所述源极跟随晶体管区SF具体用于形成至少一源极跟随晶体管，所述复位晶体管区RST具体用于形成至少一复位晶体管，并且，将所述转移晶体管的源极作为像素单元的感光区，将所述转移晶体管的漏极作为浮动扩散点，所述感光区用于在曝光过程中将包含图像信息的光信号经光电效应转换为电信号，感光区内可以具有光电二极管PD，当然，也可以是其他光电转换元件，以实现上述功能；所述传输晶体管用于将感光区的电信号转移至浮动扩散点FD；所述源极跟随晶体管用于对浮动扩散点FD的电信号放大输出；所述复位晶体管根据复位控制信号对浮动扩散点FD的电压进行复位。

然后，再利用刻蚀工艺，如干法刻蚀工艺或湿法刻蚀工艺中的至少一种，去除所述绝缘层，并进一步利用沉积工艺，如化学气相沉积工艺、物理气相沉积工艺以及原子层沉积工艺中的至少一种，在所述基底100的表面上形成栅极氧化层110，所述栅极氧化层的材料包括氧化物，如二氧化硅。

接着，继续参阅图2，执行上述步骤S102，对所述覆盖在基底100的整个表面上的所述栅极氧化层110进行刻蚀，以在所述转移晶体管区Tx与所述源极跟随晶体管区SF之间的相连部分区域的栅极氧化层110内形成一第一接触窗口101，以通过该第一接触窗口101露出该部分区域的基底100表面，而该露出的基底100的部分区域即为用于形成像素单元中的浮动扩散点FD的对应基底区域，同时，在此次刻蚀过程中，还同步在所述源极跟随晶体管区SF与所述复位晶体管区RST之间的相连部分区域的栅极氧化层110内形成一第二接触窗口102，以通过该第二接触窗口102露出该部分区域的基底100表面，而该露出的基底100的部分区域即为用于形成像素单元中的复位晶体管的源极的对应基底区域。

请参阅图3，图3为本发明一些实施例中所提供的在基底上依次形成栅极层、层间介质层、导电插塞、金属层后的局部结构示意图。如图3所示，接着执行上述步骤S103，可利用沉积工艺，如物理气相沉积工艺、化学气相沉积工艺以及原子层沉积工艺等工艺中的至少一种，在所述栅极氧化层110上沉积一层栅极层120，其中所述栅极层120为掺杂后的多晶硅栅极层或掺杂后的金属栅极层，且所述栅极层所掺杂的离子包括磷离子，即所述栅极层120为重掺杂后的多晶硅栅极层或重掺杂后的金属栅极层，然后再利用光刻、刻蚀工艺，图形化所述栅极层120，以在所述栅极层120内形成三个分立的栅极子部，即第一栅极子部120a、第二栅极子部120b、第三栅极子部120c。

具体的，所述第一栅极子部120a填满所述第一接触窗口101和第二接触窗口102，并沿横向（即所述水平方向）延伸覆盖在所述第一接触窗口101和第二接触窗口102之间的栅极氧化层110上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。显然，本发明实施例中在形成栅极氧化层之后，且在形成栅极层之前，通过增加一道光刻、刻蚀工艺，先在栅极氧化层的目标区域处开设一第一接触窗口和第二接触窗口，此为与现有技术在形成像素单元的制备过程的不同点之一，之后，在利用形成像素单元中的多个晶体管的栅极的沉积、刻蚀制程工艺，在形成晶体管的栅极的同时同步利用该栅极层将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极电性连接，工艺简单、可操作性强，且制造成本低。

所述第二栅极子部120b覆盖在位于所述转移晶体管区Tx内的所述栅极氧化层110上，以作为所述转移晶体管区Tx的转移晶体管的栅极，所述第三栅极子部120c覆盖在位于所述复位晶体管区RST内的所述栅极氧化层110上，以作为所述复位晶体管区RST内的复位晶体管的栅极。

接着，便可在所述基底100内形成所述感光区如PD区，所述浮动扩散点FD，各晶体管的轻掺杂漏区，源极等离子注入区。本发明实施例中提供了三种具体形成浮动扩散点FD以及复位晶体管的源极的操作方式，下文将对如上三种方式一一进行详细介绍。

示例一，在形成所述栅极层120之后，可利用离子注入工艺，在所述对位于所述第二栅极子部120b和所述第一栅极子部120a之间的基底100执行离子注入工艺，以形成所述浮动扩散点FD；以及，对位于所述第一栅极子部120a和所述第三栅极子部120c之间的基底100执行离子注入工艺，以形成所述复位晶体管的源极，即在所述第一栅极子部120a所填充的所述第一接触窗口101和所述第二接触窗口102下方的基底100的表层区域形成所述浮动扩散点FD和所述复位晶体管的源极，之后，再利用离子注入工艺，形成所述各晶体管的轻掺杂漏区，源极等离子注入区。

示例二，在形成所述栅极层120之后，无需对所述基底100进行用于形成所述浮动扩散点FD和所述复位晶体管的源极的离子注入工艺，而是直接利用离子注入工艺，形成所述各晶体管的轻掺杂漏区，源极等离子注入区。此示例在利用沉积工艺形成所述第一栅极子部120a之后，由于该第一栅极子部120a的材料为重掺杂（如掺磷）后的栅极层，因此其重掺杂离子会通过所述第一接触窗口101和所述第二接触窗口102直接沿所述垂直方向向下扩散，进而基于该扩散的重掺杂磷离子便可直接形成浮动扩散点FD和所述复位晶体管的源极，因此本发明的此实施例还起到了节省图像传感器的制造成本，简化制程工艺的目的。

显然，如上所述的示例一和示例二均为在形成所述栅极层120之后，再利用或不利用离子注入工艺，形成所述浮动扩散点FD和所述复位晶体管的源极的制程方法，而在本发明如下所提供的示例三中，其还可利用形成的所述第一接触窗口和第二接触窗口的特殊性，在形成所述栅极层120之前，先利用离子注入工艺，形成所述浮动扩散点FD和所述复位晶体管的源极。

示例三，在形成所述第一接触窗口101和第二接触窗口102之后，且在形成所述栅极层120之前，可先沿着所述第一接触窗口101的方向，向下对所述第一接触窗口101所露出的基底100表面执行离子注入工艺，以形成所述浮动扩散点FD；并且，沿着所述第二接触窗口102的方向，对所述第二接触窗口102所露出的基底100表面执行离子注入工艺，以形成所述复位晶体管的源极；之后，利用离子注入工艺，形成所述各晶体管的轻掺杂漏区，源极等离子注入区。

继续参阅图3，在形成所述浮动扩散点FD和形成所述所述复位晶体管的源极之后，本发明实施例中所提供的制作方法还可以进一步在所述栅极层120上形成将其掩埋在内的层间介质层130，其中所述层间介质层130的材料可为氧化物，如二氧化硅；之后，在进一步利用刻蚀工艺，在所述层间介质层130内形成多个导电插塞CT以及位于所述导电插塞CT之上的金属层140，以通过所述导电插塞CT和金属层140将所述栅极层120电性引出。具体的，所述导电插塞CT可包括第一插塞子部CT1、第二插塞子部CT2及第三插塞子部CT3，所述金属层140包括第一金属子线140a、第二金属子线140b和第三金属子线140c，所述第一插塞子部CT1位于所述第二栅极子部120b上，所述第二插塞子部CT2位于所述第三栅极子部120c上，所述第三插塞子部CT3位于所述第三栅极子部120c的远离所述源极跟随晶体管区SF的一侧且与所述基底100直接接触，所述第一金属子线140a位于所述第一插塞子部CT1上，所述第二金属子线140b位于所述第二插塞子部CT2上，所述第三金属子线140c位于所述第三插塞子部CT3上。

此外，基于与如上图1~图3所示的半导体结构的制作方法相同的发明构思，本发明还可提供一种半导体结构，其中所述半导体结构即为图像传感器的像素单元，而该像素单元具体可包括：

所述基底100，所述基底包括转移晶体管区Tx、源极跟随晶体管区SF及复位晶体管区RST。

所述栅极氧化层110，位于所述基底100上，且所述栅极氧化层110包括：所述第一接触窗口101，位于所述转移晶体管区Tx与所述源极跟随晶体管区SF之间相连的部分区域内，且露出该部分区域的基底100表面。

所述第二接触窗口102，位于所述源极跟随晶体管区与所述复位晶体管区之间相连的部分区域内，且露出该部分区域的基底表面。

所述栅极层120，位于所述栅极氧化层110上，且所述栅极层120包括：

所述第一栅极子部120a，位于所述源极跟随晶体管区SF内的所述栅极氧化层110上，且填满所述第一接触窗口101和第二接触窗口102，并沿横向延伸覆盖在所述第一接触窗口101和第二接触窗口102之间的栅极氧化层110上。

所述第二栅极子部120b，覆盖在位于所述转移晶体管区Tx内的所述栅极氧化层110上。

所述第三栅极子部120c，覆盖在位于所述复位晶体管区RST内的所述栅极氧化层110上。

所述层间介质层130，位于所述栅极层120上，并将所述栅极层120掩埋在内。

所述多个导电插塞CT，包括第一插塞子部CT1、第二插塞子部CT2及第三插塞子部CT3，且所述第一插塞子部CT1位于所述第二栅极子部120b上方的所述层间介质层130内，所述第二插塞子部CT2位于所述第三栅极子部120c上方的所述层间介质层130内，所述第三插塞子部CT3位于所述第三栅极子部120c的远离所述源极跟随晶体管区SF一侧的所述层间介质层130内且与所述基底100直接接触。

所述金属层140，包括第一金属子线140a、第二金属子线140b和第三金属子线140c，且所述第一金属子线140a位于所述第一插塞子部CT1上，所述第二金属子线140b位于所述第二插塞子部CT2上，所述第三金属子线140c位于所述第三插塞子部CT3上。

此外，本发明实施例中还提供了一种图像传感器，其至少包括如上所述的半导体结构，对此本发明不再累述。

综上，本发明提供了一种半导体结构的制作方法，具体包括：提供一基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区，所述基底上形成有栅极氧化层，于所述栅极氧化层内形成第一接触窗口和第二接触窗口，所述第一接触窗口露出所述转移晶体管区与所述源极跟随晶体管区之间的相连部分区域的基底表面，所述第二接触窗口露出所述源极跟随晶体管区与所述复位晶体管区之间的相连部分区域的基底表面，于所述栅极氧化层上形成栅极层，所述栅极层包括第一栅极子部，所述第一栅极子部填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。

本发明中，其在形成栅极层之前，先在栅极氧化层内开设出露出浮动扩散点所对应基底区域表面的第一接触窗口，以及，露出复位晶体管的源极所对应基底区域表面的第二接触窗口，然后再利用沉积、光刻、刻蚀等工艺，将形成的作为源极跟随晶体管栅极的第一栅极子部横向左右延伸，以通过基底与栅极层的部分子部直接相连的方式，实现无需导电插塞和金属线便可将像素单元中浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极进行电性连接，降低了浮动扩散点的寄生电容、增大了转换增益、进而减低了像素噪声的目的。

并且，由于本发明仅利用第一栅极子部就可实现如上三个部分的电性连接，因此其无需设置专门用于连接浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极的导电插塞和金属线的特性，简化了像素单元中部分部件的局部连接，进而实现了像素单元的紧凑设计，即便于缩小像素单元在基底上的占用面积，亦即为提供更复杂的其他连接以及实现更复杂的功能保留了更多空间。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第 二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或 多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (12)

1.一种半导体结构的制作方法，其特征在于，至少包括：

提供一基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区，所述基底上形成有栅极氧化层；

于所述栅极氧化层内形成第一接触窗口和第二接触窗口，所述第一接触窗口露出所述转移晶体管区与所述源极跟随晶体管区之间的相连部分区域的基底表面，所述第二接触窗口露出所述源极跟随晶体管区与所述复位晶体管区之间的相连部分区域的基底表面；

于所述栅极氧化层上形成栅极层，所述栅极层包括第一栅极子部，所述第一栅极子部填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上，以将像素单元中的浮动扩散点、源极跟随晶体管的栅极及复位晶体管的源极互连。

2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述栅极层还包括：第二栅极子部和第三栅极子部，所述第二栅极子部覆盖在位于所述转移晶体管区内的所述栅极氧化层上，所述第三栅极子部覆盖在位于所述复位晶体管区内的所述栅极氧化层上。

3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述栅极层为掺杂后的多晶硅栅极层或掺杂后的金属栅极层，且所述栅极层所掺杂的离子包括磷离子。

4.如权利要求2所述的半导体结构的制作方法，其特征在于，在形成所述第一接触窗口之后，且在形成所述栅极层之前，还包括：

沿着所述第一接触窗口，对所述第一接触窗口所露出的基底表面执行离子注入工艺，以形成所述浮动扩散点；以及，

沿着所述第二接触窗口，对所述第二接触窗口所露出的基底表面执行离子注入工艺，以形成所述复位晶体管的源极。

5.如权利要求2所述的半导体结构的制作方法，其特征在于，于所述栅极氧化层上形成栅极层之后，还包括：

对位于所述第二栅极子部和所述第一栅极子部之间的基底执行离子注入工艺，以形成所述浮动扩散点；以及，

对位于所述第一栅极子部和所述第三栅极子部之间的基底执行离子注入工艺，以形成所述复位晶体管的源极。

6.如权利要求3~5中任一项所述的半导体结构的制作方法，其特征在于，于所述栅极氧化层上形成栅极层之后，还包括：

对位于所述第二栅极子部和所述第一栅极子部之间的基底执行离子注入工艺，以在所述基底内形成轻掺杂漏区。

7.如权利要求6所述的半导体结构的制作方法，其特征在于，形成所述栅极层之后，还包括：

于所述栅极层上形成将其掩埋在内的层间介质层；

于所述层间介质层内形成多个导电插塞；以及，

于所述导电插塞上形成金属层；

其中，所述导电插塞包括第一插塞子部、第二插塞子部及第三插塞子部，所述金属层包括第一金属子线、第二金属子线和第三金属子线，所述第一插塞子部位于所述第二栅极子部上，所述第二插塞子部位于所述第三栅极子部上，所述第三插塞子部位于所述第三栅极子部的远离所述源极跟随晶体管区的一侧且与所述基底直接接触，所述第一金属子线位于所述第一插塞子部上，所述第二金属子线位于所述第二插塞子部上，所述第三金属子线位于所述第三插塞子部上。

8.如权利要求1所述的半导体结构的制作方法，其特征在于，所述像素单元为4T、5T、6T、7T或8T像素结构。

9.一种半导体结构，其特征在于，包括：

基底，所述基底包括转移晶体管区、源极跟随晶体管区及复位晶体管区；

栅极氧化层，位于所述基底上，且所述栅极氧化层包括：

第一接触窗口，位于所述转移晶体管区与所述源极跟随晶体管区之间相连的部分区域内，且露出该部分区域的基底表面；

第二接触窗口，位于所述源极跟随晶体管区与所述复位晶体管区之间相连的部分区域内，且露出该部分区域的基底表面；

栅极层，位于所述栅极氧化层上，且所述栅极层包括：

第一栅极子部，位于所述源极跟随晶体管区内的所述栅极氧化层上，且填满所述第一接触窗口和第二接触窗口，并沿横向延伸覆盖在所述第一接触窗口和第二接触窗口之间的栅极氧化层上；

第二栅极子部，覆盖在位于所述转移晶体管区内的所述栅极氧化层上；

第三栅极子部，覆盖在位于所述复位晶体管区内的所述栅极氧化层上。

10.如权利要求9所述的半导体结构，其特征在于，还包括：

层间介质层，位于所述栅极层上，并将所述栅极层掩埋在内；

多个导电插塞，包括第一插塞子部、第二插塞子部及第三插塞子部，且所述第一插塞子部位于所述第二栅极子部上方的所述层间介质层内，所述第二插塞子部位于所述第三栅极子部上方的所述层间介质层内，所述第三插塞子部位于所述第三栅极子部的远离所述源极跟随晶体管区一侧的所述层间介质层内且与所述基底直接接触；

金属层，包括第一金属子线、第二金属子线和第三金属子线，且所述第一金属子线位于所述第一插塞子部上，所述第二金属子线位于所述第二插塞子部上，所述第三金属子线位于所述第三插塞子部上。

11.如权利要求9所述的半导体结构，其特征在于，所述半导体结构包括图像传感器的像素单元。

12.一种图像传感器，其特征在于，至少包括权利要求9~11中任一项所述的半导体结构。