CN116435323A - Cmos图像传感器及其形成方法 - Google Patents
Cmos图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN116435323A CN116435323A CN202310630542.6A CN202310630542A CN116435323A CN 116435323 A CN116435323 A CN 116435323A CN 202310630542 A CN202310630542 A CN 202310630542A CN 116435323 A CN116435323 A CN 116435323A
- Authority
- CN
- China
- Prior art keywords
- gate
- semiconductor substrate
- floating diffusion
- image sensor
- cmos image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 80
- 238000009792 diffusion process Methods 0.000 claims description 88
- 238000002955 isolation Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 9
- 230000035945 sensitivity Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种CMOS图像传感器及其形成方法。所述CMOS图像传感器中,源极跟随晶体管的栅极包括位于栅极沟槽内的第一栅极和位于半导体衬底上且与所述第一栅极连接的第二栅极,相对于在半导体衬底上方形成源极跟随晶体管的栅极,在占据像素平面面积不变的情况下,可以增加所述源极跟随晶体管的栅极覆盖的半导体衬底的面积,即增加了源极跟随晶体管的沟道长度,便于在确保源极跟随晶体管沟道长度足够从而确保CMOS图像传感器的性能的同时,缩小源极跟随晶体管所占据的像素平面面积,有利于像素缩小,提升CMOS图像传感器的性能。
Description
技术领域
本发明涉及图像传感器领域,尤其涉及一种CMOS图像传感器及一种CMOS图像传感器的形成方法。
背景技术
CMOS图像传感器常用在电子设备(如手机、相机和计算机)中以用来捕获图像。典型的CMOS图像传感器的像素包含用于响应入射光并产生光生电荷的光电二极管,光电二极管产生的光生电荷会被转移至一浮置扩散区(FD)从而改变所述浮置扩散区的电位,所述浮置扩散区耦接源极跟随晶体管(即SF晶体管)的栅极,所述源极跟随晶体管与一选择晶体管耦接,当所述选择晶体管被选中时,从该像素输出与所述浮置扩散区的电位对应的输出电压。
上述源极跟随晶体管的性能对CMOS图像传感器的工作至关重要,研究发现,相对于CMOS图像传感器像素中的其它晶体管(如传输晶体管及重置晶体管等),CMOS图像传感器对源极跟随晶体管的关键尺寸变化最为敏感。
常规的CMOS图像传感器中,源极跟随晶体管在像素内占据的面积较大,但是,为了提升CMOS图像传感器的性能,图像传感器的像素趋于缩小,而占据面积较大的源极跟随晶体管不利于像素缩小,直接等比例地缩小源极跟随晶体管的尺寸又会严重影响传感器性能。
发明内容
为了在确保CMOS图像传感器的性能的同时,缩小源极跟随晶体管在CMOS图像传感器的像素内占据的面积,本发明提供一种CMOS图像传感器以及一种CMOS图像传感器的形成方法。
一方面,本发明提供一种CMOS图像传感器,所述CMOS图像传感器包括多个像素,每个所述像素包括:
光电二极管,所述光电二极管形成于一半导体衬底内并响应于入射光而产生光生电荷;
第一浮置扩散区,所述第一浮置扩散区形成于所述半导体衬底内,并用于将所述光电二极管产生的光生电荷转换为信号电压;
源极跟随晶体管,所述源极跟随晶体管响应于所述信号电压以将所述信号电压转换为图像电压信号;以及
选择晶体管,所述选择晶体管响应于选择信号以将所述图像电压信号输出至像素级连接结构;
其中,所述半导体衬底中形成有栅极沟槽,所述源极跟随晶体管的栅极包括位于所述栅极沟槽内的第一栅极和位于所述半导体衬底上且与所述第一栅极连接的第二栅极。
可选地,所述第二栅极的宽度大于所述第一栅极的宽度。
可选地,所述源极跟随晶体管的栅极的纵剖面为T形,所述第二栅极和所述第一栅极分别构成T形的横边和纵边。
可选地,所述CMOS图像传感器的每个像素包括一个高敏光电二极管和一个低敏光电二极管,所述高敏光电二极管对光的灵敏度大于所述低敏光电二极管对光的灵敏度。
可选地,所述CMOS图像传感器的每个像素还包括:
第一转移晶体管,耦接于所述高敏光电二极管与所述第一浮置扩散区之间;
形成于所述半导体衬底内的第二浮置扩散区;
第一浮置扩散晶体管,耦接于所述第一浮置扩散区和所述第二浮置扩散区之间;以及
重置晶体管,耦接于一第一电源电压与所述第二浮置扩散区之间。
可选地,所述CMOS图像传感器的每个像素还包括:
形成于所述半导体衬底内的第三浮置扩散区;
第二转移晶体管,耦接于所述低敏光电二极管与所述第三浮置扩散区之间;以及
第二浮置扩散晶体管,耦接于所述第二浮置扩散区与所述第三浮置扩散区之间。
可选地,所述CMOS图像传感器的每个像素还包括:
横向溢出电容,耦接于所述第一电源电压与所述第三浮置扩散区之间。
可选地,所述源极跟随晶体管与所述低敏光电二极管之间的所述半导体衬底区域形成有隔离结构;所述重置晶体管与所述第二浮置扩散区之间的所述半导体衬底区域形成有隔离结构。
另一方面,本发明提供一种CMOS图像传感器的形成方法,所述形成方法包括:
提供半导体衬底;
刻蚀所述半导体衬底,在用于形成CMOS图像传感器像素中源极跟随晶体管的所述半导体衬底区域形成栅极沟槽;
沿所述半导体衬底和所述栅极沟槽的表面形成栅极介质层;
在所述栅极介质层上形成栅极材料层,所述栅极材料层填充所述栅极沟槽并覆盖在所述栅极沟槽外的所述半导体衬底表面;以及
刻蚀所述栅极材料层以形成多个栅极,其中,对应于所述栅极沟槽形成源极跟随晶体管的栅极,所述源极跟随晶体管的栅极包括位于所述栅极沟槽内的第一栅极和位于所述半导体衬底上且与所述第一栅极连接的第二栅极。
可选地,在刻蚀所述半导体衬底以形成所述栅极沟槽之前,所述形成方法包括:
在所述半导体衬底中形成隔离结构以及被所述隔离结构限定的有源区;以及
进行离子注入,在所述有源区中形成光电二极管。
本发明提供的CMOS图像传感器及CMOS图像传感器的形成方法中,源极跟随晶体管的栅极包括位于栅极沟槽内的第一栅极和位于半导体衬底上且与所述第一栅极连接的第二栅极,相对于在半导体衬底上方形成源极跟随晶体管的栅极,在占据像素平面面积不变的情况下,可以增加所述源极跟随晶体管的栅极覆盖的半导体衬底的面积,即增加了源极跟随晶体管的沟道长度,便于在确保源极跟随晶体管沟道长度足够从而确保CMOS图像传感器的性能的同时,缩小源极跟随晶体管所占据的像素平面面积,有利于像素缩小,提升CMOS图像传感器的性能。
附图说明
图1是本发明一实施例的CMOS图像传感器的像素电路图。
图2是本发明一实施例中采用图1所示像素电路的CMOS图像传感器的剖面示意图。
图3A至图3E是本发明一实施例的CMOS图像传感器的形成方法的多个步骤形成的剖面结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明的CMOS图像传感器及其形成方法作进一步详细说明。根据下面的说明,本发明的优点和特征将更清楚。应当理解,说明书的附图均采用了非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例涉及一种CMOS图像传感器,所述CMOS图像传感器包括多个像素,所述多个像素可排列为多行多列。此处“多个像素”可以是CMOS图像传感器中的全部像素,也可以是CMOS图像传感器中的部分像素。图1是本发明一实施例的CMOS图像传感器的像素电路图,其中示出了单个像素中的光电二极管以及光生电荷的读出以及输出电路。图2是本发明一实施例中采用图1所示像素电路的CMOS图像传感器的剖面示意图,其中示出了图1中各个元件。需要说明的是,在CMOS图像传感器的像素平面(该平面平行于半导体衬底顶表面且对应于一个像素范围)中,图1所示的各个元件的位置可根据具体需要确定,图2所示的剖面未必沿像素平面内的直线截取获得,也可以沿像素平面内的曲线截取获得。
参照图1和图2,每个所述像素包括形成于半导体衬底100内的光电二极管和第一浮置扩散区(记为FD1)、以及形成于半导体衬底100表面区域的源极跟随晶体管110(即SF晶体管)以及选择晶体管120;所述光电二极管响应于入射光并产生光生电荷,所述第一浮置扩散区FD1接收来自所述光电二极管的光生电荷,第一浮置扩散区FD1用于将所述光电二极管产生的光生电荷转换为相应的信号电压,所述源极跟随晶体管110的栅极与所述第一浮置扩散区FD1耦接,源极跟随晶体管110响应于所述信号电压以将第一浮置扩散区FD1形成的信号电压转换为图像电压信号,所述选择晶体管120与所述源极跟随晶体管110耦接,所述选择晶体管120响应于选择信号SEL以将所述图像电压信号输出至像素级连接结构10,所述像素级连接结构10例如为位线。
所述CMOS图像传感器的像素可包括一个、两个或多个上述源极跟随晶体管110。本发明实施例中,所述半导体衬底100对应于源极跟随晶体管110的栅极区域形成有栅极沟槽110a,所述源极跟随晶体管110的栅极从所述栅极沟槽110a内延伸至所述栅极沟槽110a外且超出半导体衬底100的顶表面,所述源极跟随晶体管110的栅极与半导体衬底100之间形成有栅极介质层111。
优选方案中,所述CMOS图像传感器为双敏像素CMOS图像传感器。双敏像素CMOS图像传感器中的每个像素包括两个光电二极管,分别为高敏光电二极管SP1和低敏光电二极管SP2,即为双敏像素。所述高敏光电二极管SP1对入射光的灵敏度大于所述低敏光电二极管SP1对入射光的灵敏度。采用双敏像素可以增加图像传感器的动态范围。
可选地,所述CMOS图像传感器的每个像素还包括耦合于高敏光电二极管SP1和第一浮置扩散区FD1之间的第一转移晶体管130、形成于半导体衬底100内的第二浮置扩散区FD2、耦合于第一浮置扩散区FD1和第二浮置扩散区FD2之间的第一浮置扩散晶体管140以及耦合于第一电源电压FCVDD和第二浮置扩散区FD2之间的重置晶体管150。具体地,第一转移晶体管130响应于栅极信号TGL,第一转移晶体管130用于将所述高敏光电二极管SP1产生的光生电荷转移至第一浮置扩散区FD1;所述第一浮置扩散晶体管140响应于栅极信号FDG,所述重置晶体管150响应于栅极信号RST,所述重置晶体管150用于响应于栅极信号RST以使第二浮置扩散区FD2复位且进一步响应于栅极信号FDG而使第一浮置扩散区FD1复位。
参照图1和图2,所述CMOS图像传感器的每个像素还包括形成于半导体衬底100内的第三浮置扩散区FD3、耦合于低敏光电二极管SP2和第三浮置扩散区FD3之间的第二转移晶体管160以及耦合于第三扩散区FD3和第二浮置扩散区FD2之间的第二浮置扩散晶体管170。具体地,所述第二转移晶体管160响应于栅极信号TGS,第二转移晶体管160用于将所述低敏光电二极管SP2产生的光生电荷转移至第三浮置扩散区FD3;所述第二浮置扩散晶体管170响应于栅极信号FCG,所述第二浮置扩散晶体管170通过第二浮置扩散区FD2与上述重置晶体管150耦接,所述重置晶体管150还用于响应于栅极信号RST以使第二浮置扩散区FD2复位且进一步响应于栅极信号FCG而使第三浮置扩散区FD3复位。
此外,所述CMOS图像传感器的每个像素还可包括横向溢出电容FC,所述横向溢出电容FC耦合于第一电源电压FCVDD与第三浮置扩散区FD3之间。所述横向溢出电容FC用于存储转移至第三浮置扩散区FD3的多余电荷。
本实施例中,第一浮置扩散区FD1、源极跟随晶体管110以及选择晶体管120被高敏光电二极管SP1和低敏光电二极管SP2共用,高敏光电二极管SP1和低敏光电二极管SP2产生的光生电荷可分时在第一浮置扩散区FD1形成相应的信号电压,并通过源极跟随晶体管110以及选择晶体管120输出至像素级连接结构10。所述重置晶体管150可通过响应于栅极信号RST使第二浮置扩散区FD2复位(即,使第二浮置扩散区FD2的信号电压恢复到一参考电压),并且,通过控制第一浮置扩散晶体管140和第二浮置扩散晶体管170,使所述重置晶体管150进一步响应于栅极信号FDG和栅极信号FCG,使得在第二浮置扩散区FD2复位的同时,第一浮置扩散区FD1和第三浮置扩散区FD3也被复位。
示例性地,源极跟随晶体管110具有耦接至第一浮置扩散区FD1的栅极、耦接至第二电源电压VDD的漏极以及耦接选择晶体管120的源极,选择晶体管120响应于栅极信号SEL,选择晶体管120的漏极耦接源极跟随晶体管110的源极,选择晶体管120的源极耦接至像素级连接结构10。源极跟随晶体管110可将第一浮置扩散区FD1的信号电压转换为低阻抗的图像电压信号。
参照图1和图2,在半导体衬底100中,源极跟随晶体管110与低敏光电二极管SP2之间形成有第一隔离结构101,重置晶体管150与第二浮置扩散区FD2之间可形成有第二隔离结构102。此外,在像素的边界可形成有第三隔离结构103。第一隔离结构101、第二隔离结构102以及第三隔离结构103中的每个均可包括在半导体衬底100中形成的隔离沟槽以及填充在相应隔离沟槽内的隔离介质(如氧化硅、氮化硅或者它们的组合),第一隔离结构101、第二隔离结构102以及第三隔离结构103用于避免两侧的电荷扩散。
半导体衬底100中可形成有多个阱区,例如,在高敏光电二极管SP1和低敏光电二极管SP2周围可形成有一个或两个以上的p型阱区(PW),第一浮置扩散晶体管140、第二浮置扩散晶体管170、重置晶体管150、第二浮置扩散区FD2、源极跟随晶体管110、选择晶体管120的栅极可对应于相应的p型阱区形成,而第一浮置扩散晶体管140、第二浮置扩散晶体管170、重置晶体管150、源极跟随晶体管110、选择晶体管120中每个的源区和漏区可形成于相应的p型阱区顶部。所述p型阱区可包围第一隔离结构101、第二隔离结构102以及第三隔离结构103。
本实施例中,源极跟随晶体管110的栅极的一部分位于栅极沟槽110a内,另一部分位于栅极沟槽110a外。也即,源极跟随晶体管110的栅极可包括位于栅极沟槽110a内的第一栅极G1和位于半导体衬底100上(即栅极沟槽110a外)且与第一栅极G1连接的第二栅极G2,其中,第二栅极G2的顶表面高于半导体衬底100的顶表面。可选地,第二栅极G2的宽度大于或等于第一栅极G1的宽度。更具体地,源极跟随晶体管110的栅极的纵剖面例如为T形,即第二栅极G2还包括间隔栅极介质层111且覆盖于栅极沟槽110两侧的半导体衬底100顶表面的部分,第二栅极G2和第一栅极G1分别构成T形的横边和纵边。
本实施例中,由于源极跟随晶体管110的栅极同时包括位于栅极沟槽110a内的部分和位于栅极沟槽110a外的部分,在占据像素平面面积不变的情况下,使得该栅极所覆盖的半导体衬底100的面积增加,即增加了源极跟随晶体管110的沟道长度,便于在确保源极跟随晶体管110沟道长度足够从而确保CMOS图像传感器性能的同时,缩小源极跟随晶体管110所占据的像素平面面积,有利于像素缩小,提升CMOS图像传感器的性能。
本发明实施例还涉及一种CMOS图像传感器的形成方法,所述形成方法可用于制作上述实施例描述的CMOS图像传感器。以下参照图3A至图3E对所述形成方法进行说明。需要说明的是,图3A至图3E仅示出了半导体衬底的一部分,其中包括要形成源极跟随晶体管的区域。图3A至图3E所示的剖面未必沿半导体衬底平面内的直线截取获得,也可以沿半导体衬底平面内的曲线截取获得。
首先,参照图3A,提供半导体衬底100。半导体衬底100可以为硅衬底、锗硅衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗衬底、绝缘体上锗硅衬底或Ⅲ-Ⅴ族化合物衬底(例如氮化镓衬底或者砷化镓衬底)等,或者也可以为本领域技术人员熟知的其它用以承载半导体元器件的底材。半导体衬底100可以根据设计需求注入一定的掺杂离子以改变电学参数。此处半导体衬底100例如为p型掺杂的硅衬底。
半导体衬底100中可以形成有掺杂区域和隔离结构。可选地,半导体衬底100中形成有隔离结构以及被所述隔离结构限定的有源区,并且,半导体衬底100内通过离子注入形成有光电二极管。所述半导体衬底100布置有多个像素区,其中,对应于每个所述像素区通过离子注入在半导体衬底100的有源区内形成一个高敏光电二极管SP1和一个低敏光电二极管SP2,所述高敏光电二极管SP1对光的灵敏度大于所述低敏光电二极管SP2对光的灵敏度。此外,在高敏光电二极管SP1和低敏光电二极管SP2周围可形成有一个或两个以上的p型阱区(PW)。所述隔离结构可包括第一隔离结构101、第二隔离结构102以及第三隔离结构103,所述第一隔离结构101形成于半导体衬底100内要形成源极跟随晶体管110的区域与低敏光电二极管SP2之间,第二隔离结构102形成于半导体衬底100内要形成重置晶体管150的区域与要形成第二浮置扩散区FD2的区域之间,第三隔离结构103形成于各像素区的边界。第一隔离结构101、第二隔离结构102以及第三隔离结构103中的每个均可包括在半导体衬底100中形成的隔离沟槽以及填充在相应隔离沟槽内的隔离介质(如氧化硅、氮化硅或者它们的组合),第一隔离结构101、第二隔离结构102以及第三隔离结构103用于避免两侧的电荷扩散。
接着,参照图3B,刻蚀所述半导体衬底100,在用于形成CMOS图像传感器像素中源极跟随晶体管的半导体衬底100区域形成栅极沟槽110a。具体地,可先在半导体衬底100上形成图形化的光刻胶层,所述光刻胶层中的开口暴露出要形成源极跟随晶体管110的栅极的半导体衬底100区域,然后,刻蚀被暴露的半导体衬底100区域,形成栅极沟槽110a,之后去除所述光刻胶层。所述栅极沟槽110a的尺寸可根据半导体衬底100上像素区的设计以及源极跟随晶体管的性能具体设置。
然后,参照图3C,沿半导体衬底100和栅极沟槽110a的表面形成栅极介质层111,所述栅极介质层111可包括氧化硅或其它适合的材料。
之后,参照图3D,在所述栅极介质层111上形成栅极材料层112,所述栅极材料层112填充栅极沟槽110a并覆盖在栅极沟槽110a外的半导体衬底100表面。所述栅极材料层112可包括多晶硅或其它适合的材料。
接着,参照图3E,刻蚀所述栅极材料层112以形成多个栅极,其中,对应于所述栅极沟槽110a形成源极跟随晶体管的栅极,所形成的源极跟随晶体管的栅极从栅极沟槽110a内延伸至栅极沟槽110a外且超出半导体衬底100的顶表面,具体地,所形成的源极跟随晶体管的栅极(对应于SF)包括位于栅极沟槽110a内的第一栅极G1和位于半导体衬底100上且与第一栅极G1连接的第二栅极G2,其中,第二栅极G2的顶表面高于半导体衬底100的顶表面,所述源极跟随晶体管的栅极的纵截面例如为T形。本实施例中,通过刻蚀栅极材料层112,还形成上述实施例描述的第一转移晶体管130的栅极(对应于TGL)、第一浮置扩散晶体管140的栅极(对应于FDG)、第二转移晶体管160的栅极(对应于TGS)、第二浮置扩散晶体管170的栅极(对应于FCG)、重置晶体管150的栅极(对应于RST)以及选择晶体管120的栅极(对应于SEL)。
之后,可执行如下过程以得到如图2所示的结构:进行LDD注入,在各栅极两侧的有源区中形成LDD区,并对应于上述实施例描述的第一浮置扩散区FD1、第二浮置扩散区FD2以及第三浮置扩散区FD3的位置形成所述第一浮置扩散区FD1、第二浮置扩散区FD2以及第三浮置扩散区FD3;之后,在各栅极的侧面形成侧墙(图未示);之后,进行重掺杂离子注入以在半导体衬底表面形成多个重掺杂区(例如为n型重掺杂,n+),其中,在各栅极两侧的有源区中形成的所述重掺杂区分别为相应晶体管的源区和漏区,各个栅极以及两侧的源区和漏区分别构成上述第一转移晶体管130、第一浮置扩散晶体管140、第二转移晶体管160、第二浮置扩散晶体管170、重置晶体管150、源极跟随晶体管110以及选择晶体管120,对应于第一浮置扩散区FD1、第二浮置扩散区FD2以及第三浮置扩散区FD3形成的重掺杂区分别为各浮置扩散区的连接区。此外,进一步可在半导体衬底100上形成层间介质层以及贯穿层间介质层的多个接触插塞(图未示),以将各晶体管的相应端子引出。
上述实施例描述的CMOS图像传感器的形成方法中,源极跟随晶体管110的栅极从栅极沟槽110a内延伸至栅极沟槽110a外,相对于在半导体衬底100上方形成源极跟随晶体管的栅极,本发明中的源极跟随晶体管的栅极的一部分位于栅极沟槽110a内,在源极跟随晶体管的栅极占据像素平面面积不变的情况下,增大了被该栅极覆盖的半导体衬底100的面积,即增加了源极跟随晶体管110的沟道长度,如此可在确保源极跟随晶体管110沟道长度足够从而确保CMOS图像传感器的性能的同时,缩小源极跟随晶体管110所占据的像素平面面积,有利于像素缩小并提升CMOS图像传感器的性能。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同和相似的部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明权利范围的任何限定,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种CMOS图像传感器,其特征在于,所述CMOS图像传感器包括多个像素,每个所述像素包括:
光电二极管,所述光电二极管形成于一半导体衬底内并响应于入射光而产生光生电荷;
第一浮置扩散区,所述第一浮置扩散区形成于所述半导体衬底内,并用于将所述光电二极管产生的光生电荷转换为信号电压;
源极跟随晶体管,所述源极跟随晶体管响应于所述信号电压以将所述信号电压转换为图像电压信号;以及
选择晶体管,所述选择晶体管响应于选择信号以将所述图像电压信号输出至像素级连接结构;
其中,所述半导体衬底中形成有栅极沟槽,所述源极跟随晶体管的栅极包括位于所述栅极沟槽内的第一栅极和位于所述半导体衬底上且与所述第一栅极连接的第二栅极。
2.如权利要求1所述的CMOS图像传感器,其特征在于,所述第二栅极的宽度大于所述第一栅极的宽度。
3.如权利要求1所述的CMOS图像传感器,其特征在于,所述源极跟随晶体管的栅极的纵剖面为T形,所述第二栅极和所述第一栅极分别构成T形的横边和纵边。
4.如权利要求1所述的CMOS图像传感器,其特征在于,所述每个像素包括一个高敏光电二极管和一个低敏光电二极管,所述高敏光电二极管对光的灵敏度大于所述低敏光电二极管对光的灵敏度。
5.如权利要求4所述的CMOS图像传感器,其特征在于,每个所述像素还包括:
第一转移晶体管,耦接于所述高敏光电二极管与所述第一浮置扩散区之间;
形成于所述半导体衬底内的第二浮置扩散区;
第一浮置扩散晶体管,耦接于所述第一浮置扩散区和所述第二浮置扩散区之间;以及
重置晶体管,耦接于一第一电源电压与所述第二浮置扩散区之间。
6.如权利要求5所述的CMOS图像传感器,其特征在于,每个所述像素还包括:
形成于所述半导体衬底内的第三浮置扩散区;
第二转移晶体管,耦接于所述低敏光电二极管与所述第三浮置扩散区之间;以及
第二浮置扩散晶体管,耦接于所述第二浮置扩散区与所述第三浮置扩散区之间。
7.如权利要求6所述的CMOS图像传感器,其特征在于,每个所述像素还包括:
横向溢出电容,耦接于所述第一电源电压与所述第三浮置扩散区之间。
8.如权利要求5所述的CMOS图像传感器,其特征在于,所述源极跟随晶体管与所述低敏光电二极管之间的所述半导体衬底区域形成有隔离结构;所述重置晶体管与所述第二浮置扩散区之间的所述半导体衬底区域形成有隔离结构。
9.一种CMOS图像传感器的形成方法,其特征在于,所述形成方法包括:
提供半导体衬底;
刻蚀所述半导体衬底,在用于形成CMOS图像传感器像素中源极跟随晶体管的所述半导体衬底区域形成栅极沟槽;
沿所述半导体衬底和所述栅极沟槽的表面形成栅极介质层;
在所述栅极介质层上形成栅极材料层,所述栅极材料层填充所述栅极沟槽并覆盖在所述栅极沟槽外的所述半导体衬底表面;以及
刻蚀所述栅极材料层以形成多个栅极,其中,对应于所述栅极沟槽形成源极跟随晶体管的栅极,所述源极跟随晶体管的栅极包括位于所述栅极沟槽内的第一栅极和位于所述半导体衬底上且与所述第一栅极连接的第二栅极。
10.如权利要求9所述的形成方法,其特征在于,在刻蚀所述半导体衬底以形成所述栅极沟槽之前,所述形成方法包括:
在所述半导体衬底中形成隔离结构以及被所述隔离结构限定的有源区;以及
进行离子注入,在所述有源区中形成光电二极管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310630542.6A CN116435323A (zh) | 2023-05-26 | 2023-05-26 | Cmos图像传感器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310630542.6A CN116435323A (zh) | 2023-05-26 | 2023-05-26 | Cmos图像传感器及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116435323A true CN116435323A (zh) | 2023-07-14 |
Family
ID=87091047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310630542.6A Pending CN116435323A (zh) | 2023-05-26 | 2023-05-26 | Cmos图像传感器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116435323A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117497552A (zh) * | 2024-01-03 | 2024-02-02 | 合肥晶合集成电路股份有限公司 | 图像传感器及其制作方法 |
-
2023
- 2023-05-26 CN CN202310630542.6A patent/CN116435323A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117497552A (zh) * | 2024-01-03 | 2024-02-02 | 合肥晶合集成电路股份有限公司 | 图像传感器及其制作方法 |
CN117497552B (zh) * | 2024-01-03 | 2024-04-12 | 合肥晶合集成电路股份有限公司 | 图像传感器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP5426114B2 (ja) | 半導体装置及びその製造方法 | |
EP1668701B1 (en) | IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing | |
US8003506B2 (en) | Single poly CMOS imager | |
TWI297209B (zh) | ||
US6967316B2 (en) | Method for fabricating image sensor including isolation layer having trench structure | |
US10367029B2 (en) | Image sensors having a separation impurity layer | |
US7510896B2 (en) | CMOS image sensor and method for manufacturing the same | |
JP2006261411A (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
JP2008166607A (ja) | 固体撮像装置とその製造方法、並びに半導体装置とその製造方法 | |
CN113921550B (zh) | 用于抑制cmos图像传感器中的浮动扩散结泄漏的隔离结构 | |
KR100720534B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
KR102560699B1 (ko) | 이미지 센서 | |
CN116435323A (zh) | Cmos图像传感器及其形成方法 | |
US20040262494A1 (en) | Solid-state imaging device and manufacturing method thereof | |
CN114937678B (zh) | 3d cmos图像传感器及其形成方法 | |
KR100660345B1 (ko) | 씨모스 이미지 센서 및 그의 제조방법 | |
KR101387008B1 (ko) | 씨모스 이미지 센서 | |
US20220199663A1 (en) | Saddle-gate source follower for imaging pixels | |
JP2012119561A (ja) | 固体撮像素子、および、固体撮像素子の製造方法 | |
JP2007180540A (ja) | Cmosイメージセンサ及びその製造方法 | |
US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
WO2023108527A1 (en) | Soi-jfet pixel and method of fabricating the same | |
KR20020027021A (ko) | 씨모스 이미지 센서 | |
KR20070071053A (ko) | 씨모스 이미지 센서 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
CB02 | Change of applicant information |