CN111785749A - 图像传感器及图像传感器像素结构的形成方法 - Google Patents
图像传感器及图像传感器像素结构的形成方法 Download PDFInfo
- Publication number
- CN111785749A CN111785749A CN202010884234.2A CN202010884234A CN111785749A CN 111785749 A CN111785749 A CN 111785749A CN 202010884234 A CN202010884234 A CN 202010884234A CN 111785749 A CN111785749 A CN 111785749A
- Authority
- CN
- China
- Prior art keywords
- gate
- photodiode
- photodiode region
- semiconductor substrate
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 238000002955 isolation Methods 0.000 claims description 39
- 239000010410 layer Substances 0.000 claims description 38
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 21
- 238000004891 communication Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000012546 transfer Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 230000027756 respiratory electron transport chain Effects 0.000 description 5
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 4
- -1 etc. Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种图像传感器及图像传感器像素结构的形成方法，应用于半导体技术领域。通过将像素结构中的传输晶体管的栅极结构的一部分以沟槽的形成扩展到半导体衬底中光电二极管区内，从而可以在增大传输晶体管栅极结构有效面积的同时，在横向方向上延伸光电二极管的宽度，从而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种图像传感器及图像传感器像素结构的形成方法。
背景技术
CMOS图像传感器在过去十几年得到了飞速发展，现已广泛应用于手机、电脑、数码照相机等领域。通常CMOS图像传感器的一个有源像素单元包含位于外延层中的光电二极管(Photo Diode，PD)和若干晶体管，以4T结构CMOS图像传感器为例，四个晶体管具体包括转移管110(Transfer，Tx)、源极跟随管(Source Follow，SF)、复位管(Reset，RST)和行选择管(Row Select，RS)。其中，CMOS图像传感器的基本工作原理是这样的：光照前，打开复位管和转移管，将光电二极管区域的原有的电子释放；在光照时，关闭所有晶体管，在光电二极管空间电荷区产生电荷；读取时，打开转移管，将存储在PD区的电荷传输到浮动扩散节点(Floating Diffusion，FD)，传输后，转移管关闭，并等待下一次光照的进入。在浮动扩散节点上的电荷信号随后用于调整源极跟随管，将电荷转变为电压，并通过行选择管将电流输出到模数转换电路中。
目前，随着标准CMOS工艺水平的不断跃进，以及市场对小尺寸像素的需求，CMOS图像传感器的像素尺寸已经从5.6μm逐渐缩小至1.0μm。然而，对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级。目前表面沟道和垂直沟道这种电子传输方式通路相对较小，光电二极管深处电子的传输需要穿过整个结区，很容易被复合而导致抽取效率较低。而且，P-N结深处电子需要一定的时间和电压驱动才能完成传输，这不利于快速读取。
因此，如何在不影响芯片面积与采光等情况下有效制备一个TG，同时提升传输速率以及控制芯片的制造成本成为了小像元图像传感器芯片开发领域亟待解决的问题。
发明内容
本发明的目的在于提供一种图像传感器像素结构的形成方法，以解决现有的图像传感器像素结构中表面沟道和垂直沟道通路相对较小，导致光电二极管深处电子的传输速率低的问题。
为解决上述技术问题，本发明提供一种图像传感器像素结构的形成方法，包括：
提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个光电二极管区，所述器件隔离结构为P型隔离阱；
至少对所述光电二极管区的半导体衬底进行刻蚀，以形成每个所述光电二极管区所需的至少两个相互独立的栅极沟槽；
形成每个所述光电二极管区所需的图形化栅极结构，每个所述光电二极管区中，所述图形化栅极结构填满各个所述栅极沟槽，并在两个相邻所述栅极沟槽之间连续延伸，且各个所述光电二极管区的图形化栅极结构相互分离。
可选的，所述提供具有器件隔离结构和光电二极管区的半导体衬底的步骤可以包括：
提供半导体衬底，在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，对所述半导体衬底进行P型离子注入，以形成P型隔离阱，并在形成P型隔离阱之前或者之后，采用第一导电类型离子对所述半导体衬底进行阱离子注入，以形成光电二极管区；
采用第二导电类型离子对所述光电二极管区的表层进行离子注入，以在所述光电二极管区中形成光电二极管；
对所述半导体衬底的表层进行P型离子注入，以形成P型注入层。
可选的，每个所述光电二极管区所需的各个栅极沟槽完全位于所述光电二极管区内，每个所述光电二极管区所需的所述图形化栅极结构完全位于所述光电二极管区内；
或者，每个所述光电二极管区的至少一个栅极沟槽延伸到所述光电二极管区外围的部分器件隔离结构中，每个所述光电二极管区所需的所述图形化栅极结构还延伸覆盖在所述光电二极管区外围的部分器件隔离结构上。
可选的，形成每个所述光电二极管区所需的图形化栅极结构的步骤，可以包括：
通过热氧化工艺或者沉积工艺形成栅氧化层；
沉积栅极层于所述栅氧化层上，沉积的所述栅极材料至少填满各个所述栅极沟槽；
对所述栅极层进行平坦化，直至所述栅极层的厚度满足要求；
对所述栅极层和所述栅氧化层进行光刻和刻蚀，以形成在相邻两个光电二极管区上相互分离的所述图形化栅极结构。
可选的，所述栅极沟槽可以为上窄下宽的圆台形沟槽。
可选的，所述圆台形沟槽沿平行于所述半导体衬底上表面的方向的截面为圆形，所述圆台形沟槽的底面半径的取值范围可以为0.1μm～0.2μm。
可选的，所述圆台形沟槽的顶面半径a与其底面半径b之比为1:3～1:1。
可选的，所述圆台形沟槽在沿垂直于所述半导体衬底的上表面方向上的深度取值范围为0.3μm～0.5μm。
可选的，各个所述光电二极管区按阵列排布，且在四个所述光电二极管区组成的2*2阵列区域中，各个所述栅极沟槽设置在四个所述光电二极管区相互紧挨的角区域。
基于上述所述的图像传感器像素结构的形成方法，本发明还提供了一种图像传感器，所述图像传感器可以包括多个像素结构，其中每个所述像素结构可以采用上述所述的图像传感器像素结构的形成方法形成。
与现有技术相比，本发明技术方案至少存在如下有益效果之一：
在本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以沟槽的形成扩展到半导体衬底中光电二极管区内，从而可以在增大传输晶体管栅极结构有效面积的同时，在横向方向上延伸光电二极管的宽度，从而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
附图说明
图1为本发明一实施例中的图像传感器像素结构形成方法的流程示意图；
图2a～图2c为本发明一实施例中的图像传感器像素结构的形成方法在其制备过程中的结构示意图；
图3为本发明一实施例中的图像传感器像素结构的俯视图；
图4为本发明另一实施例中的图像传感器像素结构的俯视图；
图5为沿图3中AA’方向的剖面结构示意图。
其中，附图标记如下：
100-衬底； 101-隔离结构(P型隔离阱)；
102-栅极沟槽； 110-光电二极管区；
120-P型注入层； 130-图形化栅极结构；
131-栅氧化层； 132-栅极层。
具体实施方式
承如背景技术所述，对于小像元的图像传感器，由于其像元较小，光子转化的电子也较少，全阱电荷在数千量级。目前表面沟道和垂直沟道这种电子传输方式通路相对较小，光电二极管深处电子的传输需要穿过整个结区，很容易被复合而导致抽取效率较低。而且，P-N结深处电子需要一定的时间和电压驱动才能完成传输，这不利于快速读取。
为此，本发明提供了一种图像传感器像素结构的形成方法，以解决图像传感器像素结构中表面沟道电和垂直沟道电子传输通路相对较小，导致光电二极管深处电子的传输速率低的问题。
参考图1，图1为本发明提供的一种图像传感器像素结构形成方法的流程示意图。具体包括如下步骤：
步骤S100，提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个光电二极管区，所述器件隔离结构为P型隔离阱；
步骤S200，至少对所述光电二极管区的半导体衬底进行刻蚀，以形成每个所述光电二极管区所需的至少两个相互独立的栅极沟槽；
步骤S300，形成每个所述光电二极管区所需的图形化栅极结构，每个所述光电二极管区中，所述图形化栅极结构填满各个所述栅极沟槽，并在两个相邻所述栅极沟槽之间连续延伸，且各个所述光电二极管区的图形化栅极结构相互分离。
即，本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以沟槽的形成扩展到半导体衬底中光电二极管区内，从而可以在增大传输晶体管栅极结构有效面积的同时，在横向方向上延伸光电二极管的宽度，从而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
以下结合附图和具体实施例对本发明提出的图像传感器像素结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2a～图2c为本发明一实施例中的图像传感器像素结构的形成方法在其制备过程中的结构示意图。
在步骤S100中，具体参考图2a所示，提供一半导体衬底100，所述半导体衬底100中形成有器件隔离结构101以及通过所述器件隔离结构101定义出的至少一个光电二极管区110。其中，所述半导体衬底100可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
需要说明的是，本发明实施例中，所述隔离结构101可以为P型隔离阱；具体可以包括第一P型隔离阱101a和第二P型隔离阱101b。
本实施例中，图像传感器例如为CMOS图像传感器，可以包括像素区域以及外围电路区域(未图示)，其中像素区域可以包括阵列分布的多个像素结构。其中，每个像素结构用来将入射光线转换为电信号输出，因而均包括具有光电转换功能的光电二极管以及控制电子读出的多个晶体管(未图示)。示例性的，本发明实施例中的所述CMOS图像传感器的像素结构可以为4像素共享浮动扩散点的像素结构，如图3和图5所示。图3为本发明一实施例中的图像传感器像素结构为4像素共享浮动扩散点的像素结构的俯视图；图5为沿图3中AA’方向的剖面结构示意图。具体的，该像素结构中被隔离结构101隔离开的所有光电二极管区110可以按阵列排布。在所述每个光电二极管区110中形成有图形化栅极结构130(如图3中的虚线三角形所围区域以及图4中的虚线扇形环所围区域)，其中，所述图形化栅极结构130包括第一部分和第二部分，第一部分填充于所述光电二极管区110内的两个相互独立的栅极沟槽102，第二部分位于这两个相互独立的栅极沟槽102的外围的半导体衬底100上并与填充在这两个相互独立的栅极沟槽102中的第一部分连为一体。此外，在其中任意四个相邻的所述光电二极管区110组成的2*2阵列区域中，各个所述栅极沟槽102设置在四个所述光电二极管区110相互紧挨的角区域。
需要说明的是，在另一实施例中，所述光电二极管区110也可以用于连接到电荷耦合(CCD)图像传感器。对于在像素区域分布的众多像素结构，本发明实施例中以其中的一个像素结构进行说明，该像素结构的剖面结构采用了如图2c所示的结构。可以理解，像素区域的众多像素结构中，部分像素结构也可以采用与本发明所描述的结构不同的设计。
可选的方案，本发明实施例还提供了一种形成所述器件隔离结构101和光电二极管区110的半导体衬底100的方式，具体包括如下步骤：
首先，具体参考图2a，提供半导体衬底100，半导体衬底100可以是本领域技术人所熟知的任意合适的衬底材料，其可以是裸硅衬底、绝缘体上硅衬底等，也可以是表面上具有掺杂的外延层的衬底，例如半导体衬底100由硅基底及其表面上的硅锗外延层组成。在所述半导体衬底100上形成有图形化的掩膜层(未图示)保护层120；
接着，继续参考图2a，以所述图形化的掩膜层为掩膜，对在所述半导体衬底100进行P型离子注入，以形成包含第一P型隔离阱101a和第二P型隔离阱101b的器件隔离结构101，并在形成器件隔离结构101之前或者之后，采用第一导电类型离子对所述半导体衬底100进行阱离子注入，以形成光电二极管区110；
之后，采用第二导电类型离子对所述光电二极管区110的表层进行离子注入，以在所述光电二极管区110中形成光电二极管；
最后，对所述半导体衬底100的表层进行P型离子注入，以形成P型注入层120。
其中，所述第一导电类型离子可以为P型离子，例如，硼离子，所述第二导电类型离子可以为N型离子，例如，磷离子。本发明实施例中，可以通过在半导体衬底100中进行P型离子注入，从而形成P阱，之后，再在该P阱中的部分区域进行N型离子注入，形成光电二极管。在步骤S200中，具体参考图2b所示，至少对所述光电二极管区110的半导体衬底100进行刻蚀，以形成每个所述光电二极管区110所需的至少两个相互独立的栅极沟槽102。其中，所述栅极沟槽102可以为上窄下宽的圆台形沟槽；所述圆台形沟槽沿平行于所述半导体衬底100上表面的方向的截面为圆形，所述圆台形沟槽的底面半径的取值范围可以为0.1μm～0.2μm；所述圆台形沟槽在沿垂直于所述半导体衬底100的上表面方向上的深度取值范围可以为0.3μm～0.5μm。并且，所述圆台形沟槽的顶面半径a与其底面半径b之比为1:3～1:1。
本实施例中，由于所述栅极沟槽102上窄下宽的圆台形沟槽，因此，实现了在增大传输晶体管栅极结构130有效面积的同时，在横向方向上延伸光电二极管110的宽度，从而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。
可以理解的是，本发明实施例中所述栅极沟槽102在版图设计阶段时，其沿平行于半导体衬底上表面的方向的截面为正四边形形状，如图3所示；其在后续工艺流程中会经过多次光刻和刻蚀工艺，从而使其形成变为圆形(未图示)。
需要说明的是，每个所述光电二极管区110所需的各个栅极沟槽102完全位于所述光电二极管区110内，每个所述光电二极管区110所需的所述图形化栅极结构完全位于所述光电二极管区110内。
可选的方案中，每个所述光电二极管区110的至少一个栅极沟槽102延伸到所述光电二极管区110外围的部分器件隔离结构101中，每个所述光电二极管区110所需的所述图形化栅极结构还延伸覆盖在所述光电二极管区外围的部分器件隔离结构101上。由于本发明实施例中，通过把所述栅极沟槽102的一部分放在光电二极管区110中，一部分放在隔离结构101中，可以实现关死光电二极管，防止其中的电子遗漏出来，对后续的数据读取有干扰。
在步骤S300中，具体参考图2c所示，形成每个所述光电二极管区110所需的图形化栅极结构130，每个所述光电二极管区110中，所述图形化栅极结构130不仅填满各个所述栅极沟槽102，还延伸覆盖在各个栅极沟槽102外围的部分半导体衬底100上，并在两个相邻所述栅极沟槽102之间连续延伸，且各个所述光电二极管区110的图形化栅极结构130相互分离。
可选的，在本发明实施例提供了一种形成每个所述光电二极管区110所需的图形化栅极结构130的方式，具体包括如下步骤：
首先，通过热氧化工艺或者沉积工艺形成栅氧化层131；
接着，沉积栅极层132于所述栅氧化层131上，沉积的所述栅极材料至少填满各个所述栅极沟槽102；
其次，对所述栅极层132进行平坦化，直至所述栅极层132的厚度满足要求；
之后，对所述栅极层132和所述栅氧化层131进行光刻和刻蚀，以形成在相邻两个光电二极管区上相互分离的所述图形化栅极结构130。
本实施例中，所述栅氧化层131的材质可以为二氧化硅(SiO2)。在所述栅极沟槽102内填充的栅极材料可以为多晶硅。示例性的，所述图形化栅极结构130的俯视形状可以为如图3所述的三角形，在其他实施例中，其也可以为梯形(未图示)或扇形(或称为扇环，如图4所示)。进一步的，当图形化栅极结构130的俯视形状为三角形(梯形)时，本发明实施例中所述的4像素共享浮动扩散点的像素结构中4个相互分离的光电二极管区110的图形化栅极结构130可以拼成俯视图为四边形的图形，如正方形。在另一实施例中，所述4像素共享浮动扩散点的像素结构中4个相互分离的光电二极管区110的图形化栅极结构130还可以拼成俯视图为非闭合的圆环的图形，如图4所示。
基于上述所述的图像传感器像素结构的形成方法，本发明实施例中还提供了一种图像传感器，所述图像传感器包括多个像素结构，其中每个像素结构可以采用如上所述的图像传感器像素结构的形成方法形成。
综上所述，在本发明提供的图像传感器像素结构的形成方法中，通过将像素结构中的传输晶体管的栅极结构的一部分以沟槽的形成扩展到半导体衬底中光电二极管区内，从而可以在增大传输晶体管栅极结构有效面积的同时，在横向方向上延伸光电二极管的宽度，从而增加了电子传输沟通面积，提高光生电子传输速率，减少二极管底部的电子残留，最终提升光电二极管的满阱容量。另一方面，可以实现在不影响芯片面积与采光的情况下，降低芯片的制造成本。此外，由于像素结构中电子传输沟通面积增大，降低了二极管底部的电子残留，从而使得白像素减少。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种图像传感器像素结构的形成方法，其特征在于，包括：
提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个光电二极管区，所述器件隔离结构为P型隔离阱；
至少对所述光电二极管区的半导体衬底进行刻蚀，以形成每个所述光电二极管区所需的至少两个相互独立的栅极沟槽；
形成每个所述光电二极管区所需的图形化栅极结构，每个所述光电二极管区中，所述图形化栅极结构填满各个所述栅极沟槽，并在两个相邻所述栅极沟槽之间连续延伸，且各个所述光电二极管区的图形化栅极结构相互分离。
2.如权利要求1所述的图像传感器像素结构的形成方法，其特征在于，提供具有器件隔离结构和光电二极管区的半导体衬底的步骤包括：
提供半导体衬底，在所述半导体衬底上形成图形化的掩膜层；
以所述图形化的掩膜层为掩膜，对所述半导体衬底进行P型离子注入，以形成器件隔离结构，并在形成器件隔离结构之前或者之后，采用第一导电类型离子对所述半导体衬底进行阱离子注入，以形成光电二极管区；
采用第二导电类型离子对所述光电二极管区的表层进行离子注入，以在所述光电二极管区中形成光电二极管；
对所述半导体衬底的表层进行P型离子注入，以形成P型注入层。
3.如权利要求2所述的图像传感器像素结构的形成方法，其特征在于，
每个所述光电二极管区所需的各个栅极沟槽完全位于所述光电二极管区内，每个所述光电二极管区所需的所述图形化栅极结构完全位于所述光电二极管区内；
或者，每个所述光电二极管区的至少一个栅极沟槽延伸到所述光电二极管区外围的部分器件隔离结构中，每个所述光电二极管区所需的所述图形化栅极结构还延伸覆盖在所述光电二极管区外围的部分器件隔离结构上。
4.如权利要求2所述的图像传感器像素结构的形成方法，其特征在于，形成每个所述光电二极管区所需的图形化栅极结构的步骤，包括：
通过热氧化工艺或者沉积工艺形成栅氧化层；
沉积栅极层于所述栅氧化层上，沉积的所述栅极材料至少填满各个所述栅极沟槽；
对所述栅极层进行平坦化，直至所述栅极层的厚度满足要求；
对所述栅极层和所述栅氧化层进行光刻和刻蚀，以形成在相邻两个光电二极管区上相互分离的所述图形化栅极结构。
5.如权利要求1至4中任一项所述的图像传感器像素结构的形成方法，其特征在于，所述栅极沟槽为上窄下宽的圆台形沟槽。
6.如权利要求5所述的图像传感器像素结构的形成方法，其特征在于，所述圆台形沟槽沿平行于所述半导体衬底上表面的方向的截面为圆形，所述圆台形沟槽的底面半径的取值范围为0.1μm～0.2μm。
7.如权利要求5所述的图像传感器像素结构的形成方法，其特征在于，所述圆台形沟槽的顶面半径a与其底面半径b之比为1:3～1:1。
8.如权利要求5所述的图像传感器像素结构的形成方法，其特征在于，所述圆台形沟槽在沿垂直于所述半导体衬底的上表面方向上的深度取值范围为0.3μm～0.5μm。
9.如权利要求1所述的图像传感器像素结构的形成方法，其特征在于，各个所述光电二极管区按阵列排布，且在四个所述光电二极管区组成的2*2阵列区域中，各个所述栅极沟槽设置在四个所述光电二极管区相互紧挨的角区域。
10.一种图像传感器，其特征在于，所述图像传感器包括多个像素结构，其中每个所述像素结构采用权利要求1至9中任一项所述的图像传感器像素结构的形成方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010884234.2A CN111785749A (zh) | 2020-08-28 | 2020-08-28 | 图像传感器及图像传感器像素结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010884234.2A CN111785749A (zh) | 2020-08-28 | 2020-08-28 | 图像传感器及图像传感器像素结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111785749A true CN111785749A (zh) | 2020-10-16 |
Family
ID=72762310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010884234.2A Pending CN111785749A (zh) | 2020-08-28 | 2020-08-28 | 图像传感器及图像传感器像素结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111785749A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259569A (zh) * | 2020-10-30 | 2021-01-22 | 上海华力微电子有限公司 | 图像传感器及图像传感器像素结构的形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1812112A (zh) * | 2004-10-20 | 2006-08-02 | 三星电子株式会社 | 具有非平面晶体管的固态图像传感器设备及其制造方法 |
| US20140252420A1 (en) * | 2013-03-11 | 2014-09-11 | Samsung Electronics Co., Ltd. | Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer |
| US20170287959A1 (en) * | 2016-03-29 | 2017-10-05 | SK Hynix Inc. | Image sensor |
| CN110911433A (zh) * | 2019-12-03 | 2020-03-24 | 豪威科技(上海)有限公司 | 图像传感器及电子设备 |
-
2020
- 2020-08-28 CN CN202010884234.2A patent/CN111785749A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1812112A (zh) * | 2004-10-20 | 2006-08-02 | 三星电子株式会社 | 具有非平面晶体管的固态图像传感器设备及其制造方法 |
| US20140252420A1 (en) * | 2013-03-11 | 2014-09-11 | Samsung Electronics Co., Ltd. | Semiconductor devices including gate electrodes with multiple protrusions configured for charge transfer |
| US20170287959A1 (en) * | 2016-03-29 | 2017-10-05 | SK Hynix Inc. | Image sensor |
| CN110911433A (zh) * | 2019-12-03 | 2020-03-24 | 豪威科技(上海)有限公司 | 图像传感器及电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112259569A (zh) * | 2020-10-30 | 2021-01-22 | 上海华力微电子有限公司 | 图像传感器及图像传感器像素结构的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101864481B1 (ko) | 이미지 센서 및 이미지 센서의 형성 방법 | |
| US7649201B2 (en) | Raised photodiode sensor to increase fill factor and quantum efficiency in scaled pixels | |
| KR20200035821A (ko) | 이미지 센서를 위한 딥 트렌치 격리 (dti) 구조체 상의 픽셀 디바이스 | |
| CN109728010B (zh) | 集成芯片及其形成方法 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US7253392B2 (en) | Image sensor with photo diode gate | |
| US9647022B2 (en) | Multi-layer structure for high aspect ratio etch | |
| CN110911433B (zh) | 图像传感器及电子设备 | |
| KR20080062052A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR101030300B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672666B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| US20210111201A1 (en) | Image Sensor Structure and Method of Forming the Same | |
| KR20070035648A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN112259569A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| CN111785749A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| KR100672670B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| CN114709231A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| CN100499149C (zh) | Cmos图像传感器及其制造方法 | |
| KR20060128351A (ko) | 이미지 센서의 제조 방법 | |
| CN112331686B (zh) | Cmos图像传感器的像素结构及像素结构的形成方法 | |
| US20230299117A1 (en) | Semiconductor image-sensing structure and method for forming the same | |
| KR20040058689A (ko) | 시모스 이미지센서의 제조방법 | |
| CN109860215B (zh) | 图像传感器及其形成方法 | |
| US20240072083A1 (en) | 3d cmos image sensor structure and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201016 |