CN112331686B - Cmos图像传感器的像素结构及像素结构的形成方法 - Google Patents
Cmos图像传感器的像素结构及像素结构的形成方法 Download PDFInfo
- Publication number
- CN112331686B CN112331686B CN202011353401.7A CN202011353401A CN112331686B CN 112331686 B CN112331686 B CN 112331686B CN 202011353401 A CN202011353401 A CN 202011353401A CN 112331686 B CN112331686 B CN 112331686B
- Authority
- CN
- China
- Prior art keywords
- floating diffusion
- pixel
- gate
- image sensor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 101
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 123
- 238000002955 isolation Methods 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 40
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 abstract description 13
- 230000003071 parasitic effect Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种CMOS图像传感器的像素结构及像素结构的形成方法，应用于半导体技术领域。在本发明提供的CMOS图像传感器像素结构的形成方法中，通过将存储单元中的靠近图像传感器像素结构浮动扩散点一侧的部分栅极层进行减薄处理，从而在存储单元中形成的栅极堆叠结构中包含的栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄，进而降低了浮动扩散点与每个存储单元中的栅极层之间的寄生电容，以及与浮动扩散点相连接的导电插塞与每个存储单元中的栅极层之间的寄生电容，进而减小了浮动扩散点出的总电容，并最终提高了存储单元的动态范围。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种CMOS图像传感器的像素结构及像素结构的形成方法。
背景技术
随着汽车工业、物联网和监控设备的发展，各类电子产品对于图像传感器的需求逐步增加。现有主流的图像传感器技术是与CMOS工艺兼容的CMOS图像传感器技术，其中的一些图像传感器技术需要像素单元向小尺寸发展，以实现单位面积内设置更多的像素单元，进而获取更加真实的图像。另一些图像传感器技术，需要像素单元向大尺寸发展，以实现不同的特殊需求(例如：更大的动态范围，更多的图像细节)。而这两种像素尺寸发展方向，对于像素结构的设计和工艺的要求不同。具体地，对于小像素单元，由于每个像素单元的电荷较少，且像素阵列中的每行像素单元的数量较多，因此需要更加快速的光响应和转移速度，由此才能实现高像素单元的操作；而对于大像素单元，由于其每个像素单元可存储的电子较多，为保证每个像素单元中的电子能够完全转移，需要对像素单元进行精确的调整。
随着图像传感器的分类越来越细化，对于不同的用途有不同的设计和像素单元的优化，而目前对于可获取更加详细图像信息的高动态范围像素单元的需求逐步增加，因为高动态范围像素单元不仅可以获取更加详细的图像细节，同时还能与其它领域，如红外相结合，实现更好的近红外的图像效果。
目前，如图1所示，常用的一种提高小像素CMOS图像传感器的动态范围的方法是通过在每个像素单元中与浮动扩散点FD连接的复位管RST处添加一个并联的电容C2，从而实现通过降低像素单元浮动扩散点FD的总电容的方式，实现不同转换因子的图像处理功能(转换因子与电容成反比)，且现有技术中需要通过在浮动扩散点与复位管之间添加一个选择晶体管SEL的方式，来实现在该处增加一个并联的电容C2的目的，此时，该像素单元的结构包括光电二极管PD、传输晶体管TX、源极跟随管SF、选择晶体管RS、选择晶体管SEL以及并联电容C2。其中，在低光情况下，使用高转换因子的方式(HCG,小电容Cfd)，将低光信号进行放大，捕捉更多低光细节；对于高光情况，使用低转换因子处理(LCG,大电容Cfd+C2)，防止产生过多的电子在本身无法转移的情况下，溢出到邻近像素单元产生像素之间的干扰。高转换与低转换的比例为1+Cfd/C2，为了将低光实现高转换，会尽量降低浮动扩散点的电容，而增加一个大电容，从而实现高动态范围，就是要降低高转换因子的电容Cfd，增加额外电容C2。
但是，由于现有技术中需要通过在浮动扩散点与复位管之间添加一个晶体管的方式，实现在该处增加一个并联的电容，从而造成图像传感器制造成本高、版图设计繁琐等问题。
发明内容
本发明的目的在于提供一种CMOS图像传感器像素结构的形成方法，以解决由于小像素图像传感器像素结构中浮动扩散点的总电容比较高，导致小像素图像传感器像素结构的动态范围低的问题。
为解决上述技术问题，本发明提供一种CMOS图像传感器像素结构，包括：
半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个像素单元；
光电二极管，位于每个所述像素单元对应的半导体衬底中；
浮动扩散点，位于用于隔离相邻所述像素单元的器件隔离结构中；
栅极堆叠结构，位于所述浮动扩散点与每个所述像素单元中的光电二极管之间的所述半导体衬底的表面上，所述栅极堆叠结构具有栅极层，所述栅极层在所述浮动扩散点一侧的厚度小于所述栅极层在所述光电二极管一侧的厚度；
侧墙，位于所述栅极堆叠结构的两侧；
导电插塞，位于所述浮动扩散点的表面上，且底部与所述浮动扩散点电性接触。
可选的，所述每个像素单元中，所述栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄。
可选的，所述栅极层在所述浮动扩散点一侧的厚度与所述栅极层在所述光电二极管一侧的厚度之比为：[1:5,1:1)。
基于上述所述的CMOS图像传感器像素结构，本发明还提供了一种CMOS图像传感器的像素结构的形成方法，所述形成方法包括：
提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个像素单元；
在所述半导体衬底上依次形成第一氧化硅层、栅极层和图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对相邻两个所述像素单元之间的部分所述栅极层进行减薄处理，以形成至少位于所述器件隔离结构上方的栅极凹槽；
在执行完所述减薄处理之后的栅极层上形成硬掩膜层，并刻蚀所述栅极层和所述第一氧化硅层，以在每个所述像素单元上形成相应的栅极堆叠结构，相邻所述栅极堆叠结构的侧壁在所述栅极凹槽中形成暴露出所述器件隔离结构顶部的开口；
在所述每个像素单元中的栅极堆叠结构的两侧形成侧墙；
以所述侧墙和所述硬掩膜为掩膜，对暴露出的所述相邻像素单元之间的所述器件隔离结构的部分表层进行N型或P型离子注入，以在所述器件隔离结构内形成浮动扩散点；
在所述浮动扩散点的表面上形成导电插塞，所述导电插塞的底部与所述浮动扩散点电性接触。
可选的，当所述浮动扩散点为N型时，所述器件隔离结构可以为P型隔离阱；当所述浮动扩散点为P型时，所述器件隔离结构可以为N型隔离阱。
可选的，各个所述像素单元按阵列排布，且四个所述像素单元组成2*2的阵列区域。
可选的，对所述栅极层进行减薄处理后，所述栅极凹槽中剩余的栅极层的厚度与所述栅极层减薄前的厚度之比可以为：[1:5,1:1)。
可选的，所述栅极凹槽的线宽与所述栅极凹槽的深度之比可以为1:1～2:1。
可选的，在所述每个像素单元中的栅极堆叠结构的两侧形成侧墙之后，并在所述器件隔离结构内形成浮动扩散点的步骤之前或之后还可以包括：
对所述半导体衬底进行N型或P型离子注入，以形成每个像素单元所需的光电二极管，且使所述每个像素单元中的栅极堆叠结构位于该像素单元的光电二极管和所述浮动扩散点之间。
可选的，在形成还每个像素单元所需的光电二极管的步骤之后还可以包括：
掩蔽所述浮动扩散点对应的半导体衬底的上表面，并在所述每个像素单元中的光电二极管对应的半导体衬底的表面上形成第二氧化硅层。
与现有技术相比，本发明技术方案至少存在如下有益效果之一：
在本发明提供的CMOS图像传感器像素结构的形成方法中，通过将存储单元中的靠近图像传感器像素结构浮动扩散点一侧的部分栅极层进行减薄处理，从而在存储单元中形成的栅极堆叠结构中包含的栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄，进而降低了浮动扩散点与每个存储单元中的栅极层之间的寄生电容，以及与浮动扩散点相连接的导电插塞与每个存储单元中的栅极层之间的寄生电容，进而减小了浮动扩散点出的总电容，并最终提高了存储单元的动态范围。
进一步的，由于本发明实施例提供的图像传感器的制备方法不需要单独在复位管和浮动扩散点之间添加一个晶体管的方式，来降低浮动扩散点处的总电容，从而降低了图像传感器的制造成本。而且，由于本发明实施提供的CMOS图像传感器像素结构中的每个存储单元的栅极层的部分高度降低了，即，降低了栅极堆叠结构的深宽比，进而为后续形成栅极堆叠结构的侧墙以及氮化硅层的填充工艺降低了难度。
附图说明
图1为现有技术中CMOS图像传感器像素结构的等效电路图；
图2为本发明一实施例中的CMOS图像传感器的像素结构的等效电路图；
图3为本发明一实施例中的CMOS图像传感器的像素结构的形成方法的流程示意图；
图4a～图4f为本发明一实施例中的图像传感器像素结构的形成方法在其制备过程中的结构示意图；
图5为本发明一实施例中的CMOS图像传感器像素结构的俯视图。
其中，附图标记如下：
100-半导体衬底； 101-器件隔离结构(P型隔离阱)；
110-第一氧化硅层； 120-浮栅层；
130-硬掩膜层； 102-栅极沟槽；
103-栅极沟槽中的开口； 140-浮动扩散点；
150-光电二极管； 160-针扎层；
170-第二氧化硅层； 180-氮化硅层；
190-导电插塞； A/B-像素单元。
具体实施方式
承如背景技术所述，请参考图1，目前，常用的一种提高小像素CMOS图像传感器的动态范围的方法是通过在每个像素单元中与浮动扩散点FD连接的复位管RST处添加一个并联的电容C2，从而实现通过降低像素单元浮动扩散点FD的总电容的方式，实现不同转换因子的图像处理功能(转换因子与电容成反比)。但是，由于现有技术中需要通过在浮动扩散点与复位管之间添加一个选择晶体管SEL的方式，实现在该处增加一个并联的电容，从而造成图像传感器制造成本高、版图设计繁琐等问题。
为此，本发明提供了一种改进后的CMOS图像传感器的像素结构，以解决由于小像素图像传感器像素结构中浮动扩散点的总电容比较高，导致小像素图像传感器像素结构的动态范围低的问题。
具体的，通过图4a～图4f所示的本发明一实施例中的CMOS图像传感器像素结构的形成方法在其制备过程中的结构示意图可知，本发明提供的CMOS图像传感器的像素结构，包括如下部件：
半导体衬底100，所述半导体衬底100中形成有器件隔离结构101以及通过所述器件隔离结构101定义出的至少一个像素单元(如图4a～图4f中的A或B所示)；
光电二极管150，位于每个所述像素单元A、B对应的半导体衬底300中；
浮动扩散点140，位于用于隔离相邻所述像素单元A、B的器件隔离结构101中；
栅极堆叠结构250，位于所述浮动扩散点140与每个所述像素单元A、B中的光电二极管150之间的所述半导体衬底300的表面上，所述栅极堆叠结构250具有栅极层120”，所述栅极层120”在所述浮动扩散点140一侧的厚度小于所述栅极层120”在所述光电二极管150一侧的厚度；
侧墙260，位于所述栅极堆叠结构250的两侧；
导电插塞190，位于所述浮动扩散点140的表面上，且底部与所述浮动扩散点140电性接触。
其中，所述每个像素单元A、B中，所述栅极层120”的厚度在沿着从光电二极管150至所述浮动扩散点140的方向上呈阶梯状变薄。并且，所述栅极层120”在所述浮动扩散点140一侧的厚度与所述栅极层120”在所述光电二极管150一侧的厚度之比为：[1:5,1:1)。
可以理解的是，由于本发明实施例中的图像传感器的像素结构利用的是像素结构中的栅极层120”在浮动扩散点140一侧的厚度小于该栅极层120”靠近其他部件一侧的厚度b，从而降低浮动扩散点140与每个存储单元中的栅极层120”之间的寄生电容，以及与浮动扩散点140相连接的导电插塞190与每个存储单元中的栅极层120”之间的寄生电容，进而减小了浮动扩散点140处的总电容，并最终达到本发明的目的。因此，本发明实施例中的栅极层120”的厚度在沿着从光电二极管至所述浮动扩散点的方向上，可以是本发明实施例中提供的呈阶梯状的方式变薄，也可以以任意形式来变薄，例如逐渐且连续的变薄，对此本发明不做具体限定。
进一步的，参考图2，图2为本发明实施例提供的图像传感器像素结构的等效电路图，根据图2和背景技术中描述的图1所示的现有技术中图像传感器像素结构的等效电路图可知，本发明实施例提供的图像传感器的像素结构中并不需要单独在复位管RST和浮动扩散点FD之间添加一个晶体管的方式，就可以达到本发明的目的，即降低浮动扩散点处的总电容，从而降低了图像传感器的制造成本。
而且，由于本发明实施提供的CMOS图像传感器像素结构中的每个存储单元的栅极层的部分高度降低了，即，降低了栅极堆叠结构的深宽比，进而为后续形成栅极堆叠结构的侧墙以及氮化硅层的填充工艺降低了难度。
此外，本发明还提供了一种形成如上所述的CMOS图像传感器的像素结构的形成方法，以解决由于小像素图像传感器像素结构中浮动扩散点的总电容比较高，导致小像素图像传感器像素结构的动态范围低的问题。
参考图3，图3为本发明实施例提供的CMOS图像传感器的像素结构的形成方法的流程示意图，该方法可以包括如下步骤：
步骤S100，提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个像素单元；
步骤S200，在所述半导体衬底上依次形成第一氧化硅层、栅极层和图案化的掩膜层；
步骤S300，以所述图案化的掩膜层为掩膜，对相邻两个所述像素单元之间的部分所述栅极层进行减薄处理，以形成至少位于所述器件隔离结构上方的栅极凹槽；
步骤S400，刻蚀所述栅极层和所述第一氧化硅层，以在每个所述像素单元上形成相应的栅极堆叠结构，相邻所述栅极堆叠结构的侧壁在所述栅极凹槽中形成暴露出所述器件隔离结构顶部的开口；
步骤S500，在所述每个像素单元中的栅极堆叠结构的两侧形成侧墙，并在所述每个像素单元中的栅极堆叠结构的顶面上形成硬掩膜；
步骤S600，以所述侧墙和所述硬掩膜为掩膜，对暴露出的所述相邻像素单元之间的所述器件隔离结构的部分表层进行N型或P型离子注入，以在所述器件隔离结构内形成浮动扩散点；
步骤S700，在所述浮动扩散点的表面上形成导电插塞，所述导电插塞的底部与所述浮动扩散点电性接触。
即，在本发明提供的CMOS图像传感器像素结构的形成方法中，通过将存储单元中的靠近图像传感器像素结构浮动扩散点一侧的部分栅极层进行减薄处理，从而在存储单元中形成的栅极堆叠结构中包含的栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄，进而降低了浮动扩散点与每个存储单元中的栅极层之间的寄生电容，以及与浮动扩散点相连接的导电插塞与每个存储单元中的栅极层之间的寄生电容，进而减小了浮动扩散点出的总电容，并最终提高了存储单元的动态范围。
以下结合附图和具体实施例对本发明提出的CMOS图像传感器像素结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图4a～图4f为本发明一实施例中的CMOS图像传感器像素结构的形成方法在其制备过程中的结构示意图。
在步骤S100中，具体参考图4a所示，提供一半导体衬底100，所述半导体衬底100中形成有器件隔离结构101以及通过所述器件隔离结构101定义出的至少一个像素单元，图4a～图4f中仅仅示出了两个并排相邻的像素单元A、B。其中，所述半导体衬底100可以是本领域公知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side Polished Wafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底100例如为硅晶圆。
需要说明的是，在本发明实施例中，所述器件隔离结构101可以为P型，也可以为N型隔离阱。示例性的，当像素结构中的浮动扩散点为N型时，所述器件隔离结构101可以为P型隔离阱；当像素结构中的浮动扩散点为P型时，所述器件隔离结构101可以为N型隔离阱。
本实施例中，图像传感器例如为CMOS图像传感器，可以包括像素区域以及外围电路区域(未图示)，其中像素区域可以包括阵列分布的多个像素结构。其中，每个像素结构用来将入射光线转换为电信号输出，因而均包括具有光电转换功能的光电二极管以及控制电子读出的传输晶体管TX、复位晶体管RST、源极跟随管SF和选择管RS(如图1和图2所示)。示例性的，本发明实施例中的所述CMOS图像传感器的像素结构可以为4像素共享浮动扩散点的像素结构，如图5所示。图5为本发明一实施例中的图像传感器像素结构为4像素共享浮动扩散点的像素结构的俯视图；其中，图4e为沿图5中CC’方向的剖面结构示意图。具体的，该像素结构中被器件隔离结构101隔离开的所有像素单元可以按阵列排布，且四个所述像素单元组成2*2的阵列区域。
在步骤S200中，继续参考图4a所示，在所述半导体衬底100上依次形成第一氧化硅层110、栅极层120和图案化的掩膜层130。示例性的，所述栅极层的材料可以为多晶硅，所述第一氧化硅层110的材料可以为二氧化硅。其中，所述图案化的掩膜层130上形成的图案的作用为在栅极层120上形成步骤S300中的栅极凹槽102。
在步骤S300中，具体参考图4b所示，以所述图案化的掩膜层130为掩膜，对相邻两个所述像素单元A和像素单元B之间的部分所述栅极层120进行减薄处理，以形成至少位于所述器件隔离结构101上方的栅极凹槽102。其中，对所述栅极层120进行减薄处理时，所述栅极层120的减薄厚度(图4c中标注的符号a)与所述栅极层减薄前的厚度(图4c中标注的符号b)之比可以为1:5～1:1。并且，所述栅极凹槽102的线宽c与所述栅极凹槽102的深度(b-a)之比为1:1～2:1。
在步骤S400中，具体参考图4c和图4d所示，在执行完所述减薄处理之后的栅极层120’上形成硬掩膜层(未图示)，并刻蚀所述栅极层120’和所述第一氧化硅层110，以在每个所述像素单元A或者像素单元B上形成相应的栅极堆叠结构250，所述栅极堆叠结构包括刻蚀后的栅极层120’和刻蚀后的第一氧化硅层110’。且相邻所述栅极堆叠结构250的侧壁在所述栅极凹槽102中形成暴露出所述器件隔离结构101顶部的开口103，开口103的线宽小于栅极凹槽102的线宽。
本实施例中，在上述步骤S300中形成所述栅极凹槽102之后，还需要将其表面上覆盖的所述图案化的掩膜层130去除。之后，在执行本步骤S400时，首先需要在形成栅极凹槽102之后的栅极层120’的表面上形成硬掩膜层(未图示)，然后，在以该硬掩膜层为掩膜，对所述栅极层120’和所述第一氧化硅层110进行刻蚀，从而形成所述栅极堆叠结构250。由于在本发明实施例中所述存储单元中的栅极堆叠结构250中包含的栅极层120”的厚度在沿着从光电二极管150至浮动扩散点140的方向上呈阶梯状变薄，进而降低了浮动扩散点140与每个存储单元中的栅极层120”之间的寄生电容，以及与浮动扩散点140相连接的导电插塞与每个存储单元中的栅极层120”之间的寄生电容，进而减小了浮动扩散点140处的总电容，并最终提高了存储单元的动态范围。
在步骤S500中，具体参考图4e所示，在所述每个像素单元A或B中的栅极堆叠结构250的两侧形成侧墙260。
在步骤S600中，继续参考图4e所示，以所述侧墙260和所述硬掩膜(未图示)为掩膜，对暴露出的所述相邻像素单元之间的所述器件隔离结构101的部分表层进行N型或P型离子注入，以在所述器件隔离结构101内形成浮动扩散点140。其中，所述P型离子，例如，可以为硼离子，所述第二N型离子，例如，可以为磷离子。本发明实施例中，可以根据半导体衬底100中形成的所述器件隔离结构101的类型，确定对其进行何种类型的粒子注入，从而在器件隔离结构101中形成与其掺杂离子类型相反的的浮动扩散点。
本实施例中，在上述步骤S500中在每个像素单元中的栅极堆叠结构250的两侧形成侧墙260之后，并在上述步骤S600中在所述器件隔离结构101内形成浮动扩散点140的步骤之前或之后，本发明提供的CMOS图像传感器像素结构的形成方法还可以包括如下步骤：
具体参考图4d所示，对所述半导体衬底100进行N型或P型离子注入，以形成每个像素单元所需的光电二极管150，且使所述每个像素单元中的栅极堆叠结构250位于该像素单元，例如，像素单元A或者像素单元B中的光电二极管150和浮动扩散点140之间。
进一步的，继续参考图4d所示，在形成每个像素单元所需的光电二极管150的步骤之后，本发明提供的像素结构的形成方法还可以包括如下步骤：
掩蔽所述浮动扩散点140对应的半导体衬底100的上表面，并在所述每个像素单元中的光电二极管150对应的半导体衬底100的表面上形成第二氧化硅层170。其中，所述第二氧化硅层170的材料可以为二氧化硅。
此外，在本发明实施例中，在形成所述第二氧化硅层170之后，还可以在所述栅极堆叠结构250的顶面上，以及所述栅极堆叠结构250两侧形成的侧墙上形成氮化硅层180。其中，所述氮化硅层180作为后续工艺的刻蚀停止层，保护栅极堆叠结构250等结构，氮化硅层180还延伸覆盖在所述第二氧化硅层170的表面上。
由于本发明实施例中，通过一张掩模版在栅极层120形成之后，并将靠近浮动扩散点140处的栅极层120减薄之后，在执行完减薄处理后的栅极层120’的表面上形成硬掩膜层(未图示)，从而实现了通过该硬掩膜层对所示栅极层120’进行刻蚀形成每个像素单元对应的栅极堆叠结构的同时，可以利用该硬掩膜来防止后续离子注入到沟道，从而引起图像传感器像素结构失效的问题。
在步骤S700中，具体参考图4f所示，在所述浮动扩散点140的表面上形成导电插塞190，所述导电插塞190的底部与所述浮动扩散点140电性接触。在形成导电插塞190的同时还可以在栅极堆叠结构250的栅极层顶部上也形成相应的导电插塞，该导电插塞的底部与栅极层的顶部电性接触，以将栅极堆叠结构250向外引出。
综上所述，在本发明提供的CMOS图像传感器像素结构的形成方法中，通过将存储单元中的靠近图像传感器像素结构浮动扩散点一侧的部分栅极层进行减薄处理，从而在存储单元中形成的栅极堆叠结构中包含的栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄，进而降低了浮动扩散点与每个存储单元中的栅极层之间的寄生电容，以及与浮动扩散点相连接的导电插塞与每个存储单元中的栅极层之间的寄生电容，进而减小了浮动扩散点出的总电容，并最终提高了存储单元的动态范围。
进一步的，由于本发明实施例提供的图像传感器的制备方法不需要单独在复位管和浮动扩散点之间添加一个晶体管的方式，来降低浮动扩散点处的总电容，从而降低了图像传感器的制造成本。而且，由于本发明实施提供的CMOS图像传感器像素结构中的每个存储单元的栅极层的部分高度降低了，即，降低了栅极堆叠结构的深宽比，进而为后续形成栅极堆叠结构的侧墙以及氮化硅层的填充工艺降低了难度。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种CMOS图像传感器的像素结构，其特征在于，所述像素结构包括：
半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个像素单元；
光电二极管，位于每个所述像素单元对应的半导体衬底中；
浮动扩散点，位于用于隔离相邻所述像素单元的器件隔离结构中；
栅极堆叠结构，位于所述浮动扩散点与每个所述像素单元中的光电二极管之间的所述半导体衬底的表面上，所述栅极堆叠结构具有栅极层，所述栅极层在所述浮动扩散点一侧的厚度小于所述栅极层在所述光电二极管一侧的厚度，且所述栅极层在所述浮动扩散点一侧的上表面低于该栅极层在所述光电二极管一侧的上表面；
侧墙，位于所述栅极堆叠结构的两侧；
导电插塞，位于所述浮动扩散点的表面上，且底部与所述浮动扩散点电性接触。
2.如权利要求1所述的图像传感器像素结构，其特征在于，所述每个像素单元中，所述栅极层的厚度在沿着从光电二极管至所述浮动扩散点的方向上呈阶梯状变薄。
3.如权利要求1所述的图像传感器像素结构，其特征在于，所述栅极层在所述浮动扩散点一侧的厚度与所述栅极层在所述光电二极管一侧的厚度之比为：[1:5,1:1)。
4.一种基于如权利要求1-3中任一权利要求所述的CMOS图像传感器的像素结构的形成方法，其特征在于，所述形成方法包括：
提供一半导体衬底，所述半导体衬底中形成有器件隔离结构以及通过所述器件隔离结构定义出的至少一个像素单元；
在所述半导体衬底上依次形成第一氧化硅层、栅极层和图案化的掩膜层；
以所述图案化的掩膜层为掩膜，对相邻两个所述像素单元之间的部分所述栅极层进行减薄处理，以形成至少位于所述器件隔离结构上方的栅极凹槽；
在执行完所述减薄处理之后的栅极层上形成硬掩膜层，并刻蚀所述栅极层和所述第一氧化硅层，以在每个所述像素单元上形成相应的栅极堆叠结构，相邻所述栅极堆叠结构的侧壁在所述栅极凹槽中形成暴露出所述器件隔离结构顶部的开口；
在所述每个像素单元中的栅极堆叠结构的两侧形成侧墙；
以所述侧墙和所述硬掩膜为掩膜，对暴露出的相邻所述像素单元之间的所述器件隔离结构的部分表层进行N型或P型离子注入，以在所述器件隔离结构内形成浮动扩散点；
在所述浮动扩散点的表面上形成导电插塞，所述导电插塞的底部与所述浮动扩散点电性接触。
5.如权利要求4所述的图像传感器像素结构的形成方法，其特征在于，当所述浮动扩散点为N型时，所述器件隔离结构为P型隔离阱；当所述浮动扩散点为P型时，所述器件隔离结构为N型隔离阱。
6.如权利要求4所述的CMOS图像传感器像素结构的形成方法，其特征在于，各个所述像素单元按阵列排布，且四个所述像素单元组成2*2的阵列区域。
7.如权利要求4所述的CMOS图像传感器像素结构的形成方法，其特征在于，对所述栅极层进行减薄处理时，所述栅极层的减薄厚度与所述栅极层减薄前的厚度之比为：[1:5,1:1)。
8.如权利要求7所述的CMOS图像传感器像素结构的形成方法，其特征在于，所述栅极凹槽的线宽与所述栅极凹槽的深度之比为1:1～2:1。
9.如权利要求5所述的CMOS图像传感器像素结构的形成方法，其特征在于，在所述每个像素单元中的栅极堆叠结构的两侧形成侧墙之后，并在所述器件隔离结构内形成浮动扩散点的步骤之前或之后还包括：
对所述半导体衬底进行N型或P型离子注入，以形成每个像素单元所需的光电二极管，且使所述每个像素单元中的栅极堆叠结构位于该像素单元的光电二极管和所述浮动扩散点之间。
10.如权利要求9所述的CMOS图像传感器像素结构的形成方法，其特征在于，在形成每个像素单元所需的光电二极管的步骤之后还包括：掩蔽所述浮动扩散点对应的半导体衬底的上表面，并在所述每个像素单元中的光电二极管对应的半导体衬底的表面上形成第二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011353401.7A CN112331686B (zh) | 2020-11-26 | 2020-11-26 | Cmos图像传感器的像素结构及像素结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011353401.7A CN112331686B (zh) | 2020-11-26 | 2020-11-26 | Cmos图像传感器的像素结构及像素结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112331686A CN112331686A (zh) | 2021-02-05 |
| CN112331686B true CN112331686B (zh) | 2024-05-10 |
Family
ID=74308929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011353401.7A Active CN112331686B (zh) | 2020-11-26 | 2020-11-26 | Cmos图像传感器的像素结构及像素结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112331686B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070066474A (ko) * | 2005-12-22 | 2007-06-27 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조방법 |
| JP2012119492A (ja) * | 2010-11-30 | 2012-06-21 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| CN208540034U (zh) * | 2018-08-28 | 2019-02-22 | 上海晔芯电子科技有限公司 | 图像传感器 |
| CN110620125A (zh) * | 2019-09-23 | 2019-12-27 | 上海华力微电子有限公司 | 降低cmos图像传感器中随机电报噪声的结构及形成方法 |
| CN110854146A (zh) * | 2019-11-19 | 2020-02-28 | 上海华力微电子有限公司 | 一种改善小像素cmos图像传感器性能的结构和工艺方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830437B2 (en) * | 2005-05-11 | 2010-11-09 | Aptina Imaging Corp. | High fill factor multi-way shared pixel |
-
2020
- 2020-11-26 CN CN202011353401.7A patent/CN112331686B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070066474A (ko) * | 2005-12-22 | 2007-06-27 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조방법 |
| JP2012119492A (ja) * | 2010-11-30 | 2012-06-21 | Sharp Corp | 固体撮像素子およびその製造方法、電子情報機器 |
| CN208540034U (zh) * | 2018-08-28 | 2019-02-22 | 上海晔芯电子科技有限公司 | 图像传感器 |
| CN110620125A (zh) * | 2019-09-23 | 2019-12-27 | 上海华力微电子有限公司 | 降低cmos图像传感器中随机电报噪声的结构及形成方法 |
| CN110854146A (zh) * | 2019-11-19 | 2020-02-28 | 上海华力微电子有限公司 | 一种改善小像素cmos图像传感器性能的结构和工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112331686A (zh) | 2021-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102384890B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| US8298846B2 (en) | Transparent conductor based pinned photodiode | |
| US7491561B2 (en) | Pixel sensor having doped isolation structure sidewall | |
| KR20160022456A (ko) | Cmos 이미지 센서 | |
| KR102513483B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20190136895A (ko) | 개선된 암 전류 성능을 갖는 반도체 이미징 디바이스 | |
| KR20220086533A (ko) | 이미지 센서 및 그 제조방법 | |
| CN115831988A (zh) | 用于图像传感器的深沟槽隔离结构 | |
| KR20170109880A (ko) | 이미지 센서 및 그 제조방법 | |
| CN109192741B (zh) | 背照式图像传感器的形成方法 | |
| CN108364965A (zh) | 图像传感器及其形成方法 | |
| WO2017028546A1 (zh) | 具有三维晶体管结构的背照式图像传感器及其形成方法 | |
| CN112259569A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| CN110752226B (zh) | 堆叠式图像传感器及其形成方法 | |
| CN112331686B (zh) | Cmos图像传感器的像素结构及像素结构的形成方法 | |
| CN111009540A (zh) | 一种cmos图像传感器结构及制造方法 | |
| CN113629090B (zh) | 一种像素、图像传感器及其制备方法、图像采集装置 | |
| CN107507842B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| CN115732521A (zh) | 具有竖直转移栅极的图像传感器 | |
| CN111785749A (zh) | 图像传感器及图像传感器像素结构的形成方法 | |
| CN111129054A (zh) | 一种cmos图像传感器结构及制造方法 | |
| CN111129052A (zh) | 一种cmos图像传感器结构及制造方法 | |
| CN107507773B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| CN104332481A (zh) | 图像传感器及其形成方法 | |
| CN117038689B (zh) | 具有垂直沟道区的cmos图像传感器及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |