JP2012119492A - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents
固体撮像素子およびその製造方法、電子情報機器 Download PDFInfo
- Publication number
- JP2012119492A JP2012119492A JP2010267874A JP2010267874A JP2012119492A JP 2012119492 A JP2012119492 A JP 2012119492A JP 2010267874 A JP2010267874 A JP 2010267874A JP 2010267874 A JP2010267874 A JP 2010267874A JP 2012119492 A JP2012119492 A JP 2012119492A
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】各ゲートとの寄生容量を抑えることによりFDAの感度を向上する。
【解決手段】FD部2と直接接続する領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲の半導体基板8に溝部2aに空洞がある。ゲート電極3の平面視領域3aの周囲のうちのゲート電極3の両側および先端側の半導体基板8に溝部2aを設け、溝部2aが空洞のままであっても、溝部2aが酸化膜よりも誘電率が低い層間膜で埋め込まれていても、SFトランジスタ4のゲート電極3の寄生容量を低減することができ、これによって、FDAの感度を向上させることができる。
【選択図】図1
【解決手段】FD部2と直接接続する領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲の半導体基板8に溝部2aに空洞がある。ゲート電極3の平面視領域3aの周囲のうちのゲート電極3の両側および先端側の半導体基板8に溝部2aを設け、溝部2aが空洞のままであっても、溝部2aが酸化膜よりも誘電率が低い層間膜で埋め込まれていても、SFトランジスタ4のゲート電極3の寄生容量を低減することができ、これによって、FDAの感度を向上させることができる。
【選択図】図1
Description
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。
この種の従来の固体撮像素子は、複数の光電変換部が2次元状でマトリクス状に配列されたCCDなどの固体撮像デバイスである。この固体撮像デバイスは、例えばデジタルスチルカメラ(DSC)、デジタルビデオカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、さらにカメラ付携帯電話装置などに用いられている。
従来の固体撮像デバイスの出力アンプ部において、光電変換されて得た信号電荷は、出力アンプ部であるフローティング・ディフュージョン・アンプ(以下、FDAいう)で増幅されて撮像信号として出力される。即ち、水平転送の最終出力ゲートに所定電圧を印加することにより、水平転送されて来た各信号電荷が順次、FD部に蓄積され、FD部に接続されたソース・フォロアー(以下、SFという)トランジスタのゲート電極の電位を変化させてソース領域からドレイン領域に導通させることにより各信号電荷は順次増幅されて撮像信号として出力される。
図12は、従来の固体撮像デバイスの出力アンプ部におけるゲート電極およびフローティングディフュージョン部の接続構成例を模式的に示す縦断面図である。
図12において、従来の固体撮像デバイスの出力アンプ部120において、FD部121とSFトランジスタのゲート電極122の接続方法としては、従来は、SFトランジスタのゲート電極122の先端部に配置したコンタクトとそこに接続するAl材料などからなるメタル配線123とを用いていたが、この手法では、大きなメタル配線123と最終出力ゲート間の寄生容量Cにより、FDAの感度が抑制される。
次に説明する特許文献1に示すように、ゲート電極の寄生容量を抑制し、FDAの感度を上げるために、FD部とゲート電極の下面で直接接続(Direct Contact)する技術がある。さらに、この特許文献1では、基板内の寄生容量を抑制する技術について開示されている。これを図13〜図15を用いて詳細に説明する。
図13は、特許文献1に開示されている従来の固体撮像素子の概略的な構成図である。
図13において、従来の固体撮像素子100は、シリコン基板上に、フォトダイオードなどからなる複数の光電変換部PD(受光部)が行方向及び列方向のマトリクス状に配置されている。光電変換部PDは、駆動時に受光した入射光を光電変換することにより信号電荷を生成する。光電変換部PDの列同士の間には、列方向に延びた垂直電荷転送部101がそれぞれ形成されている。垂直電荷転送部101はそれぞれ、駆動時に光電変換部PDから読み出された信号電荷を垂直方向に電荷転送する。さらに、各垂直電荷転送部101の最終段から、行方向に延びた水平電荷転送部102に接続されている。この水平電荷転送部102は、各垂直電荷転送部101の最終段から電荷転送された信号電荷を行方向に電荷転送して最終の出力アンプ部103に電荷転送する。
図14は、図13の出力アンプ103の構成例を模式的に示す平面図である。
図14において、この出力アンプ103は、水平電荷転送部102の最終段に接続された電荷蓄積領域104と、この電荷蓄積領域104に接続されたフローティングディフュージョン部105(以下、FD部という)と、FD部105の電位をリセットするためのリセットゲート106と、FD部105の電位変化を検出して、それに応じた信号を出力する多段接続された増幅回路(ソースフォロア回路)とを有している。
FD部105には、増幅回路(ソースフォロア回路)の初段のMOSトランジスタ114に設けられたポリシリコンからなるゲート電極107が接続されている。また、このMOSトランジスタ114は、ゲート電極107と、ソース領域108およびドレイン領域109とによって構成されている。FD部105の表面には絶縁膜112が形成されており、この絶縁膜112には、ゲート電極107とFD部105の接続位置に対応する位置に開口部112aが形成されている。
図15は、図13の出力アンプ103における増幅回路のトランジスタのゲート電極107とフローティングディフュージョン部105とが接触する部位を示すBB’線拡大断面図である。
図15において、シリコン基板の表面側にPウェル層110が形成され、Pウェル層110にPN接合のN+型の不純物領域からなるFD部105が形成されている。また、半導体基板のPウェル層110の表面側には、増幅回路の初段のMOSトランジスタFD等の素子を分離するためのフィールド酸化膜111が形成されている。このフィールド酸化膜111上および、FD部105上の絶縁膜112上には、拡散防止膜113が形成され、拡散防止膜113上に、増幅回路のの初段のMOSトランジスタのゲート電極107が形成されている。このゲート電極107は、FD部105に拡散防止膜113および酸化膜の絶縁膜112の開口部112aを介して接続される。拡散防止膜113は、少なくともゲート電極107とFD部105との間に形成されている。拡散防止膜113は、ゲート電極107を構成するポリシリコン材料に不純物としてドーピングされたリンがFD部105のN+型領域に拡散することを防止する機能を有している。
この拡散防止膜113によって半導体基板側にリンが拡散することを防止することにより、リン拡散層が形成されることに起因して寄生容量が大きなることを防止でき、出力アンプ103の電荷検出感度の低下を防止している。
上記従来の構成では、FDAの感度低下の原因として、SFトランジスタ114のゲート電極107とその近傍に位置する最終出力ゲート115(以下、OGという)との間の寄生容量や、FD部105の信号電荷を排出し、リセットするリセットゲート116(以下、RGという)との間の寄生容量もあり、これらがFDAの感度を制限している要因になっている。
即ち、FDAの感度は、SFトランジスタ114のゲート電極107の寄生容量を抑えることで改善するものの、従来の固体撮像素子100では、その構造上、SFトランジスタ114のゲート電極107の近傍にRG116とOG115が配置され、SFトランジスタ114のゲート電極107とRG116との間、または、SFトランジスタ114のゲート電極107とOG115との間に各寄生容量がそれぞれ発生し、これによって、FDAの感度が抑制されるという問題があった。
本発明は、上記従来の問題を解決するもので、各ゲートとの寄生容量を抑えることによりFDAの感度を向上できる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
本発明の固体撮像装素子は、射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、該複数の光電変換部または該光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、該蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、該フローティング・ディフュージョン部とその上の該ゲート電極とが直接接続領域を介して接続されており、該直接接続領域を含む該ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子における溝部は空洞であるかまたは、該溝部内に、酸化膜よりも誘電率が低い層間膜が埋め込まれている。
さらに、好ましくは、本発明の固体撮像素子における層間膜がlow−k膜である。
さらに、好ましくは、本発明の固体撮像素子におけるlow−k膜が、SiOC、SiOCH、SOD(Spin on Dielectrics)、OSG(Organo Silica Glass)、Si−H含有SiO2、メチル基含有SiO2、多孔質メチル基含有SiO2、アモルファス・カーボンの何れかからなる膜である。
さらに、好ましくは、本発明の固体撮像素子における空洞のアスペクト比は、前記溝部上に堆積される層間膜が該空洞を埋め込まない大きさである。
さらに、好ましくは、本発明の固体撮像素子における溝部は、前記直接接続領域に重なる前記ゲート電極の先端部の両側と先端側の隣接3辺の周りの平面視コ字状に形成されている。
さらに、好ましくは、本発明の固体撮像素子における溝部は、前記直接接続領域に重なる前記ゲート電極の4角形先端部の周りの4角形リング状で平面視ロ字状に形成されている。
さらに、好ましくは、本発明の固体撮像素子における溝部の深さは、前記フローティング・ディフュージョン部を突き抜ける深さである。
さらに、好ましくは、本発明の固体撮像素子における溝部の深さは、前記フローティング・ディフュージョン部の電圧検出機能が阻害されない深さであるかまたは、該フローティング・ディフュージョン部の拡散層の深さの半分以下で該フローティング・ディフュージョン部上の酸化膜の膜厚分の深さ以上である。
さらに、好ましくは、本発明の固体撮像素子におけるゲート電極は、不純物がイオン注入されたポリシリコン膜で構成されているかまたは、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されている。
さらに、好ましくは、本発明の固体撮像素子はCCD型固体撮像素子またはCMOS型固体撮像素子である。
さらに、好ましくは、本発明の固体撮像素子におけるCCD型固体撮像素子は、前記複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、該水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷が前記フローティング・ディフュージョン部に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じて前記ゲート電極を介して信号増幅して撮像信号を出力する。
さらに、好ましくは、本発明の固体撮像素子におけるCMOS型固体撮像素子は、複数の画素部が設けられ、該複数の画素部のそれぞれに、前記光電変換部が設けられ、該光電変換部に隣接して、該光電変換部からの信号電荷が電荷電圧変換部としての前記フローティング・ディフュージョン部に電荷転送するための前記ゲート電極を持つ電荷転送トランジスタと、該光電変換部毎に該電荷転送トランジスタにより該電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて該画素部毎の撮像信号として読み出すための読出回路とを有する。
本発明の固体撮像装素子の製造方法は、本発明の上記固体撮像素子を製造する方法であって、前記ゲート電極および前記を形成するためにポリシリコン膜をエッチングする際に、ソース・フォロアー・トランジスタの該ゲート電極の周りのゲート酸化膜が除去されている半導体基板領域がエッチングされて前記溝部の形成時に生じた結晶欠陥を除去する熱処理工程を有しているものであり、そのことにより上記目的が達成される。
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、入射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、フローティング・ディフュージョン部とその上のゲート電極とが直接接続領域を介して接続されており、直接接続領域を含むゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられている。
これによって、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたことにより、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、ゲート電極と各ゲートOB、RGとの寄生容量を抑えることが可能となってFDAの感度を向上可能となる。
以上により、本発明によれば、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたため、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、各ゲートとの寄生容量を抑えることによりFDAの感度を向上させることができる。
以下に、本発明の固体撮像素子およびその製造方法の実施形態1〜3および、この固体撮像素子の実施形態1〜3のいずれかを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態4について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
(実施形態1)
図1は、本発明の実施形態1における固体撮像素子の要部構成例を示す平面図である。図2は、図1の本実施形態1の固体撮像素子1におけるAA線縦断面図である。
図1は、本発明の実施形態1における固体撮像素子の要部構成例を示す平面図である。図2は、図1の本実施形態1の固体撮像素子1におけるAA線縦断面図である。
図1および図2において、本実施形態1の固体撮像素子1は、入射光の光量に応じて光電変換して信号電荷を生成する複数の受光部(光電変換部)が行方向および列方向にマトリクス状に設けられ、列方向の複数の受光部毎の各信号電荷を垂直方向電荷転送部(図示せず)でそれぞれ電荷転送し、各垂直方向電荷転送部(図示せず)でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部(図示せず)でそれぞれ電荷転送するようになっている。水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷はゲートOGを介してフローティング・ディフュージョン部2(FD部)に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じてゲート電極3を介してSFトランジスタ4によりソース領域5からドレイン領域6に導通させることにより信号増幅して撮像信号を出力するようになっている。FD部2とその上のゲート電極3の先端部に破線で囲った直接接続領域3aを介して直接接続されており、直接接続領域3aを含むゲート電極3の平面視先端部領域の周囲の半導体基板8に所定幅(ここでは0.05μm)の空洞の溝部2a(深さ0.3μm以上)が設けられている。
所定幅の空洞の溝部2aは、比誘電率=1の空気のままであり、ゲート電極3、ゲートRGおよびゲートOG上を含む半導体基板8の上方には層間酸化膜7が形成されている。この誘電率の低い空洞の溝部2aによって、SFトランジスタ4のゲート電極3とゲートRG間および、ゲート電極3とゲートOG間の各寄生容量を大幅に抑えることができて、増幅トランジスタのソース・フォロア・アンプ(以下、SFAという)の感度を向上させることができる。
ゲート電極3の先端部に破線で囲った直接接続領域3aが平面視4角形の場合に、先端部を中央部に含む隣接3辺の周りに所定幅の空洞の溝部2aが平面視コ字状に形成されている。
ゲート電極3は、不純物がイオン注入されたポリシリコン膜であり、ゲート電極3の先端部とFD部2との間の直接接続領域3aには半導体基板8上に形成されたゲート絶縁膜9は形成されておらず、ゲート電極3はFD部2と直接接続されている。
上記構成により、本実施形態1の固体撮像素子1の製造方法について説明する。なお、検出回路部において、素子分離、ウェル形成などのイオン注入工程および熱処理工程は、一般的な公知の技術に従うものとする。SFトランジスタ4のゲート電極3、ゲートOGおよびゲートRGは、最終のポリシリコン層で形成されるものとする。
図3(a)〜図3(d)および図4(e)〜図4(h)はそれぞれ、図1の固体撮像素子1の製造方法における各製造工程を示す要部縦断面図である。
まず、図3(a)に示すように、半導体基板8上に、ONO膜の下層の酸化膜81、ONO膜の窒化膜82および、ONO膜の上層の酸化膜83の積層膜からなるゲート絶縁膜9を形成する。さらに半導体基板8の所定領域に不純物をイオン注入して、FD部2となる不純物拡散層を形成する。
次に、図3(b)に示すように、FD部2の不純物拡散層上に、所定形状にパターニングされたレジストマスク10をフォトリソグラフィ法により形成する。このレジストマスク10を用いてエッチングすることにより、レジストマスク10の開口部分でFD部2の中央部分上の不要なゲート絶縁膜9を除去する。
続いて、図3(c)に示すように、除去されて露出したFD部2の中央部分上に、ゲート酸化膜11を100〜500オングストロームの膜厚で半導体基板8(拡散層)の表面を酸化することにより形成する。
その後、図3(d)に示すように、ゲート絶縁膜9およびゲート酸化膜11上に、ゲート電極3の先端部とFD部2との直接接続領域3aおよびその周囲の溝部2aとなる領域を開口した所定形状にパターニングされたレジストマスク12をフォトリソグラフィ法により形成する。さらに、このレジストマスク12を用いて、ゲート電極3の先端部とFD部2との直接接続領域3aの周囲に0.05〜0.15μmはみ出した矩形領域のゲート酸化膜11を除去する。フォトリソグラフィ法によって行い、ゲート酸化膜11の除去は、エッチングによって行われる。
さらに、図4(e)に示すように、ゲート絶縁膜9およびゲート酸化膜11上で、ゲート酸化膜11が除去されて露出したFD部2上に、ポリシリコン材料13を1000〜5000オングストロームの膜厚で堆積する。
さらに、図4(f)に示すように、ポリシリコン材料13上に、ゲート電極3、ゲートOGおよびゲートRGを形成するための所定形状にパターニングされたレジストマスク14をフォトリソグラフィ法により形成する。このレジストマスク14を用いてドライエッチングすることにより、レジストマスク14の開口部分のポリシリコン材料13を除去して、ゲート電極3、ゲートOGおよびゲートRGを形成する。このとき、露出していたFD部2上であって、ゲート電極3の周囲の半導体基板8の表面、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされて所定幅の溝部2aが形成される。
さらに、図4(g)に示すように、ポリシリコン膜のエッチングの際に半導体基板8のシリコン表面に形成された溝部2a付近に発生する結晶欠陥を除去する為に、薄い熱酸化膜15を基板全面に形成する。
さらに、図4(h)に示すように、ゲート電極3、ゲートOGおよびゲートRG上、さらに所定幅の溝部2a上を含む半導体基板8の上方に層間酸化膜16を堆積する。このとき、所定幅の溝部2a内を層間酸化膜16で埋め込むことなく、所定幅の溝部2a内に空洞が形成されたままの状態で、基板面上に層間酸化膜16が形成される。
この場合、所定幅の溝部2aのアスペクト比は3以上であることが望ましい。例えば、直接接続領域3aからのはみ出し量が0.1μmで、半導体基板8のシリコンのオーバー・エッチング量が3000オングストロームであれば、形成される半導体基板8の溝部2aのアスペクト比は3(=3000オングストローム/0.1μm)になる。このことにより、その後の工程で層間酸化膜16を堆積した際に、FD部2との直接接続領域3aと重なるゲート電極3の先端部分の両側と先端側の半導体基板8の溝部2a内に層間酸化膜16が入り込んで堆積されず、溝部2a内に空洞が形成される。
このように、STトランジスタ4のゲート電極3とゲートRG間、ゲート電極3とゲートOG間に、誘電率が低い溝部2aの空洞が存在することにより、STトランジスタ4のゲート電極3とほぼ同電位が印加された領域の端とゲートRG間の距離および、ゲート電極3とゲートOG間の距離が半導体基板8に空洞が無い場合に比べて長くなる。
[静電容量]=[誘電率]×[電極の面積]÷[電極間の距離] (式1)
この式1に従えば、[電極間の距離]が長くなり、STトランジスタ4のゲート電極3の寄生容量を大幅に低減させることができる。
この式1に従えば、[電極間の距離]が長くなり、STトランジスタ4のゲート電極3の寄生容量を大幅に低減させることができる。
以上により、上記実施形態1によれば、FD部2と直接接続する領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲の半導体基板8に溝部2aに空洞がある。即ち、ゲート電極3の平面視領域3aの周囲のうちのゲート電極3の両側および先端側の半導体基板8に溝部2aを設け、溝部2aが空洞(誘電率1で低い)のままであることにより、SFトランジスタ4のゲート電極3の寄生容量を低減することができ、これによって、SFAの感度を向上させることができる。また、この溝部2aの空洞がSFトランジスタ4のゲート電極3の先端側の半導体基板8にあることにより、ゲートRGの配置位置をSTトランジスタ4のゲート電極3との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
なお、本実施形態1では、ゲート電極3は、不純物がイオン注入されたポリシリコン膜で構成したが、これに限らず、ゲート電極3が、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されていてもよい。この場合であっても、ゲート電極3とFD部2との間には半導体基板8上に形成されたゲート絶縁膜9は形成されておらず、ゲート電極3はFD部2と直接接続されている。拡散防止膜は、ゲート電極3を構成するポリシリコン材料に不純物としてドーピングされたリンがFD部2のN+型領域に拡散することを防止する。これによって、半導体基板8側にリンが拡散することを防止することにより、リン拡散層が形成されることに起因して寄生容量が大くなることを防止し、SFAの電荷検出感度の低下を防止することができる。
(実施形態2)
上記実施形態1の固体撮像素子1では、所定幅の空洞の溝部2aは、内部が空洞であり、比誘電率=1の空気としたが、本実施形態2の固体撮像素子1Aでは、所定幅の空洞の溝部2a内を、比誘電率が通常の酸化膜より小さいlow−k膜で埋め込まれている場合について説明する。
上記実施形態1の固体撮像素子1では、所定幅の空洞の溝部2aは、内部が空洞であり、比誘電率=1の空気としたが、本実施形態2の固体撮像素子1Aでは、所定幅の空洞の溝部2a内を、比誘電率が通常の酸化膜より小さいlow−k膜で埋め込まれている場合について説明する。
本実施形態2の固体撮像素子1Aでは、所定幅の溝部2a内を、誘電率が酸化膜よりも低いlow−k膜21で埋め込む。これにより、SFトランジスタ4のゲート電極3とゲートRG間およびゲート電極3とゲートOG間の各寄生容量を抑えることができて、SFAの感度を向上させることができる。また、所定幅の溝部2a内をlow−k膜21で埋め込むことにより、ゲート電極3にドーピングされた不純物が半導体基板8のシリコン内を横方向にまで広がって拡散することによる寄生容量をも抑えることができる。
上記構成により、本実施形態2の固体撮像素子1Aの製造方法について説明する。なお、検出回路部において、素子分離、ウェル形成などのイオン注入工程および熱処理工程は、一般的な公知の技術に従うものとする。SFトランジスターのゲート電極3、ゲートOGおよびゲートRGは、最終のポリシリコン層で形成されるものとする。
図5(a)〜図5(d)および図6(e)〜図6(h)はそれぞれ、本発明の実施形態2における固体撮像素子1Aの製造方法における各製造工程を示す要部縦断面図である。なお、図5(a)〜図5(d)および図6(e)〜図6(h)では、図3(a)〜図3(d)および図4(e)〜図4(h)の構成部材と同様の作用効果を奏する部材には同一の番号を付けて説明している。
図5(a)〜図6(g)までは、図3(a)〜図4(g)までの製造工程と同様である。即ち、図5(a)〜図6(g)において、ゲート酸化膜11を100〜500オングストロームで半導体基板8の表面を酸化することにより形成する。さらに、FD部2との直接接続領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲に設計上都合の良いはみ出した量だけはみ出した矩形領域のゲート酸化膜11を除去する。この領域は、フォトリソグラフィ法によって行い、ゲート酸化膜11の除去は、エッチングによって行う。さらに、電極材料としてポリシリコン材料13を1000〜5000オングストロームの膜厚だけ堆積した後に、フォトリソグラフィ法および異方性エッチングにより、SFトランジスタ4のゲート電極3、ゲートRGおよびゲートOGを形成する。このとき、露出していたSFトランジスタ4のゲート電極3の周囲のシリコン基板8は、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされる。ポリシリコン材料13のエッチングの際に半導体基板8に形成された溝部2a付近に発生する結晶欠陥を除去するために、薄い熱酸化膜15を形成する処理が行われるのが望ましい。
本実施形態2の特徴部分は図6(h)にある。図6(h)に示すように、ゲート電極3、ゲートOGおよびゲートRG上、さらに所定幅の溝部2a上を含む基板面上に、比誘電率が酸化膜より小さいlow−k膜などの層間膜17を堆積する。このとき、所定幅の溝部2a内をlow−k膜などの層間膜17で埋め込む。これによって、本実施形態2の固体撮像素子1Aを製造することができる。
この場合、通常は、比誘電率が約3.8の酸化膜が堆積されるが、本実施形態2では、この層間膜17として、比誘電率が3以下のlow−k膜を堆積させる。
[誘電率]=[比誘電率]×[真空の誘電率] (式2)
であり、式1および式2により、STトランジスタ4のゲート電極3とゲートRG間、および、ゲート電極3とゲートOG間の各静電容量は、酸化膜を堆積した場合より小さくなり、STトランジスタ4のゲート電極3とRG6間、および、ゲート電極3とゲートOG間の各寄生容量を低減することができる。
であり、式1および式2により、STトランジスタ4のゲート電極3とゲートRG間、および、ゲート電極3とゲートOG間の各静電容量は、酸化膜を堆積した場合より小さくなり、STトランジスタ4のゲート電極3とRG6間、および、ゲート電極3とゲートOG間の各寄生容量を低減することができる。
ここで、堆積するlow−k膜は、SiOC膜、SiOCH膜、SOD(Spin on Dielectrics)膜、OSG(Organo Silica Glass)膜、Si−H含有SiO2膜、メチル基含有SiO2膜、多孔質メチル基含有SiO2膜、アモルファス・カーボン膜のいずれでも良い。
以上により、上記実施形態2によれば、FD部2とゲート電極3とが直接接続する領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲の半導体基板8の溝部2a内に、誘電率が酸化膜よりも低いlow−k膜である層間膜17が堆積して埋め込まれていることにより、SFトランジスタ4のゲート電極3の寄生容量を低減することができ、SFAの感度を向上させることができる。この溝部2a内のlow−k膜により、ゲート電極3にドーピングされた不純物が半導体基板8内を横方向にまで広がって拡散することによる寄生容量を抑えることができ、SFAの感度を向上させることができる。また、この溝部2a内のlow−k膜がSFトランジスタ4のゲート電極3の先端側の半導体基板8にあることにより、ゲートRGの配置位置をSTトランジスタ4のゲート電極3との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
なお、本実施形態1、2では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側(ゲートOGおよびゲートRGの両側)だけでなく、先端側の3辺に設けたが、これに限らず、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側(ゲートOGおよびゲートRGの両側)だけに設けてもよい。
また、本実施形態1、2では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側(ゲートOGおよびゲートRGの両側)だけでなく、先端側の3辺に設けたのは、図10に示すようにゲートRGやゲートOGがSFトランジスタ4のゲート電極3の横に平行に配置されず、先端方向に傾けて配置する方が、チップ面積縮小の為に成り得るからである。
(実施形態3)
上記実施形態1,2では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側(ゲートOGおよびゲートRGの両側)だけでなく、先端側の3辺に設けた場合について説明したが、本実施形態3では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側および先端側の3辺だけではなく、ゲート電極3の先端部とFD部2との間の平面視4角形の直接接続領域3aの周囲4辺に所定幅の溝部2aを設けた場合について説明する。
上記実施形態1,2では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側(ゲートOGおよびゲートRGの両側)だけでなく、先端側の3辺に設けた場合について説明したが、本実施形態3では、所定幅の溝部2aをSFトランジスタ4のゲート電極3の両側および先端側の3辺だけではなく、ゲート電極3の先端部とFD部2との間の平面視4角形の直接接続領域3aの周囲4辺に所定幅の溝部2aを設けた場合について説明する。
図7は、本発明の実施形態3における固体撮像素子の要部構成例を示す平面図である。なお、図7では、図1の構成部材と同様の作用効果を奏する部材には同一の番号を付して説明する。
図7において、本実施形態3の固体撮像素子1Bにおいて、FD部2とその上のゲート電極3の先端部に破線で囲った直接接続領域3aを介して直接接続されており、直接接続領域3aを含むゲート電極3の平面視先端部領域の周囲の半導体基板7に所定幅の空洞の溝部2bが設けられている。
所定幅の空洞の溝部2bは、比誘電率=1の空気のままであり、ゲート電極3、ゲートRGおよびゲートOG上を含む半導体基板8の上方には層間酸化膜7が形成されている。この誘電率の低い空洞の溝部2bによって、SFトランジスタ4のゲート電極3とゲートRG間および、ゲート電極3とゲートOG間の各寄生容量を大幅に抑えることができて、増幅トランジスタのソース・フォロア・アンプ(以下、SFAという)の感度を向上させることができる。
ゲート電極3の先端部に破線で囲った直接接続領域3aが平面視4角形の場合に、先端部を含む隣接4辺の周りに所定幅の空洞の溝部2bが平面視4角形のリング状で平面視ロ字状に形成されている。この場合に、空洞の溝部2bの深さは、上記実施形態1,2の溝部2aの場合よりも浅く、ゲート酸化膜11を貫通してFD部2の拡散層内に形成されていればよい。上記実施形態1,2の溝部2aの場合のようにFD部2の拡散層を突き抜けていると、FD部2が直接接続領域3aの周りに切れてしまって機能しないからである。したがって、空洞の溝部2bの深さは、FD部2の電圧検出機能が阻害されない程度の深さにする必要がある。極端には、膜厚が例えば0.05μmのゲート酸化膜11を削除しただけでも、寄生容量の低下に多少の効果はある。空洞の溝部2bの深さは、FD部2の拡散層の深さを0.3μmとした場合に、FD部2の拡散層の深さの半分程度とすれば、空洞の溝部2bの深さの範囲は、0.05〜0.15μmとなる。空洞の溝部2bの幅がここでは0,05μmとする。
図8(a)〜図8(d)および図9(e)〜図9(h)はそれぞれ、本発明の実施形態3における固体撮像素子1Bの製造方法における各製造工程を示す要部縦断面図である。なお、図8(a)〜図8(d)および図9(e)〜図9(h)では、図3(a)〜図3(d)および図4(e)〜図4(h)の構成部材と同様の作用効果を奏する部材には同一の番号を付して説明している。
図8(a)〜図9(e)までは、図3(a)〜図4(e)までの製造工程と同様である。即ち、図8(a)〜図9(e)において、ゲート酸化膜11を100〜500オングストローム(ここでは0,05μm)で半導体基板8の表面を酸化することにより形成する。さらに、FD部2との直接接続領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲に設計上都合の良いはみ出した量だけはみ出した矩形領域のゲート酸化膜11を除去する。この領域は、フォトリソグラフィ法によって行い、ゲート酸化膜11の除去は、エッチングによって行う。さらに、電極材料としてポリシリコン材料13を1000〜5000オングストロームの膜厚だけ堆積する。
本実施形態2の特徴部分は図9(f)〜図9(h)にある。
ポリシリコン材料13の堆積後、図9(f)に示すように、ポリシリコン材料13上に、ゲート電極3、ゲートOGおよびゲートRGを形成するための所定形状にパターニングされたレジストマスク14をフォトリソグラフィ法により形成する。このレジストマスク14を用いてドライエッチングすることにより、レジストマスク14の開口部分のポリシリコン材料13を除去して、ゲート電極3、ゲートOGおよびゲートRGを形成する。このとき、露出していたFD部2上であって、ゲート電極3の周囲の半導体基板8の表面、異方性エッチングのオーバー・エッチング量と同じ深さだけエッチングされて所定幅の溝部2bが形成される。この場合の所定幅の溝部2bの深さはFD部2の拡散層の深さの半分以下とする。
続いて、図9(g)に示すように、ポリシリコン膜のエッチングの際に半導体基板8のシリコン表面に形成された溝部2b付近に発生する結晶欠陥を除去する為に、薄い熱酸化膜15を基板全面に形成する。
その後、図9(h)に示すように、ゲート電極3、ゲートOGおよびゲートRG上、さらに所定幅の溝部2b上を含む半導体基板8の上方に層間酸化膜16を堆積する。このとき、所定幅の溝部2b内を層間酸化膜16で埋め込むことなく、所定幅の溝部2b内に空洞が形成されたままの状態で、基板面上に層間酸化膜16が形成される。
この場合、所定幅の溝部2bを空洞にするためにアスペクト比は3以上であることが望ましい。例えば、直接接続領域3aからのはみ出し量が0.1μmで、半導体基板8のシリコンのオーバー・エッチング量が3000オングストロームであれば、形成される半導体基板8の溝部2bのアスペクト比は3(=3000オングストローム/0.1μm)になる。このことにより、その後の工程で層間酸化膜16を堆積した際に、FD部2との直接接続領域3aと重なるゲート電極3の先端部分の両側と先端側の半導体基板8の溝部2a内に層間酸化膜16が入り込んで堆積されず、溝部2b内に空洞が形成される。
このように、STトランジスタ4のゲート電極3とゲートRG間、ゲート電極3とゲートOG間に、誘電率が低い溝部2bの空洞が存在することにより、STトランジスタ4のゲート電極3とほぼ同電位が印加された領域の端とゲートRG間の距離および、ゲート電極3とゲートOG間の距離が半導体基板8に空洞が無い場合に比べて長くなる。
以上により、上記実施形態3によれば、FD部2と直接接続する領域3aと重なる部分のSFトランジスタ4のゲート電極3の周囲の半導体基板8に溝部2bに空洞があることにより、SFトランジスタ4のゲート電極3の寄生容量を低減することができ、これによって、SFAの感度を向上させることができる。また、この溝部2bの空洞がSFトランジスタ4のゲート電極3の先端側の半導体基板8にあることにより、ゲートRGの配置位置をSTトランジスタ4のゲート電極3との真横で無く、先端側にずらしても効果を得ることができ、レイアウトの自由度が上がり、チップ面積縮小にも貢献することができる。
なお、上記実施形態1〜3では、CCD型固体撮像素子として、複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、この水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷をFD部2に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じてゲート電極3を介して信号増幅して撮像信号を出力する場合について説明したが、これに限らず、CMOS型固体撮像素子にも上記実施形態1〜3を適用することができる。
この場合、CMOS型固体撮像素子は、複数の画素部がマトリクス状に設けられ、複数の画素部のそれぞれに、画素部毎に光電変換部が設けられ、この光電変換部に隣接して、光電変換部からの信号電荷が電荷電圧変換部としてのFD部2に電荷転送するためのゲート電極3を持つ電荷転送トランジスタと、光電変換部毎に電荷転送トランジスタにより電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて画素部毎の撮像信号として読み出すための読出回路とを有している。
(実施形態4)
図11は、本発明の実施形態3として、本発明の実施形態1〜3のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図11は、本発明の実施形態3として、本発明の実施形態1〜3のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図11において、本実施形態3の電子情報機器90は、上記実施形態1〜3のいずれかの固体撮像素子1、1A、1Bまたは1Cからの撮像信号に対して所定の信号処理をしてカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示部93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信部94と、この固体撮像装置91からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力部95とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示部93と、通信部94と、プリンタなどの画像出力部95とのうちの少なくともいずれかを有していてもよい。
この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。
したがって、本実施形態4によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力部95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
以上のように、本発明の好ましい実施形態1〜4を用いて本発明を例示してきたが、本発明は、この実施形態1〜4に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜4の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部を設けたため、溝部が空洞のままであっても、溝部が酸化膜よりも誘電率が低い層間膜で埋め込まれても、各ゲートとの寄生容量を抑えることによりFDAの感度を向上させることができる。
1、1A、1B、1C 固体撮像素子
2 FD部(フローティング・ディフュージョン部)
2a、2b 溝部
3 ゲート電極
3a 直接接続領域
4 SFトランジスタ
5 ソース領域
6 ドレイン領域
7、16 層間酸化膜
8 半導体基板
81 ONO膜の下層の酸化膜
82 ONO膜の窒化膜
83 ONO膜の上層の酸化膜
9 ゲート絶縁膜
10,12、14 レジストマスク
11 ゲート酸化膜
13 ポリシリコン材料(ポリシリコン膜)
15 熱酸化膜
17 層間膜(low−k膜)
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示部
94 通信部
95 画像出力部
2 FD部(フローティング・ディフュージョン部)
2a、2b 溝部
3 ゲート電極
3a 直接接続領域
4 SFトランジスタ
5 ソース領域
6 ドレイン領域
7、16 層間酸化膜
8 半導体基板
81 ONO膜の下層の酸化膜
82 ONO膜の窒化膜
83 ONO膜の上層の酸化膜
9 ゲート絶縁膜
10,12、14 レジストマスク
11 ゲート酸化膜
13 ポリシリコン材料(ポリシリコン膜)
15 熱酸化膜
17 層間膜(low−k膜)
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示部
94 通信部
95 画像出力部
Claims (15)
- 入射光を光電変換して信号電荷を生成する複数の光電変換部が設けられ、該複数の光電変換部または該光電変換部から電荷転送されてきた信号電荷をフローティング・ディフュージョン部に蓄積させ、該蓄積した信号電荷に応じた電位をゲート電極を介して増幅して撮像信号を出力する固体撮像素子において、
該フローティング・ディフュージョン部とその上の該ゲート電極とが直接接続領域を介して接続されており、該直接接続領域を含む該ゲート電極の平面視領域の周囲のうちの少なくともゲート電極両側の半導体基板に溝部が設けられている固体撮像素子。 - 前記溝部は空洞であるかまたは、該溝部内に、酸化膜よりも誘電率が低い層間膜が埋め込まれている請求項1に記載の固体撮像素子。
- 前記層間膜がlow−k膜である請求項2に記載の固体撮像素子。
- 前記low−k膜が、SiOC、SiOCH、SOD(Spin on Dielectrics)、OSG(Organo Silica Glass)、Si−H含有SiO2、メチル基含有SiO2、多孔質メチル基含有SiO2、アモルファス・カーボンの何れかからなる膜である請求項3に記載の固体撮像素子。
- 前記空洞のアスペクト比は、前記溝部上に堆積される層間膜が該空洞を埋め込まない大きさである請求項2に記載の固体撮像素子。
- 前記溝部は、前記直接接続領域に重なる前記ゲート電極の先端部の両側と先端側の隣接3辺の周りの平面視コ字状に形成されている請求項1に記載の固体撮像素子。
- 前記溝部は、前記直接接続領域に重なる前記ゲート電極の4角形先端部の周りの4角形リング状で平面視ロ字状に形成されている請求項1に記載の固体撮像素子。
- 前記溝部の深さは、前記フローティング・ディフュージョン部を突き抜ける深さである請求項6に記載の固体撮像素子。
- 前記溝部の深さは、前記フローティング・ディフュージョン部の電圧検出機能が阻害されない深さであるかまたは、該フローティング・ディフュージョン部の拡散層の深さの半分以下で該フローティング・ディフュージョン部上の酸化膜の膜厚分の深さ以上である請求項7に記載の固体撮像素子。
- 前記ゲート電極は、不純物がイオン注入されたポリシリコン膜で構成されているかまたは、拡散防止膜とその上の不純物注入のポリシリコン膜との積層構造で構成されている請求項1に記載の固体撮像素子。
- CCD型固体撮像素子またはCMOS型固体撮像素子である請求項1に記載の固体撮像素子。
- 前記CCD型固体撮像素子は、
前記複数の光電変換部が行方向および列方向にマトリクス状に設けられ、列方向の複数の光電変換部毎の各信号電荷を垂直方向電荷転送部でそれぞれ電荷転送し、各垂直方向電荷転送部でそれぞれ電荷転送されてきた各信号電荷を水平方向電荷転送部でそれぞれ電荷転送し、該水平方向電荷転送部でそれぞれ電荷転送されてきた信号電荷が前記フローティング・ディフュージョン部に転送されて電荷蓄積され、電荷蓄積された信号電荷の量に応じた電位を発生させ、この電位に応じて前記ゲート電極を介して信号増幅して撮像信号を出力する請求項11に記載の固体撮像素子。 - 前記CMOS型固体撮像素子は、複数の画素部が設けられ、該複数の画素部のそれぞれに、
前記光電変換部が設けられ、該光電変換部に隣接して、該光電変換部からの信号電荷が電荷電圧変換部としての前記フローティング・ディフュージョン部に電荷転送するための前記ゲート電極を持つ電荷転送トランジスタと、該光電変換部毎に該電荷転送トランジスタにより該電荷電圧変換部に電荷転送された信号電荷が電圧変換され、この変換電圧に応じて増幅されて該画素部毎の撮像信号として読み出すための読出回路とを有する請求項11に記載の固体撮像素子。 - 請求項1〜13のいずれかに記載の固体撮像素子の製造方法であって、
前記ゲート電極および前記を形成するためにポリシリコン膜をエッチングする際に、ソース・フォロアー・トランジスタの該ゲート電極の周りのゲート酸化膜が除去されている半導体基板領域がエッチングされて前記溝部の形成時に生じた結晶欠陥を除去する熱処理工程を有している固体撮像素子の製造方法。 - 請求項1〜13のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010267874A JP2012119492A (ja) | 2010-11-30 | 2010-11-30 | 固体撮像素子およびその製造方法、電子情報機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010267874A JP2012119492A (ja) | 2010-11-30 | 2010-11-30 | 固体撮像素子およびその製造方法、電子情報機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012119492A true JP2012119492A (ja) | 2012-06-21 |
Family
ID=46502010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010267874A Withdrawn JP2012119492A (ja) | 2010-11-30 | 2010-11-30 | 固体撮像素子およびその製造方法、電子情報機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012119492A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347658A (zh) * | 2013-07-30 | 2015-02-11 | 索尼公司 | 成像装置、电子设备以及制造成像装置的方法 |
CN112331686A (zh) * | 2020-11-26 | 2021-02-05 | 上海华力微电子有限公司 | Cmos图像传感器的像素结构及像素结构的形成方法 |
CN112331686B (zh) * | 2020-11-26 | 2024-05-10 | 上海华力微电子有限公司 | Cmos图像传感器的像素结构及像素结构的形成方法 |
-
2010
- 2010-11-30 JP JP2010267874A patent/JP2012119492A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347658A (zh) * | 2013-07-30 | 2015-02-11 | 索尼公司 | 成像装置、电子设备以及制造成像装置的方法 |
US9472592B2 (en) | 2013-07-30 | 2016-10-18 | Sony Corporation | Imaging device, electronic apparatus, and method of manufacturing the imaging device having a reduced p-n junction capacity at one or more of a floating diffusion section, source region, or drain region |
CN104347658B (zh) * | 2013-07-30 | 2019-09-13 | 索尼公司 | 成像装置、电子设备以及制造成像装置的方法 |
CN112331686A (zh) * | 2020-11-26 | 2021-02-05 | 上海华力微电子有限公司 | Cmos图像传感器的像素结构及像素结构的形成方法 |
CN112331686B (zh) * | 2020-11-26 | 2024-05-10 | 上海华力微电子有限公司 | Cmos图像传感器的像素结构及像素结构的形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4224036B2 (ja) | フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法 | |
US11646342B2 (en) | Imaging device and electronic device | |
JP4361072B2 (ja) | 固体撮像装置及びその製造方法 | |
WO2005083790A1 (ja) | 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法 | |
US20100066882A1 (en) | Solid-state image capturing element and electronic information device | |
CN111564459B (zh) | 图像感测装置及其形成方法 | |
US8368161B2 (en) | Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus | |
JP4241527B2 (ja) | 光電変換素子 | |
JP2016219792A (ja) | 固体撮像装置、固体撮像装置の製造方法、および撮像システム | |
CN106169489A (zh) | 固态成像设备、固态成像设备的制造方法以及成像系统 | |
KR20140110844A (ko) | 고체 촬상 소자 및 전자 기기 | |
JP2010092988A (ja) | 半導体基板およびその製造方法、固体撮像装置の製造方法 | |
JP5349372B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
US8607424B1 (en) | Reverse MIM capacitor | |
JP2012119492A (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP5700945B2 (ja) | 光電変換装置及びその製造方法 | |
JP2014053434A (ja) | 固体撮像装置の製造方法 | |
CN101442065B (zh) | 图像传感器及其制造方法 | |
JP5019934B2 (ja) | 固体撮像素子の製造方法 | |
JP5651364B2 (ja) | 固体撮像素子およびその製造方法、電子情報機器 | |
JP2010056245A (ja) | 半導体撮像素子及びその製造方法、電子機器 | |
JP2008263041A (ja) | 半導体装置の製造方法、半導体装置、固体撮像素子、mosトランジスタおよび電子情報機器 | |
JPH05206438A (ja) | 固体撮像装置 | |
JP4715110B2 (ja) | 固体撮像素子の製造方法 | |
JP2013089936A (ja) | 固体撮像素子及び固体撮像素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140204 |