JP5349372B2 - 固体撮像素子およびその製造方法、電子情報機器 - Google Patents

固体撮像素子およびその製造方法、電子情報機器 Download PDF

Info

Publication number
JP5349372B2
JP5349372B2 JP2010052412A JP2010052412A JP5349372B2 JP 5349372 B2 JP5349372 B2 JP 5349372B2 JP 2010052412 A JP2010052412 A JP 2010052412A JP 2010052412 A JP2010052412 A JP 2010052412A JP 5349372 B2 JP5349372 B2 JP 5349372B2
Authority
JP
Japan
Prior art keywords
solid
space
imaging device
state imaging
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010052412A
Other languages
English (en)
Other versions
JP2011187751A (ja
Inventor
利久 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010052412A priority Critical patent/JP5349372B2/ja
Publication of JP2011187751A publication Critical patent/JP2011187751A/ja
Application granted granted Critical
Publication of JP5349372B2 publication Critical patent/JP5349372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成されたCCD(Charge Coupled Device)イメージセンサなどの固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器に関する。
CCDイメージセンサなどの半導体素子を用いた従来の固体撮像素子は、デジタルカメラを始め、スキャナ装置、デジタル複写機、ファクシミリ装置など様々な用途に利用されている。また、その普及につれて、小型化、低価格化などの要請はもとより、画素数の増大、受光感度の向上などの高機能化、高性能化が益々強まってきている。
CCD型固体撮像素子は、受光面に縦横に配置されたフォトダイオードからなる複数の光電変換素子と、これらの光電変換素子の垂直方向の各配列に沿ってそれぞれ配置される複数の垂直CCDと、複数の垂直CCDの終端部に配置される水平CCDと、この水平CCDの終端部に配置され、水平CCDからの信号電荷を電圧信号に変換して増幅出力する信号出力部とを有している。
このようなCCD型固体撮像素子の信号出力部の構成としては、一般的にFDA(Floating Diffusion Amplyfier)タイプのものが広く採用されている。
図11は、従来の固体撮像素子の信号出力部の要部構成例を示す平面図であり、図12は、図11のAA’線断面図である。
図11および図12に示すように、従来の固体撮像素子の信号出力部100は、電荷転送領域101から転送された信号電荷を蓄積し、この信号電荷に対応して電位を保持し、その後、リセット動作により、リセット電位になる動作を繰り返すFD部102と、電荷転送領域101からFD部102への信号電荷の転送を制御する水平出力トランジスタ103と、そのリセット動作を制御するリセットトランジスタ104と、FD部102の信号電荷の変位を電位信号に変換して増幅することにより撮像信号を出力する出力回路105とを有している。
この出力回路105は、複数段(2〜3段)のソースフォロワ回路により構成されており、出力回路105を構成する初段トランジスタ105aは、半導体基板106上のP型ウェル領域107内に形成された不純物拡散領域108と、この不純物拡散領域108上にゲート絶縁膜109を介して配置されたゲート電極110とを有している。ゲート電極110は層間絶縁膜111により埋め込まれており、層間絶縁膜111に形成されたコンタクト112により、FD部102とゲート電極110が接続されると共に、層間絶縁膜111上に形成された配線113にFD部102およびゲート電極110が接続される。また、FD部102と不純物拡散領域108との間にはフィールド酸化膜114が埋め込まれている。
また、電荷転送領域101の終端部には、電荷転送領域101からFD部102への信号電荷の転送を制御する水平出力トランジスタ103が配置されている。この水平出力トランジスタ103は、ゲート絶縁膜109を介して配置されたゲート電極115を有している。また、FD部102に対して電荷転送領域101と反対側には、リセットトランジスタ104が配置されている。リセットトランジスタ104は、ゲート絶縁膜109を介して配置されたゲート電極116とリセットドレイン領域117とを有している。
このような構成のCCD型固体撮像素子100では、複数の光電変換素子で発生した信号電荷は、複数の垂直CCDにより水平CCDの電荷転送領域101に電荷転送され、電荷転送領域101に電荷転送された信号電荷は、更に電荷転送領域101によりその終端部の水平出力トランジスタゲート115を介してFD部102に電荷転送される。この結果、信号電荷はFD部102に電荷蓄積される。すると、FD部102は蓄積した信号電荷に対応する電位を保持し、この電位が出力回路105で増幅されて撮像信号として出力回路105から信号出力される。FD部102で電圧信号に変換された信号電荷は、リセットトランジスタゲート116によりFD部102からリセットドレイン領域117に排出される。
ここで、その出力部における電荷電圧の変換についてはdV=Qsig /Cpの式が成立する。但し、dV:フローティングディフュージョン領域(FD部102)の電圧変化量、Qsig:フローティングディフュージョン領域(FD部102)に転送されてきた信号電荷量、Cp:ピックアップ容量である。このピックアップ容量Cpは、具体的にはフローティングディフュージョン領域(FD部102)の半導体基板106との間の容量(接合容量)と、フローティングディフュージョン領域(FD部102)に接続されている出力MOSトランジスタ(初段トランジスタ105a)のゲート電極110側とグランド(N型半導体基板106の表面部に形成されたP型ウェル107)との間の容量からなっている。
したがって、この出力部の変換効率を高めるには、そのピックアップ容量Cpを小さくすることが必要であり、それには、フローティングディフュージョン領域(FD部102)と半導体基板106側との接合容量を小さくすることが有効である。
一方、特許文献1では、電荷転送部を終端する出力取り出し部と、その出力取り出し部からの配線が接続される出力部のMOSトランジスタとが、同じ上記素子分離領域に囲まれた単一の素子形成領域内に形成することにより、MOSトランジスタのゲ−ト電極となるポリシリコン層は、フイ−ルド酸化膜の端部のテーパー部の斜面を上下して配線される必要がなくなり、その分だけ寄生容量を低減させることができる。
また、特許文献2では、図13に示すように、CCD型固体撮像素子200は、電荷転送領域201の終端側のフローティングディフュージョン領域202とその幅方向両側のチャンネルストップ領域203との間にそれぞれ低容量化用シリコン酸化領域204をそれぞれ設けることにより寄生容量の低減を図っている。なお、205はリセットドレインである。
特開平3−116840号公報 特開平11−297982号公報
しかしながら、上記従来の構成では、FD部102と、出力回路105を構成する初段トランジスタ105aの不純物拡散領域108との間にフィールド酸化膜114が埋め込まれて素子分離されているため、寄生容量が大きく電圧変換効率が低下して感度特性が悪化するという問題があった。
特許文献1では、フィールド酸化膜が無くなるため、配線長は短くなるものの、膜厚が薄くなることによって、返って寄生容量の増大を招いてしまうという問題がある。
特許文献2では、工程が増加するにもかかわらず、シリコン酸化膜の誘電率低減が困難なため、寄生容量の低減効果が少ないという問題がある。
本発明は上記従来の問題に鑑みてなされたものであり、簡便な方法で出力部の寄生容量を大幅に低減でき、従来構造よりも格段に高感度とすることができる固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。
本発明の固体撮像素子は、被写体からの入射光を光電変換して撮像する複数の受光部から電荷転送領域を通って電荷転送されてきた各信号電荷を順次蓄積して電圧検出するフローティングディフュージョン部と、該フローティングディフュージョン部で検出した検出電圧に応じて増幅して撮像信号を出力する信号出力回路とを有する固体撮像素子において、該フローティングディフュージョン部に接続される該信号出力回路を構成するトランジスタのゲート電極の一部が、該半導体基板との間に空間部を有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の固体撮像素子における空間部上を覆う空間形成層が設けられている。
さらに、好ましくは、本発明の固体撮像素子における空間形成層は、前記ゲート電極がkenyoushiteirukaまたは該ゲート電極以外の膜で構成されている。
さらに、好ましくは、本発明の固体撮像素子における空間形成層には、前記空間部を形成するための複数の開口部が形成されており、該複数の開口部は、平面視でマトリクス状に形成された複数の四角形および複数の円形、一または複数列に形成されたスリット形状のうちの少なくともいずれかを有している。
さらに、好ましくは、本発明の固体撮像素子におけるフローティングディフュージョン部と前記トランジスタの不純物拡散領域との間の基板表面部には素子分離絶縁層として前記空間部が形成されている。
さらに、好ましくは、本発明の固体撮像素子におけるトランジスタのゲート電極はポリシリコン配線材料により構成されている。
さらに、好ましくは、本発明の固体撮像素子におけるフローティングディフュージョン部の表面部に電気的に接続されたコンタクト手段により、前記トランジスタのゲート電極として機能する部分から延設された端部に電気的に接続されている。
本発明の固体撮像素子の製造方法は、本発明の上記固体撮像素子を製造する固体撮像素子製造工程を有する固体撮像素子の製造方法であって、該固体撮像素子製造工程は、前記半導体基板上に空間形成層が形成されてその上に前記ゲート電極の一部が形成されているかまたは、該ゲート電極が該空間形成層を兼用しており、該空間形成層またはゲート電極に複数の開口部を形成し、該複数の開口部が形成された空間形成層またはゲート電極をマスクとして、該複数の開口部を通して該半導体基板または該半導体基板に形成された下地層をエッチングして、該半導体基板に前記空間部を形成するものであり、そのことにより上記目的が達成される。
また、本発明の固体撮像素子の製造方法における固体撮像素子製造工程は、前記半導体基板上に前記フローティングディフュージョン部となる不純物拡散領域を形成した基板上に空間形成層となる膜を堆積する工程と、該空間形成層となる膜の一部に複数の開口部を形成する開口部形成工程と、該複数の開口部が形成された空間形成層をマスクとして、該半導体基板の一部を該複数の開口部を通してエッチングして前記空間部を形成する空間部形成工程と、該空間形成層上に、該複数の開口部を閉塞するための空間閉塞層となる膜を堆積する空間閉塞層堆積工程と、ゲート絶縁膜を形成する領域の前記空間形成層および前記空間閉塞層となる膜をエッチング除去する空間形成層および空間閉塞層形成工程と、該ゲート絶縁膜を形成した後に、該ゲート絶縁膜および該空間閉塞層上にゲート電極を形成するゲート電極形成工程と、該ゲート絶縁膜および該ゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、該層間絶縁膜に、該フローティングディフュージョン部の表面に電気的に接続すると共に該ゲート電極から延設された端部に電気的に接続するコンタクト手段を形成するコンタクト手段形成工程とを有する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における空間形成層は、SiO材料またはSiN材料から構成されている。
さらに、好ましくは、本発明の固体撮像素子の製造方法における空間部を、前記開口部を通して、SFガスを含むガスを電離プラズマ状態で前記半導体基板の一部を等方エッチングすることによって形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における空間閉塞層が前記複数の空間部内に入り込まないように前記開口部のサイズおよび前記空間閉塞層の材料を設定する。
また、本発明の固体撮像素子の製造方法における固体撮像素子製造工程は、前記半導体基板上に素子分離領域のフィールド酸化膜を形成した後に、前記フローティングディフュージョン部となる不純物拡散領域を形成し、該フィールド酸化膜および該不純物拡散領域が形成された基板上にゲート絶縁膜を堆積する工程と、該ゲート絶縁膜の所定領域上にゲート電極を形成するゲート電極形成工程と、該ゲート電極に複数の開口部を形成する開口部形成工程と、該複数の開口部が形成されたゲート電極をマスクとして、該ゲート電極下にある前記フィールド酸化膜または該半導体基板の一部をエッチングして前記空間部を形成する空間部形成工程と、該ゲート絶縁膜および該ゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、該層間絶縁膜に、該フローティングディフュージョン部の表面に接続すると共に該ゲート電極から延設された端部に電気的に接続するコンタクト手段を形成するコンタクト手段形成工程とを有する。
また、好ましくは、本発明の固体撮像素子の製造方法における空間部を、前記開口部を通して、SFガスを含むガスを電離プラズマ状態で前記半導体基板の一部を等方エッチングすることによって形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法における空間部を、前記開口部を通してHFに浸液することにより前記フィールド酸化膜を等方エッチングすることによって形成する。
さらに、好ましくは、本発明の固体撮像素子の製造方法において、前記フィールド酸化膜および前記ゲート絶縁膜はSiO材料から構成されている。
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
本発明においては、被写体からの入射光を光電変換して撮像する複数の受光部から電荷転送領域を通って電荷転送されてきた各信号電荷を順次蓄積して電圧検出するフローティングディフュージョン部と、フローティングディフュージョン部で検出した検出電圧に応じて増幅して撮像信号を出力する信号出力回路とを有する固体撮像素子において、フローティングディフュージョン部に接続される信号出力回路を構成するトランジスタのゲート電極の一部が、半導体基板との間に空間部を有している。このフローティングディフュージョン部とトランジスタの不純物拡散領域との間の基板には素子分離絶縁層として空間部が形成されている。
これによって、電荷転送領域の終端部にある信号出力取り出し部であるフローティングディフュージョン部と、その出力取り出し部からの配線が接続される信号出力回路のトランジスタとの間の素子分離領域を空洞化した空間部を有するので、従来の絶縁酸化膜から空気にして誘電率を約1/3以上に大幅に低減されることにより、簡便な方法でフローティングディフュージョン部から信号出力回路に向かう部分のゲート電極と基板間の寄生容量を大幅に低減することが可能になって、従来構造よりも格段に固体撮像素子の感度特性を高感度化することが可能となる。
以上により、本発明によれば、フローティングディフュージョン部に接続される信号出力回路を構成するトランジスタのゲート電極の一部が、半導体基板との間に空間部を有しているため、従来の絶縁酸化膜を空気層に代えて誘電率を約1/3程度に大幅に低減することにより、フローティングディフュージョン領域に寄生する寄生容量を大幅に低減することができて、信号出力回路の変換効率を高めて固体撮像素子の感度特性を格段に高感度化することができる。
本発明の実施形態1における固体撮像素子の信号出力部の要部構成例を示す平面図である。 図1のBB’線断面図である。 (a)〜(c)はそれぞれ、図2の空洞部上の空間形成層に形成される複数の開口部を模式的に示す平面図である。 (a)〜(c)はそれぞれ、図1および図2の固体撮像素子の製造方法の各工程(その1)を模式的に示す縦断面図である。 (a)〜(c)はそれぞれ、図1および図2の固体撮像素子の製造方法の各工程(その2)を模式的に示す縦断面図である。 本発明の実施形態2における固体撮像素子の信号出力部の要部構成例を示す平面図である。 図1のCC’線断面図である。 (a)および(b)はそれぞれ、図6および図7の固体撮像素子の製造方法の各工程(その1)を模式的に示す縦断面図である。 (a)〜(c)はそれぞれ、図6および図7の固体撮像素子の製造方法の各工程(その2)を模式的に示す縦断面図である。 本発明の実施形態3として、本発明の実施形態1、2のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。 従来の固体撮像素子の信号出力部の要部構成例を示す平面図である。 図11のAA’線断面図である。 特許文献2に開示されている従来の固体撮像素子の信号出力部の要部構成例を示す平面図である。
以下に、本発明の固体撮像素子およびその製造方法の実施形態1、2および、この固体撮像素子の実施形態1、2のいずれかを画像入力デバイスとして撮像部に用いた例えばカメラ付き携帯電話装置などの電子情報機器の実施形態3について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
(実施形態1)
図1は、本発明の実施形態1における固体撮像素子の信号出力部の要部構成例を示す平面図であり、図2は、図1のBB’線断面図である。
図1および図2において、本実施形態1の固体撮像素子1は、電荷転送領域2から電荷転送された信号電荷を蓄積し、この信号電荷に対応して電位を保持し、その後、リセット動作により、リセット電位になる動作を繰り返す電荷検出領域であるフローティングディフュージョン部3(FD部3)と、電荷転送領域2からFD部3への信号電荷の転送を制御する水平出力トランジスタ4と、そのリセット動作を制御するリセットトランジスタ5と、FD部3の信号電荷の変位を電位信号に変換して増幅することにより撮像信号を出力する出力回路6とを有している。
この出力回路6は、複数段(2〜3段)のソースフォロワ回路により構成されており、FD部3の信号電荷の電位変動に応じた撮像信号を増幅出力するようになっている。出力回路6を構成する初段トランジスタ6aは、半導体基板7上のP型ウェル領域8内に形成された不純物拡散領域9と、この不純物拡散領域9上にゲート絶縁膜10を介して配置されたゲート電極11とを有している。ゲート電極11は層間絶縁膜12により埋め込まれており、層間絶縁膜12に形成されたコンタクト手段としてのコンタクト13により、FD部3とゲート電極11が接続されると共に、層間絶縁膜12上に形成された配線14にFD部3およびゲート電極11が接続される。即ち、FD部3の表面部に電気的に接続されたコンタクト13により、、初段トランジスタ6のゲート電極11として機能する部分から延設された端部側に電気的に接続されている。
また、FD部3と不純物拡散領域9との基板間にはフィールド酸化膜の厚膜の代わりに低誘電率の空洞部(または空間部)15を形成している。即ち、電荷転送領域2の終端部にある信号出力取り出し部としてのFD部3と、そのFD部3からの配線が接続される信号出力回路のトランジスタとの間の素子分離領域を空洞化した空洞部(または空間部)15を形成している。
FD部3の不純物拡散層上にはコンタクト13を介して出力初段トランジスタ6aのゲート11が繋がっている。この空洞部15は、このゲート電極11下にあって、信号電荷を蓄積するFD部3と出力初段トランジスタ6aの不純物拡散領域9との間の基板に設けられている。出力初段トランジスタ6aのゲート電極11下に、空間閉塞層21で閉塞された状態で、更にその下側の空間形成層22を介して空洞部15が形成されている。空洞部15上の空間形成層22には複数の開口部23が形成されている。
この複数の開口部23の配置および形状については、まず、図3(a)に示すように、複数の開口部23aとして、開口形状が4角形でこれがマトリクス状に複数配設されている。次に、図3(b)に示すように、複数の開口部23bとして、開口形状が円形でこれがマトリクス状に複数配設されている。さらに、図3(c)に示すように、複数の開口部23cとして、開口形状がスリット形状でこれが複数本配設されている。
電荷転送領域2の終端部には、電荷転送領域2からFD部3への信号電荷の転送を制御する水平出力トランジスタ4が配置されている。この水平出力トランジスタ4は、ゲート絶縁膜10を介して配置されたゲート電極16を有している。また、FD部3に対して電荷転送領域2と反対側には、リセットトランジスタ5が配置されている。リセットトランジスタ5は、ゲート絶縁膜10を介して配置されたゲート電極17とリセットドレイン領域18とを有している。
上記構成により、複数の光電変換素子で発生した信号電荷は、複数の垂直CCDにより水平CCDの電荷転送領域2に電荷転送され、電荷転送領域2に電荷転送された信号電荷は、更に電荷転送領域2によりその終端部の水平出力トランジスタゲート16を介してFD部3に電荷転送される。これにより、信号電荷はFD部3に電荷蓄積される。
次に、FD部3は蓄積した信号電荷に対応する電位を保持し、この電位がFD部3からコンタクト13を介して初段トランジスタ6aのゲート電極11に伝えられ、初段トランジスタ6aから出力回路6で増幅されて撮像信号として出力回路6から出力される。
その後、FD部3で電圧信号に変換された信号電荷は、リセットトランジスタ5のゲート17によりFD部3からリセットドレイン領域18に排出されてFD部3の電位が所定電位にリセットされる。
なお、本実施形態1では、半導体基板7はSi基板である。但し、半導体基板7としては、これに限定されることなく、GaAs基板など、半導体基板7として使用可能な種々の基板を用いることができる。
ここで、上記構成の本実施形態1の固体撮像素子1の製造方法について図4および図5を参照して説明する。
図4(a)〜図4(c)および図5(a)〜図5(c)はそれぞれ、図1および図2の固体撮像素子1の製造方法の各工程を模式的に示す縦断面図である。
まず、図4(a)に示すように、半導体基板7上にP型ウェル領域8を形成した後に、素子分離領域であるフィールド酸化膜19を形成する。このフィールド酸化膜19は、LOCOS法によって形成された熱酸化膜またはSTI法(Shallow Trench Isolation)を用いて形成されたCVD酸化膜(SiO膜)などでもよい。その後、信号電荷を蓄積するフローティングディフュージョン部(FD部3)となるN型不純物拡散領域3aを形成する。続いて、第1空間形成層22となる例えばSiO膜22aを2000〜4000オングストロームの膜厚だけ堆積させることで形成する。
次に、図4(b)に示すように、第1空間形成層22となる例えばSiO膜22aの一部を、複数の開口部23をパターニングしたフォトレジスト24をマスクとして、0.1〜0.3μmの幅の複数のスリット状の開口部23cを形成してSiO膜22bとする。
その後、図4(c)に示すように、フォトレジスト24を除去し、複数本のスリット状の開口部23cが形成された第1空間形成層22bをマスクとして、複数本のスリット状の開口部23cを介して、半導体基板7のP型ウェル領域8の表面部およびN型不純物拡散領域3aの端部をエッチングして空洞部15(または空間部)を形成する。この空洞部15(または空間部)は、SFガスを電離プラズマ状態で半導体基板7のシリコン材料を等方エッチングすることによって形成する。この空洞部15(または空間部)の位置は、FD部3と不純物拡散領域9との間の基板であって、初段トランジスタ6aのゲート電極11下の位置である。この空洞部(または空間部)15によって素子分離が為される。
さらに、SiO膜22bの開口部23cを閉塞するために例えば厚さ2000〜5000オングストロームの空間閉塞層21となるSiO膜を堆積させる。この場合、堆積膜としてはカバレッジのあまり良くない膜を選択し、空洞部15(または空間部)内への堆積膜の入り込みを抑制する。逆に言えば、開口部23cから空間閉塞層21となるSiO膜が通過して空洞部15(または空間部)内に進入しない程度の寸法の開口部23cである必要がある。
続いて、図5(a)に示すように、トランジスタを形成するためのゲート絶縁膜を形成する領域の第1空間形成層22bおよび空間閉塞層21となるSiO膜を、フォトレジスト25をマスクとして、エッチング除去する。段差抑制のために、この場合のエッチングは、等方性のエッチングが望ましい。
次に、図5(b)に示すように、フォトレジスト25を除去し、厚さ100〜500オングストロームのゲート絶縁膜10を酸化または堆積法により形成する。その後、この上に厚さ1000〜5000オングストロームのポリシリコン膜を堆積し、フォトリソグラフィー技術を用い、所望の形状にポリシリコンエッチングを行うことにより、出力回路6における初段トランジスタ6aのゲート電極11を形成することができる。
続いて、図5(c)に示すように、ゲート絶縁膜10および初段トランジスタ6aのゲート電極11が形成された基板上を覆うBPSG膜などからなる層間絶縁膜12を形成して、これをリフロー処理する。その後、層間絶縁膜12に反応性イオンエッチング(RIE)法などによって、FD部3の表面に至るコンタクトホールを形成し、このコンタクトホール内を埋めるようにタングステンやアルミニウムなどの金属材料を成膜する。
最後に、図5(c)に示すように、成膜した金属材料のうちの不要部を、エッチングすることによって除去することで、初段トランジスタ6のゲート電極11とN型不純物拡散領域(FD部3)とをコンタクト13を介して電気的に接続した金属材料からなる配線14を形成する。
即ち、本実施形態1の固体撮像素子1の製造方法は、半導体基板7上にFD部3となる不純物拡散領域9を形成した基板上に空間形成層22となる膜22aを堆積する工程と、空間形成層22となる膜22aの一部に複数の開口部23を形成する開口部形成工程と、複数の開口部23が形成された空間形成層22をマスクとして、半導体基板7の一部を複数の開口部23を通してエッチングして空間部15を形成する空間部形成工程と、空間形成層33上に、複数の開口部23を閉塞するための空間閉塞層21となる膜を堆積する空間閉塞層堆積工程と、ゲート絶縁膜10を形成する領域の空間形成層22および空間閉塞層21となる膜をエッチング除去する空間形成層および空間閉塞層形成工程と、ゲート絶縁膜10を形成した後に、ゲート絶縁膜10および空間閉塞層21上にゲート電極11を形成するゲート電極形成工程と、ゲート絶縁膜10およびゲート電極11上に層間絶縁膜12を形成する層間絶縁膜形成工程と、層間絶縁膜12に、FD部3の表面に電気的に接続すると共にゲート電極11に電気的に接続するコンタクト13を形成するコンタクト手段形成工程とを有している。
以上により、本実施形態1によれば、電荷転送領域2の終端部にある信号出力取り出し部であるFD部3と、そのFD部3からのコンタクト13が接続される出力回路6の初段トランジスタ6aとの間の素子分離領域を空洞化した空間部15を有するので、従来の絶縁酸化膜から空気層にして誘電率を約1/3程度に大幅に低減したことにより、簡便な方法でFD部3から出力回路6に向かう部分のゲート電極11と間の基板との寄生容量を大幅に低減することができて、従来構造よりも格段に固体撮像素子1の感度特性を高感度化することができる。
(実施形態2)
図6は、本発明の実施形態2における固体撮像素子の信号出力部の要部構成例を示す平面図であり、図7は、図1のCC’線断面図である。なお、図6および図7では、図1および図2で用いた構成部材と同一の作用効果を奏する部材には同一の符号を付して説明する。
図6および図7において、本実施形態2の固体撮像素子1Aは、電荷転送領域2から電荷転送された信号電荷を蓄積するFD部3と、FD部3の手前にある水平出力トランジスタ4と、FD部3の電位を所定電位にリセットするリセットトランジスタ5と、FD部3の変位を制御電圧として増幅して撮像信号を出力する出力回路6とを有している。
この出力回路6を構成する複数段のうちの初段トランジスタ6aは、半導体基板7上のP型ウェル領域8内に形成された不純物拡散領域9と、この不純物拡散領域9上にゲート絶縁膜10を介して配置されたゲート電極11Aとを有している。ゲート電極11Aは、層間絶縁膜12により埋め込まれており、層間絶縁膜12に形成されたコンタクト13により、FD部3とゲート電極11Aが接続されると共に、層間絶縁膜12上に形成された配線14にFD部3およびゲート電極11Aが接続される。また、FD部3と不純物拡散領域9との基板間にはフィールド酸化膜の厚膜の代わりに低誘電率の空洞部(または空間部)15を形成している。この場合、ゲート電極11Aは、空洞部(または空間部)15上を覆い、空間形成層を兼ねている。また、ゲート電極11A上を覆う層間絶縁膜12は、空間閉塞層21の機能を兼ねている。これらによって、製造工程が大幅に簡略化されている。
この空洞部15は、このゲート電極11Aに形成された一列の複数の開口部23d下にあって、信号電荷を蓄積するFD部3と出力初段トランジスタ6aの不純物拡散領域9との間の基板表面部に設けられている。
ここで、上記構成の本実施形態1の固体撮像素子1の製造方法について図4および図5を参照して説明する。
図8(a)および図8(b)、および図9(a)〜図9(c)はそれぞれ、図6および図7の固体撮像素子1Aの製造方法の各工程を模式的に示す縦断面図である。
まず、図8(a)に示すように、半導体基板7上にP型ウェル領域8を形成した後に、素子分離領域であるフィールド酸化膜19を形成する。このフィールド酸化膜19は、LOCOS法によって形成された熱酸化膜またはSTI法(Shallow Trench Isolation)を用いて形成されたCVD酸化膜(SiO膜)などでもよい。その後、信号電荷を蓄積するフローティングディフュージョン部(FD部3)となるN型不純物拡散領域3を形成する。続いて、100〜500オングストロームのゲート絶縁膜10を酸化または堆積法により形成する。
次に、図8(b)に示すように、このゲート絶縁膜10上に、厚さ1000〜5000オングストロームのポリシリコン膜を堆積し、フォトリソグラフィー技術を用いて、フォトレジスト26をマスクとして、ポリシリコン膜をエッチングすることにより、初段トランジスタ6aのゲート電極11の外形を所望の形状に形成する。
続いて、図9(a)に示すように、フォトリソグラフィー技術を用いて、所定形状にパターニングしたフォトレジスト27をマスクとして、初段トランジスタ6aのゲート電極11の一部をエッチング除去して、0.1〜0.3μmの幅の開口部23dを複数一列に形成する。このように、初段トランジスタ6aのゲート電極11を直接パターニングしてゲート電極11Aとすることにより第2空間形成層を兼ねることができる。
さらに、フォトレジスト27を除去し、図9(a)に示すように、初段トランジスタ6aのゲート電極11Aをマスクとして、一列の複数の開口部23dの領域下にあるフィールド酸化膜19を全てエッチング除去して、空洞部15(または空間部)を形成する。この空洞部15(または空間部)は、HFに浸液することでシリコン材料のSiOを等方エッチングすることによって形成する。この空洞部15(または空間部)の位置は、FD部3と不純物拡散領域9との間の基板であって、初段トランジスタ6aのゲート電極11A下の位置である。この空洞部(または空間部)15によって素子分離が為される。
その後、図9(b)に示すように、ゲート絶縁膜10および初段トランジスタ6aのゲート電極11Aが形成された基板上を覆うように、BPSG膜などからなる層間絶縁膜12を形成して、これをリフロー処理する。この層間絶縁膜12により、空洞部(または空間部)15の空間を維持したまま、一列の複数の開口部23dを上から閉塞する。
さらに、層間絶縁膜12に反応性イオンエッチング(RIE)法などによって、FD部3の表面に至るコンタクトホールを形成し、このコンタクトホール内を埋めるようにタングステンやアルミニウムなどの金属材料を成膜する。
最後に、図9(b)に示すように、成膜した金属材料のうちの不要部を、エッチングすることによって除去することにより、初段トランジスタ6のゲート電極11AとN型不純物拡散領域(FD部3)とをコンタクト13を介して電気的に接続した金属材料からなる配線14を形成する。
即ち、本実施形態2の固体撮像素子1Aの製造方法は、半導体基板7上に素子分離領域のフィールド酸化膜19を形成した後に、FD部3となる不純物拡散領域を形成し、フィールド酸化膜19およびFD部3となる不純物拡散領域が形成された基板上にゲート絶縁膜10を堆積する工程と、ゲート絶縁膜10の所定領域上にゲート電極11を形成するゲート電極形成工程と、ゲート電極11に複数の開口部23dを形成する開口部形成工程と、複数の開口部23dが形成されたゲート電極11Aをマスクとして、ゲート電極11Aの複数の開口部23dの領域下にあるフィールド酸化膜19(フィールド酸化膜19がない場合は半導体基板7の一部)をエッチングして空間部15Aを形成する空間部形成工程と、ゲート絶縁膜10およびゲート電極11A上に層間絶縁膜12を形成する層間絶縁膜形成工程と、層間絶縁膜12に、FD部3の表面部に接続すると共にゲート電極11Aに接続するコンタクト13を形成するコンタクト手段形成工程とを有している。
以上により、本実施形態2によれば、上記実施形態1の効果の他に、初段トランジスタ6のゲート電極11Aを空間形成層として兼用するため、ゲート電極11Aの一列の複数の開口部23dの下部のみ選択的に空洞部(または空間部)15Aを形成することができかつ、製造工程の大幅な簡略化が可能となる。
なお、本実施形態2では、図9(a)に示すように、初段トランジスタ6aのゲート電極11Aをマスクとして、一列の複数の開口部23dの領域下にあるフィールド酸化膜19を全てエッチング除去して、空洞部15(または空間部)を形成したが、これに限らず、図9(c)に示すように、初段トランジスタ6aのゲート電極11Aをマスクとして、一列の複数の開口部23dの領域下にあるフィールド酸化膜19を、1/2または1/3程度残すようにエッチングしても、空間部15Bによってゲート電極11と基板との寄生容量を大幅に低減することができて、従来構造よりも格段に固体撮像素子1の感度特性を高感度化することができる。この場合に、フィールド酸化膜19Aが残っている分だけ、エッチング時間が短縮されると共に、FD部3と初段トランジスタ6aの不純物拡散領域9との間に有る程度のフィールド酸化膜19Aが残っていることによって素子分離層機能が高まる。
(実施形態3)
図10は、本発明の実施形態3として、本発明の実施形態1、2のいずれかの固体撮像素子を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
図10において、本実施形態3の電子情報機器90は、上記実施形態1、2の固体撮像素子1または1Aからの撮像信号を所定の信号処理をしてカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理(例えばデータ圧縮処理)した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94と、この固体撮像装置91からのカラー画像信号を印刷用に所定の印刷信号処理をした後に印刷処理可能とするプリンタなどの画像出力手段95とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力手段95とのうちの少なくともいずれかを有していてもよい。
この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。
したがって、本実施形態3によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力手段95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
なお、上記実施形態1では、特に説明しなかったが、固体撮像素子1または1Aを製造する固体撮像素子製造工程を有する固体撮像素子の製造方法として、空間部23を作製する固体撮像素子製造工程が、半導体基板7上に空間形成層22が形成されてその上にゲート電極11の一部が形成されているかまたは、ゲート電極11がゲート電極11Aのように空間形成層22を兼用しており、空間形成層22またはゲート電極11Aに複数の開口部23を形成し、複数の開口部23が形成された空間形成層22またはゲート電極11Aをマスクとして、複数の開口部23を通して半導体基板7または半導体基板7に形成された下地層(フィールド酸化膜19)を一部または全部エッチングして、半導体基板7に空間部23を形成する場合にも、FD部3に接続される信号出力回路6を構成する初段トランジスタ6aのゲート電極11または11Aの一部が、半導体基板7との間に空間部23を有していれば、簡便な方法で出力部(FD部3およびこれに接続される信号出力回路6)の寄生容量を大幅に低減できて、従来構造よりも格段に高感度とすることができる本発明の目的を達成することができる。
以上説明したように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本願明細書に対する参考として援用されるべきであることが理解される。
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成されたCCD(charge coupled device)イメージセンサなどの固体撮像素子およびその製造方法、この固体撮像素子を、画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、監視カメラなどの画像入力カメラ、スキャナ装置、ファクシミリ装置、テレビジョン電話装置、カメラ付き携帯電話装置などの電子情報機器の分野において、フローティングディフュージョン部に接続される信号出力回路を構成するトランジスタのゲート電極の一部が、半導体基板との間に空間部を有しているため、従来の絶縁酸化膜を空気層に代えて誘電率を約1/3程度に大幅に低減することにより、フローティングディフュージョン領域に寄生する寄生容量を大幅に低減することができて、信号出力回路の変換効率を高めて固体撮像素子の感度特性を格段に高感度化することができる。
1、1A 固体撮像素子
2 電荷転送領域
3 フローティングディフュージョン部(FD部)
4 水平出力トランジスタ
5 リセットトランジスタ
6 出力回路
6a 初段トランジスタ
7 半導体基板
8 P型ウェル領域
9 不純物拡散領域
10 ゲート絶縁膜
11、11A、16、17 ゲート電極
12 層間絶縁膜
13 コンタクト
14 配線
15、15A 空洞部(または空間部)
18 リセットドレイン領域
19 フィールド酸化膜
21 空間閉塞層
22 空間形成層
23、23a、23b、23c、23d 開口部
90 電子情報機器
91 固体撮像装置
92 メモリ部
93 表示手段
94 通信手段
95 画像出力手段

Claims (17)

  1. 被写体からの入射光を光電変換して撮像する複数の受光部から電荷転送領域を通って電荷転送されてきた各信号電荷を順次蓄積して電圧検出するフローティングディフュージョン部と、該フローティングディフュージョン部で検出した検出電圧に応じて増幅して撮像信号を出力する信号出力回路とを有する固体撮像素子において、
    該フローティングディフュージョン部に接続される該信号出力回路を構成するトランジスタのゲート電極の一部が、該半導体基板との間に空間部を有している固体撮像素子。
  2. 請求項1に記載の固体撮像素子において、前記空間部上を覆う空間形成層が設けられている固体撮像素子。
  3. 請求項2に記載の固体撮像素子において、前記空間形成層は、前記ゲート電極が兼用しているかまたは該ゲート電極以外の膜で構成されている固体撮像素子。
  4. 請求項3に記載の固体撮像素子において、前記空間形成層には、前記空間部を形成するための複数の開口部が形成されており、該複数の開口部は、平面視でマトリクス状に形成された複数の四角形および複数の円形、一または複数列に形成されたスリット形状のうちの少なくともいずれかを有している固体撮像素子。
  5. 請求項1に記載の固体撮像素子において、前記フローティングディフュージョン部と前記トランジスタの不純物拡散領域との間の基板表面部には素子分離絶縁層として前記空間部が形成されている固体撮像素子。
  6. 請求項1に記載の固体撮像素子において、前記トランジスタのゲート電極はポリシリコン配線材料により構成されている固体撮像素子。
  7. 請求項1に記載の固体撮像素子において、前記フローティングディフュージョン部の表面部に電気的に接続されたコンタクト手段により、前記トランジスタのゲート電極として機能する部分から延設された端部に電気的に接続されている固体撮像素子。
  8. 請求項1に記載の固体撮像素子を製造する固体撮像素子製造工程を有する固体撮像素子の製造方法であって、
    該固体撮像素子製造工程は、
    前記半導体基板上に空間形成層が形成されてその上に前記ゲート電極の一部が形成されているかまたは、該ゲート電極が該空間形成層を兼用しており、
    該空間形成層またはゲート電極に複数の開口部を形成し、該複数の開口部が形成された空間形成層またはゲート電極をマスクとして、該複数の開口部を通して該半導体基板または該半導体基板に形成された下地層をエッチングして、該半導体基板に前記空間部を形成する固体撮像素子の製造方法。
  9. 請求項8に記載の固体撮像素子の製造方法であって、
    前記固体撮像素子製造工程は、
    前記半導体基板上に前記フローティングディフュージョン部となる不純物拡散領域を形成した基板上に空間形成層となる膜を堆積する工程と、
    該空間形成層となる膜の一部に複数の開口部を形成する開口部形成工程と、
    該複数の開口部が形成された空間形成層をマスクとして、該半導体基板の一部を該複数の開口部を通してエッチングして前記空間部を形成する空間部形成工程と、
    該空間形成層上に、該複数の開口部を閉塞するための空間閉塞層となる膜を堆積する空間閉塞層堆積工程と、
    ゲート絶縁膜を形成する領域の前記空間形成層および前記空間閉塞層となる膜をエッチング除去する空間形成層および空間閉塞層形成工程と、
    該ゲート絶縁膜を形成した後に、該ゲート絶縁膜および該空間閉塞層上にゲート電極を形成するゲート電極形成工程と、
    該ゲート絶縁膜および該ゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、
    該層間絶縁膜に、該フローティングディフュージョン部の表面に電気的に接続すると共に該ゲート電極から延設された端部に電気的に接続するコンタクト手段を形成するコンタクト手段形成工程とを有する固体撮像素子の製造方法。
  10. 請求項9に記載の固体撮像素子の製造方法において、前記空間形成層は、SiO材料またはSiN材料から構成されている固体撮像素子の製造方法。
  11. 請求項9に記載の固体撮像素子の製造方法において、前記空間部を、前記開口部を通して、SFガスを含むガスを電離プラズマ状態で前記半導体基板の一部を等方エッチングすることによって形成する固体撮像素子の製造方法。
  12. 請求項9に記載の固体撮像素子の製造方法において、前記空間閉塞層が前記複数の空間部内に入り込まないように前記開口部のサイズおよび前記空間閉塞層の材料を設定する固体撮像素子の製造方法。
  13. 請求項8に記載の固体撮像素子の製造方法であって、
    前記固体撮像素子製造工程は、
    前記半導体基板上に素子分離領域のフィールド酸化膜を形成した後に、前記フローティングディフュージョン部となる不純物拡散領域を形成し、該フィールド酸化膜および該不純物拡散領域が形成された基板上にゲート絶縁膜を堆積する工程と、
    該ゲート絶縁膜の所定領域上にゲート電極を形成するゲート電極形成工程と、
    該ゲート電極に複数の開口部を形成する開口部形成工程と、
    該複数の開口部が形成されたゲート電極をマスクとして、該ゲート電極下にある前記フィールド酸化膜または該半導体基板の一部をエッチングして前記空間部を形成する空間部形成工程と、
    該ゲート絶縁膜および該ゲート電極上に層間絶縁膜を形成する層間絶縁膜形成工程と、
    該層間絶縁膜に、該フローティングディフュージョン部の表面に接続すると共に該ゲート電極から延設された端部に電気的に接続するコンタクト手段を形成するコンタクト手段形成工程とを有する固体撮像素子の製造方法。
  14. 請求項13に記載の固体撮像素子の製造方法において、前記空間部を、前記開口部を通してHFに浸液することにより前記フィールド酸化膜を等方エッチングすることによって形成する固体撮像素子の製造方法。
  15. 請求項13に記載の固体撮像素子の製造方法において、前記空間部を、前記開口部を通して、SFガスを含むガスを電離プラズマ状態で前記半導体基板の一部を等方エッチングすることによって形成する固体撮像素子の製造方法。
  16. 請求項13に記載の固体撮像素子の製造方法において、前記フィールド酸化膜および前記ゲート絶縁膜はSiO材料から構成されている固体撮像素子の製造方法。
  17. 請求項1〜7のいずれかに記載の固体撮像素子を画像入力デバイスとして撮像部に用いた電子情報機器。
JP2010052412A 2010-03-09 2010-03-09 固体撮像素子およびその製造方法、電子情報機器 Expired - Fee Related JP5349372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010052412A JP5349372B2 (ja) 2010-03-09 2010-03-09 固体撮像素子およびその製造方法、電子情報機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010052412A JP5349372B2 (ja) 2010-03-09 2010-03-09 固体撮像素子およびその製造方法、電子情報機器

Publications (2)

Publication Number Publication Date
JP2011187751A JP2011187751A (ja) 2011-09-22
JP5349372B2 true JP5349372B2 (ja) 2013-11-20

Family

ID=44793670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010052412A Expired - Fee Related JP5349372B2 (ja) 2010-03-09 2010-03-09 固体撮像素子およびその製造方法、電子情報機器

Country Status (1)

Country Link
JP (1) JP5349372B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6856974B2 (ja) 2015-03-31 2021-04-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
WO2016158440A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63204744A (ja) * 1987-02-20 1988-08-24 Sharp Corp 半導体装置の配線構造
JP3600544B2 (ja) * 2001-03-30 2004-12-15 ユーディナデバイス株式会社 半導体装置の製造方法
JP2004063878A (ja) * 2002-07-30 2004-02-26 Fuji Film Microdevices Co Ltd 電荷検出装置及び固体撮像装置
JP4215596B2 (ja) * 2003-08-22 2009-01-28 株式会社日立製作所 固体撮像装置
JP2005123449A (ja) * 2003-10-17 2005-05-12 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
JP2011187751A (ja) 2011-09-22

Similar Documents

Publication Publication Date Title
US9564463B2 (en) Methods of fabricating image sensors having deep trenches including negative charge material
KR102268714B1 (ko) 이미지 센서 및 이의 제조 방법
JP4224036B2 (ja) フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
JP4384198B2 (ja) 固体撮像装置およびその製造方法、電子情報機器
JP2014199898A (ja) 固体撮像素子および製造方法、並びに、電子機器
US8253178B1 (en) CMOS image sensor with peripheral trench capacitor
WO2010074007A1 (ja) 固体撮像素子およびその製造方法、電子情報機器
US20090050997A1 (en) Solid-state image capturing device, manufacturing method for the solid-state image capturing device, and electronic information device
JP4859045B2 (ja) 固体撮像素子および電子情報機器
CN209845132U (zh) 固态高动态范围图像传感器的像素电路和所述图像传感器
US11412166B2 (en) Image sensor including photoelectric conversion layer with plural regions that extend under pixel transistors
KR20170128869A (ko) 이미지 센서
JP5427541B2 (ja) 固体撮像素子及びその製造方法並びに撮像装置
JP2010182789A (ja) 固体撮像素子、撮像装置、固体撮像素子の製造方法
JP5349372B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2008227357A (ja) 固体撮像装置及びその製造方法
TW201628177A (zh) 影像感測裝置及半導體結構
JP2012119492A (ja) 固体撮像素子およびその製造方法、電子情報機器
CN101442065B (zh) 图像传感器及其制造方法
JP5019934B2 (ja) 固体撮像素子の製造方法
JP5651364B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2011204884A (ja) 光電変換装置及びその製造方法
JP2009129931A (ja) 固体撮像素子およびその製造方法、電子情報機器
JP5697961B2 (ja) 固体撮像素子およびその製造方法、電子情報機器
JP2011155072A (ja) 固体撮像素子および電子情報機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees