TW201543536A - 形成積體電路結構之方法 - Google Patents

形成積體電路結構之方法 Download PDF

Info

Publication number
TW201543536A
TW201543536A TW103145898A TW103145898A TW201543536A TW 201543536 A TW201543536 A TW 201543536A TW 103145898 A TW103145898 A TW 103145898A TW 103145898 A TW103145898 A TW 103145898A TW 201543536 A TW201543536 A TW 201543536A
Authority
TW
Taiwan
Prior art keywords
layer
metal gate
metal
trench
oxide layer
Prior art date
Application number
TW103145898A
Other languages
English (en)
Other versions
TWI560741B (en
Inventor
Shich-Chang Suen
Li-Chieh Wu
Chi-Jen Liu
He-Hui Peng
Liang-Guang Chen
Yung-Chung Chen
Original Assignee
Taiwan Semiconductor Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg Co Ltd filed Critical Taiwan Semiconductor Mfg Co Ltd
Publication of TW201543536A publication Critical patent/TW201543536A/zh
Application granted granted Critical
Publication of TWI560741B publication Critical patent/TWI560741B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供形成積體電路結構的方法。此方法包括提供金屬閘極、形成於金屬閘極上的蝕刻停止層，以及形成於蝕刻停止層上的介電層。該方法更進一步包括蝕刻蝕刻停止層和介電層以形成溝槽。在溝槽中暴露的金屬閘極表面被氧化以形成第一氧化物層於金屬閘極上。該方法更進一步包括使用磷酸性溶液去除第一氧化物層。

Description

金屬閘極表面清洗之方法
半導體積體電路(IC)產業經歷快速的成長。積體電路材料及設計的技術性進步，產生多個積體電路世代，每一個世代都具有比前一個世代更小、更複雜的電路。然而，這些進步增加了處理和製作積體電路的複雜度，而且為了實現這些進步，積體電路處理和製作的相似發展是必須的。
在積體電路的演化過程中，通常是功能性密度(例如：每晶片面積的連接裝置數量)增加而幾何尺寸(例如：利用製作程序可被創造的最小元件或線)縮小。通常此尺寸縮小製程藉由增加生產效率和降低相關成本提供利益。這類的尺寸縮小也產生相對高的功耗值(power dissipation value)，其可以藉由使用低功耗裝置來解決，像是互補式金屬氧化物半導體(CMOS)裝置。典型的互補式金屬氧化物半導體裝置是以閘極氧化物層(gate oxide)和多晶矽閘極電極(polysilicon gate electrode)所形成。當特徵尺寸持續縮小，會希望以高介電閘極介電層(high-k gate dielectric)和金屬閘極電極(metal gate electrode)替代閘極氧化物層和多晶矽閘極電極，以改善裝置效能。
因此，一種用於製作包括金屬閘極的半導體裝置的改善方法是有需要的。
搭配附圖閱讀以下詳細的描述說明可以對本揭露 各個面向有更完善的了解。必須強調的是，根據常規作法，附圖中各項特徵並未按照真實比例繪示。事實上，各項特徵尺寸比例可能任意放大或縮小，以使討論內容更清楚明瞭。
第1圖是根據本揭露一些實施例，繪示用於製造積 體電路結構的方法流程圖。
第2-11圖是根據本揭露一些實施例，使用第1圖的 方法於各個製作階段的積體電路結構剖面圖。
應了解的是，以下的揭露中提供了許多不同的實施方式或實施例以施行本揭露中各項特徵。以下將解釋一些元件及排列方式的特別例子，以簡化本揭露。當然，這些僅用於舉例而不侷限於此。此外，在以下”形成第一特徵於第二特徵上或上方”的描述中，可能包含第一特徵及第二特徵形成直接接觸的實施方式，亦可能包含形成額外的特徵於第一特徵及第二特徵之間，而第一特徵與第二特徵並未直接接觸的實施方式。為求簡單明瞭，不同的特徵可能以任意的比例繪圖之。此外，雖本揭露提供可被用於”後閘極(gate last)”之金屬閘極製程，此技藝人士當可明白，本揭露亦適用於其他製造閘極結構之製程，及/或使用其他材料於閘極結構。
第1圖是根據本揭露一些實施例，繪示用於製作積體電路結構的方法100的流程圖。應了解的是，額外的製程可被提供於第1圖的方法100之前、之間和之後，而一些其他製程可能會於此簡要地敘述。第2-12圖是根據本揭露一些實施例， 積體電路結構200使用第1圖的方法100於各個製作階段的剖面圖。應該注意的是積體電路結構200可以形成為半導體裝置的一部分以及可由互補式金屬氧化物半導體(CMOS)製程所製作。
參照第1和2圖，方法100以步驟102藉由提供積體 電路結構200開始。如第2圖所示，積體電路結構200包括基板202、設置於基板202上的第一介電層204、形成於第一介電層204上的蝕刻停止層(ESL)214和形成於蝕刻停止層214上的第二介電層216。如第2圖中所示，金屬閘極(MG)206包括可以形成於第一介電層204中的側壁間隔物208。第一介電層204也可以包括導電特徵210和形成以環繞導電特徵210的阻障層212。
在一些實施例中，基板202可以是矽晶圓。基板202 也可以包括另一種元素半導體，像是鍺；化合物半導體，包括：碳化矽(silicon carbide)、砷化鎵(gallium arsenic)、磷化鎵(gallium phosphide)、磷化銦(indium phosphide)、砷化銦(indium arsenide)及/或銻化銦(indium antimonide)；或合金半導體，包括：矽鍺(SiGe)、砷磷化鎵(GaAsP)、砷化鋁銦(AlInAs)、砷化鋁鎵(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)及/或鎵銦砷磷(GaInAsP)。在一些替代的實施例中，基板202包括絕緣體上覆半導體(SOI)。在一些實施例中，介電層可被形成於基板202之上。在一些實施例中，介電層(dielectric layer)可以包括氧化矽(silicon oxide)。在一些實施例中，介電層可額外地或可替代性地包括氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)或其他適合的介電材料。
基板202也可以包括各種p型摻雜區域及/或n型摻 雜區域，藉由像是離子植入及/或擴散製程而實施。那些摻雜區域包括n井(n-well)、p井(p-well)、輕摻雜區域(LDD)、重摻雜源極與汲極(S/D)和各種通道摻雜輪廓配置以形成各種積體電路裝置，像是互補式金屬氧化物半導體場效電晶體(CMOSFET)、影像感測器及/或發光二極體(LED)。基板202可以更進一步包括其他功能性特徵，像是在基板之上和之內的電阻和電容。在一些實施例中，基板202可以更進一步包括橫向隔離特徵，其提供用以分離各種形成於基板202內的裝置。隔離特徵可以包括定義和電性隔離功能性特徵的淺溝隔離(STI)特徵。在一些例子中，隔離區域可以包括氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、氣隙(air gap)、其他適合的材料或其組合。隔離區域可以藉由任何適合的製程所形成。各種積體電路結構200可以更進一步包括其他特徵，像是設置在源極/汲極上和通道上之閘極堆疊上的矽化物(silicide)。
參照第2圖，第一介電層204可以是層間介電(ILD) 層。在一些實施例中，第一介電層204可以包括氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、摻氟矽酸鹽玻璃(fluoride-doped silicate glass,FSG)、低介電(low-k)材料及/或其他適合的絕緣材料。在一些實施例中，第一介電層204可以包括單層或多層。在一些實施例中，第一介電層204可以使用適合的技術所形成，像是化學氣相沉積(CVD)、原子層沉積(ALD)和旋塗(spin-on)技術。
仍然參照第2圖，金屬閘極206可以包括鋁(Al)、鎢 (W)、銅(Cu)或其他適合的金屬材料。在一些例子中，金屬閘極206可以使用後閘極製程(gate last process)所形成[也稱為取代多晶矽閘極製程(replacement poly gate process,RPG)]。在後閘極製程中，虛置(dummy)介電層和虛置多晶矽閘極結構可以在最初被形成且可以接續著一般互補式金屬氧化物半導體製程，直到層間介電層204被沉積。然後，虛置介電層和虛置多晶矽閘極結構可以使用適合的蝕刻製程去除並可以高介電(high-k)閘極介電層/金屬閘極結構作取代。在一些實施例中，高介電閘極介電層/金屬閘極結構可以包括介面層、閘極介電層、功函數層和金屬閘極206。金屬閘極206可以藉由化學氣相沉積、物理氣相沉積(PVD)、電化學電鍍(ECP)或其他適合的製程進行沉積。然後，過量的金屬可以藉由化學機械研磨(CMP)製程去除，以產生介電層204、金屬閘極206及/或導電特徵210的平的表面。在一些替代的例子中，金屬閘極層206可以使用任何適合的製程所形成。
側壁間隔物208可以形成於金屬閘極206的側壁 上。間隔物208可以由氧化矽(silicon oxide)、氮化矽(silicon nitride)、氮氧化矽(silicon oxynitride)、碳化矽(silicon carbide)、摻氟矽酸鹽玻璃(fluoride-doped silicate glass,FSG)、低介電材料、其組合及/或其他適合的材料。間隔物208可以具有多層結構，舉例而言，包括一或更多內襯層。內襯層可以包括介電材料，像是氧化矽(silicon oxide)、氮化矽(silicon nitride)及/或其他適合的材料。間隔物208可以藉由多種方法所 形成，包括沉積適合的介電材料和非等向性(anisotropically)蝕刻材料以形成間隔物208的輪廓。
仍然參照第2圖，導電特徵210可以包括金屬接 觸、金屬通孔(via)或金屬線。如第2圖所示，在一些實施例中，導電特徵210可以更進一步被阻障層212包圍以防止擴散及/或提供材料附著。在一些例子中，導電特徵210可以包括鋁、銅或鎢。阻障層206可以包括氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、氮矽化鈦(TiSiN)或氮矽化鉭(TaSiN)。阻障層212可以包括電性導電的金屬，但不允許第二介電層204和導電特徵210之間的交互擴散以及反應。阻障層212可以包括耐火金屬及其氮化物。在各種例子中，阻障層212包括氮化鈦(TiN)、氮化鉭(TaN)、鈷(Co)、氮化鎢(WN)、氮矽化鈦(TiSiN)、氮矽化鉭(TaSiN)或其組合。導電特徵210和阻障層212可以藉由包括微影、蝕刻和沉積之程序所形成。舉例而言，導電特徵210和阻障層212可以藉由物理氣相沉積、化學氣相沉積、有機金屬化學氣相沉積(MOCVD)和原子層沉積或其他適合的技術進行沉積。在一些替代的實施例中，導電特徵210包括電容的電極、電阻或一部分的電阻。在一些例子中，導電特徵210包括矽化物特徵分別沉積於源極、汲極或閘極上。矽化物特徵可以藉由自我對準矽化(self-aligned silicide,salicide)技術所形成。化學機械研磨製程可以用於形成介電層204和導電特徵210的共平面表面。在一些實施例中，覆蓋層可以形成於導電特徵210上。
如第2圖中所示，蝕刻停止層214形成於第一介電 層上。在一些實施例中，蝕刻停止層214包括經選擇對於後續 製程之適合的蝕刻製程具有蝕刻選擇性的介電材料，以形成接觸溝槽。在一些實施例中，蝕刻停止層214可以包括氮化矽(Si3N4)、氮氧化矽、氮化鈦及/或其他適合的材料。在一些實施例中，蝕刻停止層214可使用任何適合的技術進行沉積，像是化學氣相沉積、物理氣相沉積、原子層沉積或磊晶成長(epitaxial growing)製程。在一些實施例中，蝕刻停止層214的厚度是介於約10埃至約300埃的範圍內。
在形成蝕刻停止層214之後，第二介電層216被形 成於蝕刻停止層214上。第二介電層216內含的材料可以是基本上相似於第一介電層204內含的材料。第二介電層216的形成可以是基本上相似於第一介電層204。
參照第1和3圖，方法100進行至步驟104，藉由蝕 刻第二介電層216和蝕刻停止層214以形成溝槽218。在一些實施例中，溝槽218可以藉由微影製程和包括一或更多蝕刻步驟的蝕刻製程所形成。微影製程係用以圖案化第二介電層216。 在一些例子中，蝕刻製程包括第一蝕刻步驟以去除接觸區域中的第二介電層216，其為使用含氟蝕刻劑的乾蝕刻製程，像是二氟甲烷(CH2F2)電漿。第一蝕刻步驟可以停止在蝕刻停止層214。然後，第二蝕刻步驟係用以選擇性地去除接觸區域中的蝕刻停止層214，其為使用適合的蝕刻劑的溼蝕刻，以避免蝕刻第一介電層204中金屬閘極206和導電特徵210，如第3圖所示。
如第3圖中所示，在蝕刻形成溝槽218之步驟104 後，經由溝槽218的開口暴露金屬閘極206的頂表面219。如第4 圖中所示，在蝕刻製程及/或在積體電路結構200被運送進至金屬接觸沉積機台之前的運送過程的期間，頂表面219上的金屬材料可被氧化以形成第一氧化物層220。在一些實施例中，第一氧化物層220的厚度介於約40埃至約90埃的範圍內。在一些例子中，金屬閘極206包括鋁，而第一氧化物層220包括氧化鋁(Al2O3)。形成於金屬閘極206與後來沉積的金屬接觸之間的氧化鋁可以增加接觸的電阻，因而降低積體電路結構200的效能和可靠性。因此，在積體電路結構200被運送進至金屬接觸沉積機台之前，需要移除第一氧化物層220。
參照第1和5圖，方法100進行至步驟106，去除形 成於金屬閘極206的頂表面上的第一氧化物層220。在一些例子中，可以使用氬氣(Ar)濺射轟擊去除第一氧化物層220。然而，此方法可能導致溝槽218的截切(chopping)輪廓，使溝槽218的上部寬度W1過寬。在後來沉積的金屬接觸進行拋光時，過寬的溝槽218可能造成橫向漏電流(lateral electrical leak)。除此之外，在高圖案密度的區域內，過寬的溝槽218可能導致層間介電層與絕緣區域之間的不同厚度。在一些替代的例子中，可以使用溼蝕刻製程，包括使用稀釋氫氟酸(HF)，去除第一氧化物層220。然而，由於氫氟酸在鋁和氧化鋁之間的低選擇性，在溼蝕刻製程期間，可能對金屬閘極206以及甚至在金屬閘極206之下的功能性金屬造成損害。
仍然參照第5圖，在步驟106，可以藉由溼蝕刻製 程，使用酸性溶液222，其對於金屬閘極206之中的金屬(例如：鋁)和第一氧化物層220(例如：氧化鋁)之間有高選擇性的酸性 溶液222來蝕刻第一氧化物層，去除第一氧化物層220。在一些實施例中，酸性溶液222包括磷酸(H3PO4)溶液，由於其對於鋁和氧化鋁具有高選擇性。在一些實施例中，可以藉由磷酸性溶液使用如方程式1所示的反應去除氧化鋁：Al2O3+2H2PO4 -+2H+ → 2AlPO4+3H2O (1)
在一些實施例中，磷酸性溶液包括的磷酸溶解於去離子水(DIW)中，其濃度介於約5%至約25%的範圍內。磷酸性溶液的溫度可以不大於50℃。使用磷酸性溶液清潔金屬閘極206的表面的時間可以介於約5秒至約180秒的範圍內。因為用以去除金屬閘極206的氧化物層之磷酸性溶液對於鋁和氧化鋁具有高選擇性，金屬閘極206可能不會受到損害且可以避免在表面清潔製程期間的截切效應。在去除第一氧化物層220之後，金屬閘極206的頂表面219可以被暴露，如第5圖中所示。
參照第1和6圖，方法100進行至步驟108，潤洗(rinsing)、乾燥並運送積體電路結構200至金屬閘極沉積機台。在步驟106，以磷酸性溶液清潔積體電路結構，去除第一氧化物層後，可在後續的製程之前用去離子水潤洗積體電路結構200且旋轉乾燥。在一些實施例中，金屬接觸沉積機台包括內含一或更多互相連接的沉積/濺鍍腔室的物理氣相沉積機台。舉例而言，積體電路結構200可以被運送至連接至金屬接觸沉積腔室的預濺鍍腔室。在一些實施例中，在積體電路結構200運送過程的期間，頂表面219上的金屬材料可能被氧化形成第二氧化物層224。第二氧化物層224可以是原生(native)氧化物 層，當金屬閘極206暴露在環境條件(ambient condition)之空氣中時形成。在一些實施例中，第二氧化物層224的厚度介於約10埃至約30的範圍內。在一些例子中，金屬閘極206包括鋁，而第二氧化物層224包括氧化鋁。
參照第1和6圖，方法100進行至步驟109，在真空 中、介於約50℃至約500℃的溫度範圍內，在預濺鍍腔室內烘烤積體電路結構200，以去除濕氣和任何殘留在積體電路結構200上的有機化學物質。
參照第1和7圖，方法100進行至步驟110，將第二氧化物層224(例如：氧化鋁層)還原成被包含於金屬閘極206之中的金屬(例如：鋁)。在一些實施例中，可以在金屬接觸沉積機台的預濺鍍腔室中，使用還原劑226，像是氮氣/氫氣(N2/H2)電漿還原第二氧化物層224。使用氮氣/氫氣電漿做為化學反應試劑，其用於還原積體電路結構200中的第二氧化物層224。氮氣/氫氣電漿包括H2 +、H+、H．、N2 +、N+、N．，而氧化鋁可以藉由如方程式2中所示的反應被還原成鋁：Al2O3+3N2/H2(H2 +,H+,H．,N2 +,N+,N．) → 2Al+3H2O(2)
在一些實施例中，在第二氧化物層224的還原期間，氮氣的流速介於約1000標準立方公分/分鐘(sccm)至約4000標準立方公分/分鐘的範圍內。氫氣的流速介於約100標準立方公分/分鐘至約500標準立方公分/分鐘的範圍內。用於還原第二氧化物層之腔室的壓力可以被控制在介於10毫托(mTorr)至約3000毫托的範圍內。電漿功率介於約100瓦至約2000瓦的範圍 內。在使用氮氣/氫氣電漿的還原製程期間，介於約5瓦至約1500瓦的範圍內的偏壓功率(bias power)被施加至積體電路結構200，以使氮氣/氫氣電漿中的帶電分子和離子可以被引至基板，以與積體電路結構200的第二氧化物層(例如：氧化鋁層)反應，如方程式2中所示。在一些實施例中，可在介於約50℃至約500℃的溫度範圍內進行氮氣/氫氣電漿處理的表面還原製程。處理時間可介於約10秒至約240秒的範圍內。
在步驟110，氮氣/氫氣電漿可以有效地將金屬閘極 206表面上的氧化鋁層還原成鋁，而不損害金屬閘極206。截切效應可以被最小化，因而可以改善積體電路結構的製程容許範圍(process window)。在一些實施例中，當介電層216包括有機材料，在使用氮氣/氫氣電漿還原第二氧化物層224之後，氮氣/氫氣電漿也可以擴大溝槽218的上部，而使溝槽218的上部的寬度W1可以稍微地變大。溝槽218在步驟110的擴大效應，可以藉由調整氮氣/氫氣電漿處理的條件被微調(tuned)。
參照第1和8圖，方法100進行至選擇性的(optional) 步驟112，在金屬接觸沉積機台的濺鍍腔室之中施行氬濺鍍製程。濺鍍腔室可以被連接至預濺鍍腔室和金屬接觸沉積腔室，以使積體電路結構200可以在金屬接觸沉積機台的多個腔室間被運送，以避免暴露於周圍環境。在一些實施例中，可以在預濺鍍腔室中施行氬濺鍍製程。為了在後續的製程中提供更好的間隙填充，溝槽218的上部的寬度W1可以被擴大至寬度W2，而W2大於W1。在一些實施例中，寬度W2大於W1介於約5%至約20%的範圍內。在一些實施例中，濺鍍製程包括使用氬離子轟 擊。舉例而言，介於約50瓦至約1000瓦的範圍內的偏壓功率被施加至積體電路結構200的基板，以使氬電漿中的帶電離子和分子可以轟擊溝槽218的牆，以擴大溝槽218如第8圖所示。在一些實施例中，氬氣流速介於約5標準立方公分/分鐘至約100標準立方公分/分鐘的範圍內。濺鍍腔室的壓力可以介於約0.01毫托至約100毫托的範圍內。電漿功率介於約50瓦至約1000瓦的範圍內。氬濺鍍製程可在介於約室溫(RT)至約200℃的範圍內被施行。
參照第1和9圖，方法100進行至步驟114，形成阻 障層230順應(conformed)於溝槽218的底部和牆。在一些實施例中，阻障層230包括金屬且具導電性，但不允許介電層216與將被填入溝槽218中之金屬接觸間的相互擴散和反應。阻障層230可以包括耐火金屬和其氮化物。在各種例子中，阻障層230包括氮化鈦(TiN)、氮化鉭(TaN)、鈷(Co)、氮化鎢(WN)、氮矽化鈦(TiSiN)、氮矽化鉭(TaSiN)或其組合。在一些實施例中，阻障層230可以包括多層膜。舉例而言，可以使用鈦和氮化鈦薄膜做為阻障層230。在一些實施例中，阻障層230可藉由物理氣相沉積、化學氣相沉積；金屬有機化學氣相沉積、原子層沉積、濺鍍或其他適合的技術進行沉積。阻障層230可以於金屬接觸沉積機台的金屬接觸沉積腔室中被沉積。
參照第1和10圖，方法100進行至步驟116，沉積金屬層232於阻障層230上，以填入第9圖的溝槽218。在一些實施例中，金屬層232可以包括銅、鋁、鎢或其他適合的導電金屬。在一些實施例中，金屬層232也可以包括銅或銅合金，像是銅 錳(CuMn)、銅鋁(CuAl)或銅矽(CuSi)。在一些實施例中，金屬層232可以藉由物理氣相沉積進行沉積。在一些例子中，金屬層232可以包括銅，且銅層可以藉由使用物理氣相沉積進行沉積銅晶種層沉積而形成，然後藉由電鍍形成塊狀(bulk)銅層。 金屬層232於金屬接觸沉積機台的金屬接觸沉積腔室中進行沉積。在沉積金屬接觸的期間，承載氣體(carrier gas)可用以(例如：氬氣)轟擊金屬靶材，以形成金屬蒸氣。然後，金屬蒸氣可接著被沉積於積體電路結構上以形成金屬層232。在一些實施例中，金屬層232可以包括金屬接觸、金屬通孔或金屬線。
參照第1和11圖，方法100進行至步驟118，藉由施 行化學機械研磨製程去除多餘的金屬層232，以形成金屬接觸234於溝槽218之中。金屬接觸234與介電層216基本上共平面的頂表面被形成。化學機械研磨製程係在化學機械研磨工具中被施行。化學機械研磨製程可以包括研磨、清潔和乾燥製程。在化學機械研磨製程之後，積體電路結構200可以被運送出化學機械研磨工具外進行後續的製程。
應該要理解的是，積體電路結構200可以包括複數 的介電層和導電特徵(例如：金屬線、金屬插塞(plug)和金屬閘極)被整合以形成內連接結構，其係以配置以耦合各種p型和n型摻雜區域及其他功能性特徵(像是閘極電極)，產生功能性積體電路。在一些實施例中，內連接結構包括多層內連接(MLI)結構和與多層內連接結構整合的層間介電層(ILD)，提供電性路由(electrical routing)以將基板202內的各種裝置耦合至輸入/輸出電源和訊號。在一些實施例中，連接結構包括各種金屬 線、金屬接觸和金屬通孔特徵(或通孔插塞)。金屬線提供水平電性路由。接觸提供基板202與金屬線之間的垂直連接，而通孔特徵在不同金屬層的金屬線之間的提供垂直連接。
雖然在本揭露中，鋁金屬閘極被做為討論範例， 但應該要理解的是，本揭露可以被應用在包括任何其他種適合金屬材料之金屬閘極，具有相對應的氧化物層形成於金屬閘極的表面上的積體電路結構。用於步驟106的酸性溶液222及/或用於步驟110的還原劑226可被選擇以有效地去除對應的氧化物層，而不損害金屬閘極或影響圖案輪廓。
本揭露提供用於形成積體電路結構的方法。此方 法包括提供金屬閘極、形成於金屬閘極上的蝕刻停止層，以及形成於蝕刻停止層上的介電層。該方法更進一步包括蝕刻蝕刻停止層和介電層以形成溝槽。在溝槽中暴露的金屬閘極表面被氧化以形成第一氧化物層於金屬閘極上。該方法更進一步包括使用磷酸性溶液去除第一氧化物層。
在一些實施例中，金屬閘極包括鋁，且第一氧化 物層包括氧化鋁。第一氧化物層的厚度介於約40埃至約90埃的範圍內。磷酸性溶液包括溶解於去離子水的磷酸，濃度介於約5%至約25%的範圍內。藉由磷酸性溶液使用Al2O3+2H2PO4 -+2H+→2AlPO4+3H2O的反應氧化鋁被去除。
在一些實施例中，該方法更進一步包括運送積體 電路結構至沉積機台。金屬閘極的表面在運送的期間，被氧化形成第二氧化物層。該方法也包括在真空下，介於約50℃至約500℃的溫度範圍內，烘烤積體電路結構；以及使用還原劑將 第二氧化物層還原成被包括於金屬閘極中的金屬。在一些實施例中，金屬閘極包括鋁，而第一氧化物層和第二氧化物層包括氧化鋁。在一些實施例中，第二氧化物層的厚度介於約10埃至約30埃的範圍內。在一些實施例中，該方法更進一步包括施行氬濺鍍製程以擴大溝槽的上部部分。
在一些實施例中，還原第二氧化物層包括使用氮 氣/氫氣電漿。藉由Al2O3+3N2/H2→2Al+3H2O的反應氧化鋁被還原成鋁。在一些實施例中，氫氣的流速介於約100標準立方公分/分鐘至約500標準立方公分/分鐘的範圍內，氮氣的流速介於約1000標準立方公分/分鐘至約4000標準立方公分/分鐘的範圍內。在一些實施例中，還原第二氧化物層是在介於約10毫托至約3000毫托的壓力範圍內被執行。在一些實施例中，還原第二氧化物層包括使用介於約100瓦至約2000瓦的功率範圍內的氮氣/氫氣電漿。
在一些實施例中，該方法更進一步包括形成阻障 層順應於溝槽的底部和牆；沉積金屬層於阻障層上以填入溝槽；以及施行化學機械研磨製程以在溝槽中形成接觸金屬。在化學機械研磨製程後，接觸金屬與介電層是共平面的。
本揭露也提供形成積體電路結構的方法。該方法 包括提供金屬閘極、形成於金屬閘極上的蝕刻停止層、以及形成於蝕刻停止層上的介電層。該方法也包括蝕刻蝕刻停止層和介電層形成溝槽，以暴露金屬閘極的表面；使用磷酸性溶液清潔金屬閘極的表面；使用氮氣/氫氣電漿清潔金屬閘極的表面；形成阻障層順應於溝槽的底部和牆；沉積金屬層於阻障層 上以填入溝槽；以及施行化學機械研磨製程以在溝槽中形成接觸金屬。在化學機械研磨製程後，接觸金屬與介電層是共平面的。
在一些實施例中，使用氮氣/氫氣電漿清潔金屬閘 極的表面後，該方法更進一步包括施行氬濺鍍製程，以擴大溝槽的上部部分。在一些實施例中，使用磷酸性溶液清潔金屬閘極的表面後，該方法更包括使用去離子水潤洗積體電路結構；以及旋轉乾燥積體電路結構。
本揭露也揭露用於形成積體電路結構的方法。該 方法包括提供金屬閘極、形成於金屬閘極上的蝕刻停止層、以及形成於蝕刻停止層上的介電層。該方法也包括蝕刻蝕刻停止層和介電層以形成溝槽。在溝槽中暴露的金屬閘極表面被氧化形成第一氧化物層於金屬閘極上。該方法也包括使用磷酸性溶液去除第一氧化物層；運送積體電路結構至沉積機台。在運送期間，金屬閘極的表面被氧化形成第二氧化物層。該方法更進一步包括在沉積機台中烘烤積體電路結構，介於約50℃至約500℃的溫度範圍內；在沉積機台中，使用氮氣/氫氣電漿還原金屬閘極中的第二氧化物層成為金屬；在沉積機台中，施行氬濺鍍製程以擴大溝的上部；在沉積機台中，形成阻障層順應於溝槽的底部和牆；在沉積機台中，沉積金屬層於阻障層上，以填入溝槽；施行化學機械研磨製程以在溝槽中形成接觸金屬。 在化學機械研磨製程之後，接觸金屬與介電層是共平面的。在一些實施例中，金屬閘極包括鋁，以及第一氧化物層和第二氧化物層包括氧化鋁。
上述列舉概述了一些實施例的特徵，以使此技藝 人士對本揭露之各個面向更為明瞭。應了解的是，此技藝人士可以本揭露為基礎設計或改良其他製程及結構，以執行及/或達成與本文不同實施例中所述之相同目的及/或相同之優點。 此技藝人士亦應可理解，此類等同結構並未偏離本揭露之精神與範圍，且其可在不偏離本揭露之精神與範圍中做各種改變、取代及變化。

Claims (20)

  1. 一種形成積體電路結構之方法，包括：提供一金屬閘極，一蝕刻停止層形成於該金屬閘極上，及一介電層形成於該蝕刻停止層上；蝕刻該蝕刻停止層及該介電層以形成一溝槽，該金屬閘極之一表面暴露於該溝槽中並經氧化以形成一第一氧化物層於該金屬閘極上；及使用一磷酸性溶液(H3PO4)移除該第一氧化物層。
  2. 如申請專利範圍第1項所述之方法，其中該金屬閘極包括鋁，且其中該第一氧化物層包括氧化鋁。
  3. 如申請專利範圍第1項所述之方法，其中該第一氧化物層之厚度係介於自約40埃至約90埃。
  4. 如申請專利範圍第1項所述之方法，其中該磷酸性溶液包括磷酸溶於去離子水，其濃度介於自約5%至約25%之範圍。
  5. 如申請專利範圍第2項所述之方法，其中該氧化鋁係經由以下反應被該磷酸性溶液移除：Al2O3+2H2PO4 -+2H+ → 2AlPO4+3H2O。
  6. 如申請專利範圍第1項所述之方法，更包括：將該積體電路結構轉移至一沉積機台，在轉移期間，該金屬閘極之該表面經氧化以形成一第二氧化物層；在真空中烘烤該積體電路結構，其溫度介於約50℃至約500℃的溫度範圍內；及使用還原劑還原該第二氧化物層成為被包括於該金屬閘極中之一金屬。
  7. 如申請專利範圍第6項所述之方法，其中該金屬閘極包括鋁，且其中該第一氧化物層及該第二氧化物層包括氧化鋁。
  8. 如申請專利範圍第6項所述之方法，其中該第二氧化物層之厚度係介於自約10埃至約30埃。
  9. 如申請專利範圍第1項所述之方法，更包括：執行一氬濺鍍製程以擴大該溝槽之一上部區域。
  10. 如申請專利範圍第6項所述之方法，其中還原該第二氧化物層包括使用一氮氣/氫氣電漿。
  11. 如申請專利範圍第10項所述之方法，其中該氧化鋁係經由以下反應被還原成鋁：Al2O3+3N2/H2 → 2Al+3H2O。
  12. 如申請專利範圍第11項所述之方法，其中氫氣的流速介於約100標準立方公分/分鐘至約500標準立方公分/分鐘的範圍內，且其中氮氣的流速介於約1000標準立方公分/分鐘(sccm)至約4000標準立方公分/分鐘的範圍內。
  13. 如申請專利範圍第6項所述之方法，其中還原該第二氧化物層係在壓力介於10毫托(mTorr)至約3000毫托(mTorr)的範圍內執行。
  14. 如申請專利範圍第10項所述之方法，其中還原該第二氧化物層包括使用氮氣/氫氣電漿，其功率介於約100瓦至約2000瓦的範圍內。
  15. 如申請專利範圍第1項所述之方法，更包括：形成一阻障層順應於該溝槽之底部和牆；沉積一金屬層於該阻障層上以填入該溝槽；及 執行一化學機械研磨製程以形成一接觸金屬於該溝槽中，在該化學機械研磨製程後，該接觸金屬及該介電層係為共平面。
  16. 一種形成積體電路結構之方法，包括：提供一金屬閘極，一蝕刻停止層形成於該金屬閘極上，及一介電層形成於該蝕刻停止層上；蝕刻該蝕刻停止層及該介電層以形成一溝槽並暴露該金屬閘極之一表面；使用一磷酸性溶液清潔該金屬閘極之該表面；使用一氮氣/氫氣電漿清潔該金屬閘極之該表面；形成一阻障層順應於該溝槽之底部和牆；沉積一金屬層於該阻障層上以填入該溝槽；及執行一化學機械研磨製程以形成一接觸金屬於該溝槽中，在該化學機械研磨製程後，該接觸金屬及該介電層係為共平面。
  17. 如申請專利範圍第16項所述之方法，更包括：在使用該氮氣/氫氣電漿清潔該金屬閘極之該表面後，執行一氬濺鍍製程以擴大該溝槽之一上部區域。
  18. 如申請專利範圍第16項所述之方法，更包括：在使用一磷酸性溶液清潔該金屬閘極之該表面後，使用去離子水潤洗該積體電路結構；及旋轉乾燥該積體電路結構。
  19. 一種形成積體電路結構之方法，包括：提供一金屬閘極，一蝕刻停止層形成於該金屬閘極上，及一 介電層形成於該蝕刻停止層上；蝕刻該蝕刻停止層及該介電層以形成一溝槽，該金屬閘極之一表面暴露於該溝槽中並經氧化以形成一第一氧化物層於該金屬閘極上；及使用一磷酸性溶液移除該第一氧化物層；將該積體電路結構轉移至一沉積機台，在轉移期間，該金屬閘極之該表面經氧化以形成一第二氧化物層；在真空中烘烤該積體電路結構，且其溫度介於約50℃至約500℃的溫度範圍內；在該沉積機台中使用一氮氣/氫氣電漿將該第二氧化物層還原為包括於該金屬閘極中之一金屬；在該沉積機台中執行一氬濺鍍製程以擴大該溝槽之一上部區域；在該沉積機台中形成一阻障層順應於該溝槽之底部和牆；在該沉積機台中沉積一金屬層於該阻障層上以填入該溝槽；及執行一化學機械研磨製程以形成一接觸金屬於該溝槽中，在該化學機械研磨製程後，該接觸金屬及該介電層係為共平面。
  20. 如申請專利範圍第1項所述之方法，其中該金屬閘極包括鋁，且其中該第一氧化物層及該第二氧化物層包括氧化鋁。
TW103145898A 2014-01-10 2014-12-27 Method for metal gate surface clean TWI560741B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/152,497 US9269585B2 (en) 2014-01-10 2014-01-10 Method for cleaning metal gate surface

Publications (2)

Publication Number Publication Date
TW201543536A true TW201543536A (zh) 2015-11-16
TWI560741B TWI560741B (en) 2016-12-01

Family

ID=53484828

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103145898A TWI560741B (en) 2014-01-10 2014-12-27 Method for metal gate surface clean

Country Status (3)

Country Link
US (5) US9269585B2 (zh)
DE (1) DE102014119164B4 (zh)
TW (1) TWI560741B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269585B2 (en) 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface
KR102238257B1 (ko) * 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법
US9478626B2 (en) 2014-12-19 2016-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with an interconnect structure and method for forming the same
US10090396B2 (en) 2015-07-20 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating metal gate devices and resulting structures
KR102326090B1 (ko) * 2015-10-16 2021-11-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9633999B1 (en) 2015-11-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for semiconductor mid-end-of-line (MEOL) process
US9679807B1 (en) 2015-11-20 2017-06-13 Globalfoundries Inc. Method, apparatus, and system for MOL interconnects without titanium liner
US10354913B2 (en) * 2017-05-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical clean of semiconductor device
US11410880B2 (en) 2019-04-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Phase control in contact formation
US11488859B2 (en) * 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3814992A (en) * 1972-06-22 1974-06-04 Ibm High performance fet
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
US6015724A (en) 1995-11-02 2000-01-18 Semiconductor Energy Laboratory Co. Manufacturing method of a semiconductor device
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
US6451677B1 (en) * 1998-02-23 2002-09-17 Texas Instruments Incorporated Plasma-enhanced chemical vapor deposition of a nucleation layer in a tungsten metallization process
TW471049B (en) * 1998-05-22 2002-01-01 United Microelectronics Corp Metal gate structure and manufacturing method for metal oxide semiconductor
US6531071B1 (en) * 2000-01-04 2003-03-11 Micron Technology, Inc. Passivation for cleaning a material
US6274483B1 (en) * 2000-01-18 2001-08-14 Taiwan Semiconductor Manufacturing Company Method to improve metal line adhesion by trench corner shape modification
US6303447B1 (en) * 2000-02-11 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method for forming an extended metal gate using a damascene process
JP2002280550A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
CN101457338B (zh) * 2003-02-14 2011-04-27 应用材料股份有限公司 利用含氢自由基清洁自生氧化物的方法和设备
US8916232B2 (en) * 2006-08-30 2014-12-23 Lam Research Corporation Method for barrier interface preparation of copper interconnect
US8268409B2 (en) * 2006-10-25 2012-09-18 Asm America, Inc. Plasma-enhanced deposition of metal carbide films
KR101330707B1 (ko) * 2007-07-19 2013-11-19 삼성전자주식회사 반도체 장치의 형성 방법
US7888220B2 (en) * 2008-06-26 2011-02-15 Intel Corporation Self-aligned insulating etchstop layer on a metal contact
US7732284B1 (en) * 2008-12-26 2010-06-08 Texas Instruments Incorporated Post high-k dielectric/metal gate clean
US8894774B2 (en) * 2011-04-27 2014-11-25 Intermolecular, Inc. Composition and method to remove excess material during manufacturing of semiconductor devices
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US8772168B2 (en) 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US8969922B2 (en) 2012-02-08 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Field effect transistors and method of forming the same
US8679909B2 (en) * 2012-06-08 2014-03-25 Globalfoundries Singapore Pte. Ltd. Recessing and capping of gate structures with varying metal compositions
US8921947B1 (en) * 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
CN104347417B (zh) * 2013-08-05 2018-01-02 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
US9269585B2 (en) 2014-01-10 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method for cleaning metal gate surface

Also Published As

Publication number Publication date
US11996283B2 (en) 2024-05-28
US11410846B2 (en) 2022-08-09
US20210082688A1 (en) 2021-03-18
US20160172186A1 (en) 2016-06-16
US9633832B2 (en) 2017-04-25
US20150200089A1 (en) 2015-07-16
TWI560741B (en) 2016-12-01
DE102014119164A1 (de) 2015-07-16
US10847359B2 (en) 2020-11-24
US9269585B2 (en) 2016-02-23
US20170221700A1 (en) 2017-08-03
US20220359189A1 (en) 2022-11-10
DE102014119164B4 (de) 2016-09-22

Similar Documents

Publication Publication Date Title
US11410846B2 (en) Method for metal gate surface clean
US10658270B2 (en) Semiconductor structure and method making the same
TWI693689B (zh) 半導體裝置及其形成方法
TWI570915B (zh) 半導體裝置以及製造鰭式場效電晶體裝置的方法
TWI392030B (zh) 半導體裝置的製造方法
CN106356331B (zh) 钴互连件技术
CN112530904A (zh) 接触结构及其形成方法
KR20160063224A (ko) 게이트 스페이서 및 형성 방법
US9147746B2 (en) MOS transistors and fabrication method thereof
TW201712803A (zh) 形成金屬互連件的方法
CN106531805B (zh) 互连结构及其制造方法以及使用互连结构的半导体器件
TW202002301A (zh) 半導體結構形成方法
TWI582904B (zh) 半導體裝置及其形成方法
KR20190064506A (ko) 핀 전계 효과 트랜지스터 디바이스 및 방법
TW201814832A (zh) 半導體裝置之形成方法
TW202027145A (zh) 半導體裝置的製造方法
US20190096679A1 (en) Gate stack processes and structures
TW201543679A (zh) 半導體裝置結構及其製造方法
US9941152B2 (en) Mechanism for forming metal gate structure
TWI806103B (zh) 形成半導體裝置的方法
TW202234640A (zh) 半導體器件的觸點及其形成方法
KR20210148793A (ko) 반도체 소자 및 그 형성 방법
TWI802217B (zh) 半導體裝置和製造方法
CN118099097A (zh) 一种半导体器件的制作方法
TW202401602A (zh) 半導體裝置及其形成方法