TWI582904B - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TWI582904B
TWI582904B TW104140482A TW104140482A TWI582904B TW I582904 B TWI582904 B TW I582904B TW 104140482 A TW104140482 A TW 104140482A TW 104140482 A TW104140482 A TW 104140482A TW I582904 B TWI582904 B TW I582904B
Authority
TW
Taiwan
Prior art keywords
gate structure
forming
gate
trench
sidewall
Prior art date
Application number
TW104140482A
Other languages
English (en)
Other versions
TW201709415A (zh
Inventor
王志豪
林群雄
張家豪
游家權
吳偉豪
林義雄
林志昌
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201709415A publication Critical patent/TW201709415A/zh
Application granted granted Critical
Publication of TWI582904B publication Critical patent/TWI582904B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及其形成方法
本揭露係有關於一種半導體裝置，且特別有關於一種具有毗連式接觸的半導體裝置及其形成方法。
半導體積體電路(IC)工業已經歷快速成長。在積體電路的發展過程中，隨著幾何尺寸(亦即，利用組裝製程所製造的最小裝置尺寸或線寬)的降低，功能密度(functional density，亦即，每一晶片面積中內連接的裝置之數量)已普遍增加。
此一尺寸縮減之製程所提供的優勢在於能夠提高生產效率並且降低相關成本。尺寸縮減也增加了積體電路之加工與製造的複雜性。為了使這些進步得以實現，在積體電路之製造的領域中亦需要相似的發展過程。
雖然現有的半導體生產製程已普遍足以達成預期的目標，然而仍無法完全滿足所有需求。舉例而言，開發穩定的製程以形成毗連式接觸(butted contact)，即，將閘極電極連接至源極/汲極特徵的接觸結構，現已成為一項挑戰。
本揭露之一實施例係提供一種半導體裝置之形成方法，包括：形成第一閘極結構於基板上，其中第一閘極結構 包括閘極介電層及閘極電極；形成源極/汲極特徵於基板中且鄰近第一閘極結構；形成介電層於第一閘極結構及源極/汲極特徵之上；移除介電層的一部分，以形成暴露出第一閘極結構及源極/汲極特徵的第一溝槽；形成第一導電特徵結構於第一溝槽中；移除第一閘極結構的第一部分，以形成第二溝槽，其中第二溝槽暴露出第一閘極結構的第二部分，且其中第一部分面向第一導電特徵結構；形成第二導電特徵於第二溝槽中。
本揭露之另一實施例係提供一種半導體裝置之形成方法，包括：形成閘極堆疊於基板上，其中閘極堆疊包括閘極電極、設置於閘極電極上的硬罩幕以及沿著閘極電極之側壁設置的側壁間隔物；形成源極/汲極特徵於基板中且鄰近第一閘極結構；形成介電層於閘極堆疊及源極/汲極特徵之上；移除介電層的一部分，以形成暴露出源極/汲極特徵的第一溝槽，且閘極電極受到硬罩幕及側壁間隔物所保護；形成第一導電特徵結構於第一溝槽中；移除一部分的硬罩幕、側壁間隔物及閘極電極，以形成第二溝槽，其中在第二溝槽中暴露出閘極電極的餘留部分，且其中在第二溝槽中暴露出源極/汲極特徵之側壁的一部分；以及形成第二導電特徵結構於第二溝槽中。
本揭露之又一實施例係提供一種半導體裝置，包括：第一閘極結構，設置於基板上，其中第一閘極結構包括第一閘極電極及設置於第一閘極電極上的硬罩幕；源極/汲極特徵，設置於基板中且鄰近第一閘極結構；第一側壁間隔物，沿著第一閘極電極的第一側壁設置；第一阻障層，沿著第一閘極電極的第二側壁設置，其中第一閘極電極的第二側壁與第一閘 極電極的第一側壁位於相對的兩側，且硬罩幕的第二側壁與硬罩幕的第一側壁位於相對的兩側，其中第一阻障層定義第一凹口；第一導電特徵結構，其中第二硬罩幕位於第一導電特徵結構上，且第一導電特徵結構設置在第一凹口中；第二阻障層直接設置於源極/汲極特徵上，且第二阻障層定義第二凹口，其中第二阻障層的一部分物理性地接觸第一阻障層；以及第二導電特徵結構，設置在第二凹口中。
100‧‧‧方法
102、104、106、108、110、112、114、116、118、120‧‧‧ 步驟
200‧‧‧半導體裝置
205‧‧‧初始結構
210‧‧‧基板
220‧‧‧隔離特徵
230、230A、230B‧‧‧第一導電特徵(高介電常數材料/金屬閘極堆疊)
235‧‧‧第一硬罩幕
235A‧‧‧第一部分
235B‧‧‧第二部分
240、240A‧‧‧側壁間隔物
250‧‧‧第二導電特徵(源極/汲極特徵)
250A‧‧‧部分
260‧‧‧第一介電層
270‧‧‧第二介電層
310‧‧‧第二硬罩幕
320‧‧‧第一開口
330、340‧‧‧次群
410‧‧‧第一溝槽(源極/汲極接觸溝槽)
415‧‧‧第一阻障層
420‧‧‧第一導電層
425、425A‧‧‧第一導電特徵結構
430‧‧‧次溝槽
440‧‧‧第一硬罩幕
510‧‧‧第四硬罩幕
515、516‧‧‧第二開口
610‧‧‧第二溝槽(毗連式接觸溝槽)
705‧‧‧第二阻障層
710‧‧‧第二導電層
715‧‧‧第二導電特徵結構
730‧‧‧毗連式接觸
以下將配合所附圖式詳述本揭露之實施例。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本揭露的特徵。
第1圖繪示依據本揭露之一些實施例之形成一半導體裝置之一例示性方法的流程圖。
第2、3、4、5、6、7、8、9A、9B、10A、10B、10C、11A及11B圖繪示依據本揭露之一些實施例之一半導體裝置的剖面示意圖。
以下公開許多不同的實施方法或是例子來實行本揭露之不同特徵，以下描述具體的元件及其排列的實施例以闡述本揭露。當然這些實施例僅用以例示，且不該以此限定本揭露的範圍。例如，在說明書中提到第一特徵形成於第二特徵之上，其包括第一特徵與第二特徵是直接接觸的實施例，另外也包括於第一特徵與第二特徵之間另外有其他特徵的實施例，亦 即，第一特徵與第二特徵並非直接接觸。此外，在不同實施例中可能使用重複的標號或標示，這些重複僅為了簡單清楚地敘述本揭露，不代表所討論的不同實施例及/或結構之間有特定的關係。
此外，其中可能用到與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵與另一個(些)元件或特徵之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則其中使用的空間相關形容詞也可相同地照著解釋。
第1圖繪示依據本揭露之一些實施例之形成一半導體裝置之一例示性方法100的流程圖。在下文中，將配合繪示於第2圖中的半導體裝置200之初始結構205，以及繪示於第3-11B圖中的半導體裝置200，詳細討論方法100。
請參照第1圖及第2圖，方法100開始於步驟102。在步驟102中，提供半導體裝置200的初始結構205。初始結構205包括基板210。基板210可以是塊材(bulk)矽基板。另外，基板210可包括元素半導體、例如，矽或鍺的晶體結構；化合物半導體，例如，矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；或上述之組合。基板210亦可包括絕緣體上覆矽(silicon-on-insulator,SOI)基板。絕緣層上覆半導體基板可藉由下列方法形成，包括氧離子植入矽晶隔離(separation by implantation of oxygen,SIMOX)、晶圓接合(wafer bonding)製 程、其他合適的方法或上述之組合。
一些例示性基板210還包括絕緣層。此絕緣層可包括任何合適的材料，包括氧化矽、藍寶石及/或上述之組合。例示性絕緣層可以是埋入式氧化物(buried oxide)層。可藉由任何合適的方法形成絕緣層，例如佈植(例如氧離子植入矽晶隔離)、氧化、沉積及/或其他合適的製程。在一些例示性初始結構205中，絕緣層是矽絕緣體上基板的其中一個組成部分(例如，膜層)。
基板210亦可包括各種摻雜區域。摻雜區域可摻雜下列摻質，包括P型摻質，例如，硼或二氟化硼(BF2)；N型摻質例如，磷或砷；或上述之組合。摻雜區域可以直接形成在基板210上、在P型井結構中、在N型井結構中、在雙井結構(dual-well structure)中或使用凸起結構(raised structure)。基板210還可包括各種主動區域，例如配置用於N型金屬氧化物半導體電晶體元件的區域，以及配置用於P型金屬氧化物半導體電晶體元件的區域。
基板210亦可包括隔離特徵220。隔離特徵220用以隔離位於基板210中的各種元件。隔離特徵220包括利用不同製程所形成的不同結構。舉例而言，隔離特徵220可包括淺溝隔離(STI)特徵。淺溝隔離特徵的形成可包括在基板210中蝕刻一溝槽，並且將絕緣材料填入此溝槽中。絕緣材料包括，例如，氧化矽、氮化矽或氮氧化矽。上述經過填充的溝槽可具有多層結構，例如，熱氧化物襯層以及填充於溝槽中的氮化矽。可實施化學機械研磨(chemical mechanical polishing,CMP)製程以 回蝕刻多餘的絕緣材料，並且平坦化隔離特徵220的頂表面。
初始結構205亦包括多個第一導電特徵230位於基板210之上。在一些實施例中，第一導電特徵230可以是閘極結構，此閘極結構包括高介電常數材料/金屬閘極堆疊(high-k/metal gate stacks,HK/MGs)。另外，在一些實施例中，第一導電特徵230亦可包括內連線結構的一部分，例如，接觸結構、金屬導孔(metal via)及/或金屬線。在一實施例中，第一導電特徵230包括電極、電容、電阻及/或電阻的一部分。為了簡化與清楚說明，在此將第一導電特徵230稱為高介電常數材料/金屬閘極堆疊230。
高介電常數材料/金屬閘極堆疊230可包括閘極介電層與金屬閘極電極層。高介電常數材料/金屬閘極堆疊230的閘極介電層可包括氧化鑭(LaO)、氧化鋁(AlO)、氧化鋯(ZrO)、氧化鈦(TiO)、五氧化二鉭(Ta2O5)、三氧化二釔(Y2O3)、鈦酸鍶(SrTiO3)、鈦酸鋇(BaTiO3)、氧化鋯鋇(BaZrO)、氧化鉿鋯(HfZrO)、氧化鉿鑭(HfLaO)、氧化鉿矽(HfSiO)、氧化鑭矽(LaSiO)、氧化鋁矽(AlSiO)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、鈦酸鋇鍶((Ba,Sr)TiO3)、三氧化二鋁(Al2O3)、四氮化三矽(Si3N4)、氮氧化物(氮氧化矽)或其他合適的材料。可藉由合適的方法形成閘極介電層，例如化學氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)、熱氧化或臭氧氧化、其他合適的製程或上述之組合。
金屬閘極電極層可包括單層或多層，例如金屬層、襯層、濕潤層及黏著層。金屬閘極可包括鈦(Ti)、銀(Ag)、 鋁(Al)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)、氮化鈦(TiN)、氮化鉭(TaN)、釕(Ru)、鉬(Mo)、鋁(Al)、氮化鎢(WN)、銅(Cu)、鎢(W)或其他合適的材料。可藉由合適的方法形成金屬閘極，例如原子層沉積、物理氣相沉積(physical vapor deposition,PVD)、化學氣相沉積或其他合適的製程。
在一些實施例中，先形成虛設閘極堆疊(dummy gate stacks)，接著，在實施高溫熱製程之後，再利用高介電常數材料/金屬閘極堆疊230取代虛設閘極堆疊。高溫熱製程可包括，例如，在源極/汲極形成期間的熱製程。虛設閘極堆疊可包括虛設閘極介電層與多晶矽層，且可藉由沉積製程、圖案化製程及蝕刻製程形成虛設閘極堆疊。
在本實施例中，第一硬罩幕(hard mask,HM)235形成於每一個高介電常數材料/金屬閘極堆疊230的頂部之上。第一硬罩幕235可包括鈦、氧化鈦、氮化鈦、氮化鈦矽(TiSiN)、鉭、氧化鉭、氮化鉭、氮化鉭矽(TaSiN)、氮化矽、氧化矽、碳化矽、碳氮化矽(silicon carbide nitride)、錳、鈷、釕、氮化鎢、氮化鋁、氧化鋁及/或其他合適的材料。可藉由沉積製程、微影圖案化製程及蝕刻製程形成第一硬罩幕235。
在一些實施例中，側壁間隔物240可沿著高介電常數材料/金屬閘極堆疊230的側壁形成。側壁間隔物240可包括介電材料，例如氮化矽。另外，側壁間隔物240可包括碳化矽、氮氧化矽及/或其他合適的材料。可先沉積閘極側壁間隔物層，接著非等向性(anisotropic)乾式蝕刻此閘極側壁間隔物 層，以形成側壁間隔物240。
初始結構205亦可包括第二導電特徵250位於基板210之上。第二導電特徵250的頂表面與第一導電特徵230的頂表面可不在同一水平面上。舉例而言，第二導電特徵250的頂表面實質上低於第一導電特徵230的頂表面。可藉由沉積、微影及蝕刻形成第二導電特徵250。
在一些實施例中，第二導電特徵250為源極/汲極特徵，第二導電特徵250靠近高介電常數材料/金屬閘極堆疊230，並且被高介電常數材料/金屬閘極堆疊230彼此隔開。另外，在一些實施例中，第二導電特徵250亦可包括內連線結構的一部分，例如，接觸結構、金屬導孔(metal via)或金屬線。在一實施例中，第二導電特徵250包括電極、電容、電阻及/或電阻的一部分。為了簡化與清楚說明，在此將第二導電特徵250稱為源極/汲極特徵250。
在此，其中一個源極/汲極特徵250為源極特徵，另一個源極/汲極特徵250為汲極特徵。如圖所繪示，高介電常數材料/金屬閘極堆疊230將源極/汲極特徵250彼此隔開。在一實施例中，凹陷化靠近於高介電常數材料/金屬閘極堆疊230的一部分基板210，以形成源極/汲極凹口，且接著形成源極/汲極特徵250於此源極/汲極凹口上。可藉由下列方法形成源極/汲極特徵250，例如磊晶成長製程(epitaxial growing processes)、化學氣相沉積、氣相磊晶製程(VPE)及/或超高真空化學氣相沉積(UHV-CVD)、分子束磊晶(molecular beam epitaxy)及/或其他合適的製程。
源極/汲極特徵250可包括鍺(Ge)、矽(Si)、砷化鎵(GaAs)、砷化鎵鋁(AlGaAs)、矽鍺(SiGe)、磷砷化鎵(GaAsP)、鎵銻(GaSb)、銦銻(InSb)、砷化銦鎵(InGaAs)、砷化銦(InAs)或其它合適的材料。
可藉由磊晶成長製程形成源極/汲極特徵250，例如，化學氣相沉積(例如，氣相磊晶製程(vapor-phase epitaxy,VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD,UHV-CVD)、分子束磊晶及/或其他合適的製程。在源極/汲極特徵250填入源極/汲極凹口之後，進一步磊晶成長之源極/汲極特徵250的頂層水平地延伸，且開始形成晶面(facet)，例如鑽石狀晶面。在磊晶製程期間可原位(in-situ)摻雜源極/汲極特徵250。舉例而言，在一實施例中，源極/汲極特徵250包括摻雜硼的磊晶成長矽鍺層。在另一實施例中，源極/汲極特徵250包括摻雜碳的磊晶成長矽磊晶層。在又一實施例中，源極/汲極特徵250包括摻雜磷的磊晶成長矽磊晶層。在一實施例中，並未原位(in-situ)摻雜源極/汲極特徵250，而是實施佈植製程(即，接面佈植製程(junction implant process))摻雜源極/汲極特徵250。可實施一或多個退火製程，以活化摻質。退火製程包括快速熱退火(rapid thermal annealing,RTA)及/或雷射退火製程。
在本實施例中，初始結構205包括第一介電層260沉積於基板210之上。如圖所繪示，形成第一介電層260，以使其完全填充介於高介電常數材料/金屬閘極堆疊230之間的空間，並且使得源極/汲極特徵250埋設於第一介電層260之中。 第一介電層260可包括氧化矽、具有介電常數(k)低於熱氧化矽的介電材料(因此被稱為低介電常數(low-k)介電材料層)及/或其他合適的介電材料層。第一介電層260可包括單層或多層。可藉由下列製程沉積第一介電層260，包括化學氣相沉積、原子層沉積或旋轉塗佈法(spin-on coating)。
初始結構205亦可包括第二介電層270位於第一介電層260之上。第二介電層270可包括氧化矽、低介電常數(low-k)介電材料及/或其他合適的介電材料層。第二介電層270可包括單層或多層。第二介電層270在許多方面類似於如上文所討論的第一介電層260。
在本實施例中，第一介電層260及第二介電層270兩者皆不同於側壁間隔物240及第一硬罩幕235，以在後續的蝕刻製程期間實現蝕刻選擇性，此部分將於下文中詳細討論。舉例而言，在一實施例中，第一介電層260及第二介電層270兩者皆包括氧化矽，同時側壁間隔物240及第一硬罩幕235兩者皆包括氮化矽。
請參照第1圖及第3圖，在初始結構205形成之後，方法100繼續進行步驟104。在步驟104中，形成具有第一開口320的第二硬罩幕310於第二介電層270之上。在一些實施例中，高介電常數材料/金屬閘極堆疊230的次群(subset)330及源極/汲極特徵250的次群(subset)340位於第一開口320的範圍內。如圖所繪示，第一開口320具有一較大的寬度，使其延伸到高介電常數材料/金屬閘極堆疊230的次群330及源極/汲極特徵250的次群340，以獲得優點，例如放寬微影製程的解析度限 制(constrains)。
在一實施例中，第二硬罩幕310為圖案化光阻層。在其他實施例中，可藉由下列方法形成第二硬罩幕310，包括沉積次硬罩幕層(sub-HM layer)於第二介電層270上，沉積光阻層於次硬罩幕層上，圖案化上述光阻層，接著藉由經過圖案化的光阻層蝕刻次硬罩幕層，以圖案化上述次硬罩幕層，且接著藉由經過圖案化的次硬罩幕層蝕刻第二硬罩幕310，以形成第一開口320於第二硬罩幕310中。
請參照第1圖及第4圖，方法100繼續進行步驟106，藉由第一開口320蝕刻第二介電層270及第一介電層260，以形成第一溝槽410。在一些實施例中，移除介於次群330的每一個高介電常數材料/金屬閘極堆疊230之間的第二介電層270及第一介電層260，以暴露出位於第一溝槽410中的源極/汲極特徵250的次群340。因此，第一溝槽410有時亦被稱為源極/汲極接觸溝槽。如上文所述，適當地選擇溝槽蝕刻製程，以選擇性地移除第二介電層270及第一介電層260，但是實質上不蝕刻第一硬罩幕235及側壁間隔物240。因此，在蝕刻製程期間，高介電常數材料/金屬閘極堆疊230的次群330受到第一硬罩幕235及側壁間隔物240的保護。由於有適當的蝕刻選擇性，使第一溝槽410的形成具有自對準的性質，如此一來可放寬製程限制。
溝槽蝕刻製程可包括選擇性濕式蝕刻、選擇性乾式蝕刻及/或上述之組合。舉例而言，溝槽蝕刻製程可包括使用含氟蝕刻劑(fluorine-based chemistry)的電漿乾式蝕刻製 程，含氟蝕刻劑可包括，例如，四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或全氟乙烷(C2F6)。不同的蝕刻製程可各自調整各種蝕刻參數，例如，所用的蝕刻劑、蝕刻溫度、蝕刻溶液的濃度、蝕刻壓力、蝕刻劑的流速及/或其他合適的參數。
在形成第一溝槽410之後，藉由蝕刻製程移除第二硬罩幕310。在第二硬罩幕310是光阻圖案的一個實例中，由濕式剝離法(wet stripping)及/或電漿灰化法(plasma ashing)移除第二硬罩幕310。
請參照第1圖及第5圖，方法100繼續進行步驟108，沉積第一導電層420於第一溝槽410中。如圖所繪示，第一導電層420在第一溝槽410的範圍內朝向延伸次群340的源極/汲極特徵250。在沉積第一導電層420之前，沉積第一阻障層415於第一溝槽410中，以避免向外擴散(out-diffusion)及/或提供材料的黏著性。第一阻障層415在第一溝槽410的範圍內朝向延伸次群340的源極/汲極特徵250。第一阻障層415可包括氮化鈦、氮化鉭、氮化鎢、矽氮化鈦(TiSiN)或矽氮化鉭(TaSiN)。第一導電層420可包括金屬層，例如銅、鋁、鎢、銅、銅鎂(copper magnesium)、銅鋁(copper aluminum,CuAl)或銅矽(copper silicon,CuSi)或其他合適的導電材料。可藉由下列製程沉積第一阻障層415及第一導電層420，例如，物理氣相沉積、化學氣相沉積、金屬有機物化學氣相沉積(metal-organic chemical vapor deposition,MOCVD)或鍍覆製程(plating)。
請參照第1圖及第6圖，方法100繼續進行步驟 110，凹陷化第一導電層420及第二介電層270，以提供一平坦的表面用於後續的製程，例如微影製程。在一些實施例中，實施化學機械研磨製程，以移除多餘的第一導電層420及第二介電層270。餘留在第一溝槽410中的第一導電層420形成第一導電特徵結構425，其中第一導電特徵結構425的側壁上具有第一阻障層415。第一阻障層415及側壁間隔物240使第一導電特徵結構及與其相鄰的高介電常數材料/金屬閘極堆疊230彼此隔開。
請參照第1圖及第7圖，方法100繼續進行步驟112，凹陷化第一導電層420，以形成次溝槽(sub-trench)430。在一些實施例中，藉由選擇性蝕刻製程凹陷化第一導電特徵結構425，其中此選擇性蝕刻製程會蝕刻第一導電特徵結構425及第一阻障層415，但實質上不會蝕刻側壁間隔物240、第一硬罩幕235及第一介電層260。
請參照第1圖及第8圖，方法100繼續進行步驟114，在次溝槽430中餘留的第一導電特徵結構425之上形成第三硬罩幕440。第三硬罩幕440可包括鈦、氧化鈦、氮化鈦、矽氮化鈦、鉭、氧化鉭、氮化鉭、矽氮化鉭、氮化矽、氧化矽、碳化矽、碳氮化矽及/或其他合適的材料。在一些實施例中，第三硬罩幕440的材料不同於側壁間隔物240及第一硬罩幕235，以在後續的蝕刻製程期間實現蝕刻選擇性，此部分將於下文中詳細討論。可藉由下列方法形成第三硬罩幕440，包括將硬罩幕層填入次溝槽430中，且實施化學機械研磨製程移除多餘的硬罩幕層。
請參照第1圖及第9A圖，方法100繼續進行步驟116，在第一介電層260、高介電常數材料/金屬閘極堆疊230及第一導電特徵結構425之上形成第四硬罩幕510。如圖所繪示，第四硬罩幕510定義第二開口515，其中第二開口515暴露側壁間隔物240(標記為240A)及次群330的其中一個高介電常數材料/金屬閘極堆疊230之第一硬罩幕235(分別標記為230A與235A)的第一部分，同時高介電常數材料/金屬閘極堆疊230A之第一硬罩幕235的第二部分受到第四硬罩幕510所覆蓋，此第二部分標記為235B。次群330的其他高介電常數材料/金屬閘極堆疊標記為230B，且高介電常數材料/金屬閘極堆疊230B也受到第四硬罩幕510所覆蓋。第四硬罩幕510在許多方面類似於如上文所討論的第3圖之第二硬罩幕310。在一實施例中，第四硬罩幕510為藉由微影製程形成的圖案化光阻層。
另外，在一些實施例中，第四硬罩幕510所定義之第二開口的寬度大於如第9A圖所繪示的第二開口515。例如，請參照第9B圖，在第四硬罩幕510所定義之第二開口(標記為516，如第9B圖所繪示)的範圍中，相鄰於高介電常數材料/金屬閘極堆疊230的一部分第一導電特徵結構425及其所對應的第三硬罩幕440被暴露，此部分標記為第一導電特徵結構425A。在又一實施例中，第二開口516具有一較大的寬度，使其延伸到相鄰的第一導電特徵結構425，以獲得優點，例如放寬微影製程的解析度限制。
請參照第1圖及第10A圖(請配合第9A圖中所述的製程)，方法100繼續進行步驟118，藉由第二開口515移除第一 硬罩幕的第一部分235A及暴露的側壁間隔物240A，以形成第二溝槽610。可選擇溝槽蝕刻製程，以選擇性地移除側壁間隔物240A及第一硬罩幕的第一部分235A，但是實質上不蝕刻高介電常數材料/金屬閘極堆疊230A。如圖所繪示，形成第二溝槽610，以在第二溝槽610的範圍中暴露出第二部分235B、一部分的高介電常數材料/金屬閘極堆疊230A及相鄰之源極/汲極特徵250的一部分250A。因此第二溝槽610有時亦被稱為毗連式接觸(butted contact)溝槽。蝕刻製程可包括濕式蝕刻、乾式蝕刻或上述之組合。
如上文配合第9B圖所述，在一些實施例中，在第二開口(標記為516，如第9B圖所繪示)的範圍中，一部分的第一導電特徵結構425A及其所對應的第三硬罩幕440被暴露。在此情況下，可選擇蝕刻製程，以蝕刻第一硬罩幕235及側壁間隔物240A，但是實質上不蝕刻高介電常數材料/金屬閘極堆疊230A、第三硬罩幕440及第一導電特徵結構425A。如第10B圖所繪示，在這樣的實施例中，在第二開口516的範圍中，第三硬罩幕440的暴露部分及第一導電特徵結構425A作為蝕刻製程期間的次蝕刻罩幕(sub-etch-mask)，以保護相鄰的高介電常數材料/金屬閘極堆疊230B，以及沿著相鄰的高介電常數材料/金屬閘極堆疊230B形成之側壁間隔物240。由於有適當的蝕刻選擇性，使第二溝槽610的形成具有自對準的性質，如此一來可放寬製程限制。
之後，繼續對第9A圖所述的實施例及第9B圖所述的實施例進行其他合適的蝕刻製程，以移除第四硬罩幕510， 如第10C圖所示。
請參照第1圖及第11A圖，方法100繼續進行步驟120，沉積第二導電層710於第二溝槽610中。第二導電層710可包括金屬層，例如銅、鋁、鎢、銅、銅錳(CuMn)、銅鋁(CuAl)或銅矽(CuSi)或其他合適的導電材料。在一些實施例中，在沉積第二導電層710之前，沉積第二阻障層705於第二溝槽610中，以避免向外擴散(out-diffusion)及/或提供材料的黏著性。第二阻障層705可包括氮化鈦、氮化鉭、氮化鎢、矽氮化鈦(TiSiN)或矽氮化鉭(TaSiN)。可沉積第二阻障層705直接沿著暴露的高介電常數材料/金屬閘極堆疊230A之側壁、沿著第三硬罩幕440的側壁、位於沿著第一導電特徵結構425側壁的第一阻障層415上，以及位於源極/汲極特徵250的部分250A之側壁上。在本實施例中，第二阻障層705及第二導電層710的形成在許多方面類似於如上文所討論的第5圖之第一導電層420。
在一些實施例中，實施化學機械研磨製程，以移除多餘的第一導電層710，並且餘留在第二溝槽610中的第二導電層710形成第二導電特徵結構715，如第11B圖所示。因此，第一導電特徵結構425與第二導電特徵結構715結合，以提供毗連式接觸(butted contact)，使得高介電常數材料/金屬閘極堆疊230A與及各自的源極/汲極特徵250之間存在電性連接。第一阻障層415及第二阻障層705設置於第一導電特徵結構425與第二導電特徵結構715之間。
在方法100的其他實施例中，在方法100的各個製程階段進行之前、當中或之後可能具有額外的操作步驟，且方 法100的一些製程步驟可以被取代、省略或調整順序。
半導體裝置200可包括其他額外的特徵，這些特徵其可藉由後續的製程形成。例如，形成各種通孔/導線及多層內連線特徵(例如，金屬層和層間介電層)於基板210上。舉例而言，多層內連線特徵可包括垂直內連線，例如一般的通孔或接觸，以及水平內連線，例如金屬線。各種不同的內連線特徵可選用各種導電材料，包括銅、鎢及/或矽化物。在一實施例中，利用鑲嵌(damascene)製程及/或雙鑲嵌(dual damascene)製程形成與銅相關的多層內連線結構。
綜上所述，可理解的是，本揭露提供一種形成毗連式接觸(butted contact)的方法。此方法係先形成毗連式接觸的第一部分，並在形成毗連式接觸之第二部分的製程期間，利用此第一部分作為次刻蝕罩幕，以保護相鄰的高介電常數材料/金屬閘極堆疊之側壁間隔物。此方法顯示在形成毗連式接觸的期間，能夠抑制因金屬閘極與側壁間隔物之損失而引起的金屬閘極漏電流(leakage)。此方法也實施入射面的平坦化，以改善製程容許度。此方法提供具有自對準性質之毗連式接觸的形成製程，可放寬製程限制。
本揭露提供製造半導體裝置的許多不同實施例，相較於現有的方法，這些實施例可在一個或多個方面提供改善。在一實施例中，半導體裝置的形成方法包括形成第一閘極結構於基板上。第一閘極結構包括閘極介電層及閘極電極。上述半導體裝置的形成方法亦包括形成源極/汲極特徵於基板中且鄰近第一閘極結構，形成介電層於第一閘極結構及源極/汲 極特徵之上，移除介電層的一部分，以形成暴露出第一閘極結構及源極/汲極特徵的第一溝槽，形成第一導電特徵結構於第一溝槽中，移除第一閘極結構的第一部分，以形成第二溝槽。第二溝槽暴露出第一閘極結構的第二部分，且其中第一部分面向第一導電特徵結構。上述半導體裝置的形成方法亦包括形成第二導電特徵結構於第二溝槽中。
在另一實施例中，半導體裝置的形成方法包括提供初始結構。上述初始結構包括形成閘極堆疊於基板上。上述閘極堆疊包括閘極電極、設置於閘極電極上的硬罩幕以及沿著閘極電極之側壁設置的側壁間隔物。此半導體裝置的形成方法亦包括形成源極/汲極特徵於基板中且鄰近第一閘極結構，形成介電層於閘極堆疊及源極/汲極特徵之上，移除介電層的一部分，以形成暴露出源極/汲極特徵的第一溝槽，且閘極電極受到硬罩幕及側壁間隔物所保護。此半導體裝置的形成方法亦包括形成第一導電特徵結構於第一溝槽中，移除一部分的硬罩幕、側壁間隔物及閘極電極，以形成第二溝槽。在第二溝槽中暴露出閘極電極的餘留部分，且其中在第二溝槽中暴露出源極/汲極特徵之側壁的一部分。此半導體裝置的形成方法亦包括形成第二導電特徵結構於第二溝槽中。
在又一實施例中，半導體裝置包括第一閘極結構設置於基板上。第一閘極結構包括第一閘極電極及設置於第一閘極電極上的硬罩幕。此半導體裝置亦包括源極/汲極特徵設置於基板中且鄰近第一閘極結構，第一側壁間隔物，沿著第一閘極電極的第一側壁設置，第一阻障層，沿著第一閘極電極的 第二側壁設置。第一閘極電極的第二側壁與第一閘極電極的第一側壁位於相對的兩側，且硬罩幕的第二側壁與硬罩幕的第一側壁位於相對的兩側。第一阻障層定義第一凹口。此半導體裝置亦包括第一導電特徵結構設置在第一凹口中，第二阻障層直接設置於源極/汲極特徵上且定義第二凹口。第二阻障層的一部分物理性地接觸第一阻障層。此半導體裝置亦包括第二導電特徵結構，設置在第二凹口中。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與本揭露介紹的實施例相同的優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
雖然本揭露已以數個較佳實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作任意之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧半導體裝置
210‧‧‧基板
220‧‧‧隔離特徵
230A、230B‧‧‧第一導電特徵(高介電常數材料/金屬閘極堆疊)
235‧‧‧第一硬罩幕
235B‧‧‧第二部分
240‧‧‧側壁間隔物
250‧‧‧第二導電特徵(源極/汲極特徵)
250A‧‧‧部分
260‧‧‧第一介電層
330、340‧‧‧次群
415‧‧‧第一阻障層
420‧‧‧第一導電層
425‧‧‧第一導電特徵結構
440‧‧‧第一硬罩幕
610‧‧‧第二溝槽(毗連式接觸溝槽)
705‧‧‧第二阻障層
710‧‧‧第二導電層
715‧‧‧第二導電特徵結構
730‧‧‧毗連式接觸

Claims (10)

  1. 一種半導體裝置之形成方法，包括：形成一第一閘極結構於一基板上，其中該第一閘極結構包括一閘極介電層及一閘極電極；形成一源極/汲極特徵於該基板中且鄰近該第一閘極結構；形成一介電層於該第一閘極結構及該源極/汲極特徵之上；移除該介電層的一部分，以形成暴露出該第一閘極結構及該源極/汲極特徵的一第一溝槽；形成一第一導電特徵結構於該第一溝槽中；移除該第一閘極結構的一第一部分，以形成一第二溝槽，其中該第二溝槽暴露出該第一閘極結構的一第二部分，且其中該第一部分面向該第一導電特徵結構；以及形成一第二導電特徵於該第二溝槽中。
  2. 如申請專利範圍第1項所述之半導體裝置之形成方法，其中該第一閘極結構的該第二部分包括該閘極介電層的一部分及該閘極電極的一部分。
  3. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括形成一第一阻障層於該第一溝槽之中，以及形成一第二阻障層於該第二溝槽之中，其中該第一阻障層物理性地接觸該第二阻障層。
  4. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括沿著該第一閘極結構的一側壁形成一側壁間隔物；其中移除該第一閘極結構的該第一部分以形成該第二溝槽包括移除沿著該第一閘極結構該側壁形成的該側壁間隔 物。
  5. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括沿著該第一閘極結構的一側壁形成一側壁間隔物；其中形成該第一導電特徵結構於該第一溝槽中包括形成該第一導電特徵結構直接位於沿著該第一閘極結構之該側壁形成的該側壁間隔物之上。
  6. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括形成一第二閘極結構於該基板上，其中該第二閘極結構包括一閘極介電層及一閘極電極；其中該源極/汲極特徵設置於該第一閘極結構與該第二閘極結構之間；其中形成該介電層於該第一閘極結構及該源極/汲極特徵之上包括形成該介電層於該第二閘極結構之上；其中移除該介電層的該部分以形成暴露出該第一閘極結構及該源極/汲極特徵的該第一溝槽更包括該第一溝槽暴露出該第二閘極結構；形成一圖案化硬罩幕層於該第一導電特徵結構之上，其中該圖案化硬罩幕層定義一開口，且該開口暴露出該第一閘極結構的一部分；其中在移除該第一閘極結構的該第一部分以形成該第二溝槽的期間，第二閘極結構受到該圖案化硬罩幕層所覆蓋。
  7. 如申請專利範圍第1項所述之半導體裝置之形成方法，更包括：在形成該第一導電特徵結構於該第一溝槽中之後，實施一 化學機械研磨製程，以平坦化該介電層、該第一閘極結構及該第一導電特徵結構的頂部表面。
  8. 一種半導體裝置之形成方法，包括：形成一閘極堆疊於一基板上，其中該閘極堆疊包括一閘極電極、設置於該閘極電極上的一硬罩幕以及沿著該閘極電極之側壁設置的側壁間隔物；形成一源極/汲極特徵於該基板中且鄰近該第一閘極結構；形成一介電層於該閘極堆疊及該源極/汲極特徵之上；移除該介電層的一部分，以形成暴露出該源極/汲極特徵的一第一溝槽，且該閘極電極受到該硬罩幕及該等側壁間隔物所保護；形成一第一導電特徵結構於該第一溝槽中；移除一部分的該硬罩幕、該側壁間隔物及該閘極電極，以形成一第二溝槽，其中在該第二溝槽中暴露出該閘極電極的一餘留部分，且其中在該第二溝槽中暴露出該源極/汲極特徵之側壁的一部分；以及形成一第二導電特徵結構於該第二溝槽中。
  9. 一種半導體裝置，包括：一第一閘極結構，設置於一基板上，其中該第一閘極結構包括一第一閘極電極及設置於該第一閘極電極上的一硬罩幕；一源極/汲極特徵，設置於該基板中且鄰近該第一閘極結構；一第一側壁間隔物，沿著該第一閘極電極的一第一側壁設置； 一第一阻障層，沿著該第一閘極電極的一第二側壁設置，其中該第一閘極電極的該第二側壁與該第一閘極電極的該第一側壁位於相對的兩側，且該硬罩幕的一第二側壁與該硬罩幕的一第一側壁位於相對的兩側，其中該第一阻障層定義一第一凹口；一第一導電特徵結構，其中一第二硬罩幕位於該第一導電特徵結構上，且該第一導電特徵結構設置在該第一凹口中；一第二阻障層，直接設置於該源極/汲極特徵上，且該第二阻障層定義一第二凹口，其中該第二阻障層的一部分物理性地接觸該第一阻障層；以及一第二導電特徵結構，設置在該第二凹口中。
  10. 如申請專利範圍第9項所述之半導體裝置，更包括：一第二閘極結構，設置於該基板上，其中該第二閘極結構包括一第二閘極電極及設置於該第二閘極電極上的一第二硬罩幕，其中該源極/汲極特徵設置於該第一閘極結構與第二閘極結構之間；以及一第二側壁間隔物，沿著該第二閘極電極的一第三側壁設置，其中該第二阻障層的一部分物理性地接觸該第二側壁間隔物。
TW104140482A 2015-08-19 2015-12-03 半導體裝置及其形成方法 TWI582904B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/830,217 US9564363B1 (en) 2015-08-19 2015-08-19 Method of forming butted contact

Publications (2)

Publication Number Publication Date
TW201709415A TW201709415A (zh) 2017-03-01
TWI582904B true TWI582904B (zh) 2017-05-11

Family

ID=57908788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104140482A TWI582904B (zh) 2015-08-19 2015-12-03 半導體裝置及其形成方法

Country Status (3)

Country Link
US (1) US9564363B1 (zh)
CN (1) CN106469684B (zh)
TW (1) TWI582904B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141228A1 (en) * 2015-11-16 2017-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor and manufacturing method thereof
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10204861B2 (en) * 2017-01-05 2019-02-12 Globalfoundries Inc. Structure with local contact for shorting a gate electrode to a source/drain region
US10658237B2 (en) * 2018-07-31 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices
US11437284B2 (en) * 2018-08-31 2022-09-06 Applied Materials, Inc. Contact over active gate structure
US11139212B2 (en) * 2018-09-28 2021-10-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method for making
US11721728B2 (en) * 2020-01-30 2023-08-08 Globalfoundries U.S. Inc. Self-aligned contact
US11417744B2 (en) 2020-09-24 2022-08-16 Nanya Technology Corporation Semiconductor structure having buried gate electrode with protruding member and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737411A (en) * 2006-03-28 2007-10-01 Taiwan Semiconductor Mfg Co Ltd Method for forming a semiconductor structure and an NMOS transistor
US8178410B1 (en) * 2011-04-21 2012-05-15 Anpec Electronics Corporation Method for fabricating a semiconductor power device
TW201320345A (zh) * 2011-10-01 2013-05-16 Intel Corp 用於非平面電晶體之源極／汲極接點
US20140342517A1 (en) * 2013-05-14 2014-11-20 Anpec Electronics Corporation Method for fabricating trench type power semiconductor device
TW201521206A (zh) * 2008-09-08 2015-06-01 Semiconductor Components Ind 具有豎直電荷補償結構和次級表面連接層的半導體裝置以及方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866449A (en) * 1997-10-27 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Method of making polysilicon-via structure for four transistor, triple polysilicon layer SRAM cell including two polysilicon layer load resistor
US5998249A (en) * 1998-05-29 1999-12-07 Taiwan Semiconductor Manufacturing Company Ltd. Static random access memory design and fabrication process featuring dual self-aligned contact structures
US7279379B2 (en) * 2004-04-26 2007-10-09 Micron Technology, Inc. Methods of forming memory arrays; and methods of forming contacts to bitlines
JP4762060B2 (ja) * 2006-06-13 2011-08-31 株式会社東芝 半導体記憶装置およびその製造方法
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US8952547B2 (en) * 2007-07-09 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact structure with first/second contacts formed in first/second dielectric layers and method of forming same
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
KR101168338B1 (ko) * 2011-02-28 2012-07-31 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 제조방법
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
CN103165671B (zh) * 2011-12-12 2015-10-14 上海华虹宏力半导体制造有限公司 Mos器件及其制备方法
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8796760B2 (en) * 2012-03-14 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor and method of manufacturing the same
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8850369B2 (en) * 2012-04-20 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal cut process flow
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9337083B2 (en) * 2013-03-10 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer metal contacts
US9252047B2 (en) * 2014-01-23 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd Interconnect arrangement with stress-reducing structure and method of fabricating the same
US9412700B2 (en) * 2014-10-15 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737411A (en) * 2006-03-28 2007-10-01 Taiwan Semiconductor Mfg Co Ltd Method for forming a semiconductor structure and an NMOS transistor
TW201521206A (zh) * 2008-09-08 2015-06-01 Semiconductor Components Ind 具有豎直電荷補償結構和次級表面連接層的半導體裝置以及方法
US8178410B1 (en) * 2011-04-21 2012-05-15 Anpec Electronics Corporation Method for fabricating a semiconductor power device
TW201320345A (zh) * 2011-10-01 2013-05-16 Intel Corp 用於非平面電晶體之源極／汲極接點
US20140342517A1 (en) * 2013-05-14 2014-11-20 Anpec Electronics Corporation Method for fabricating trench type power semiconductor device

Also Published As

Publication number Publication date
US20170053827A1 (en) 2017-02-23
CN106469684A (zh) 2017-03-01
TW201709415A (zh) 2017-03-01
CN106469684B (zh) 2019-08-30
US9564363B1 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
US11855087B2 (en) Semiconductor device and fabricating the same
US11670717B2 (en) Structure of S/D contact and method of making same
US10325816B2 (en) Structure and method for FinFET device
TWI582904B (zh) 半導體裝置及其形成方法
US9318606B2 (en) FinFET device and method of fabricating same
US9349866B2 (en) Structure and method for FinFET device
TWI567981B (zh) 鰭部件的結構及其製造方法
TW201428976A (zh) 半導體元件與其製造方法
US20140203351A1 (en) Vertical Tunneling Field-Effect Transistor Cell and Fabricating the Same
US12009253B2 (en) Semiconductor structure with staggered selective growth
TWI555067B (zh) 積體電路裝置及其製造方法
US10115796B2 (en) Method of pulling-back sidewall metal layer
US10163719B2 (en) Method of forming self-alignment contact
TW202221793A (zh) 半導體裝置及其形成方法
US10516051B2 (en) FinFET and method of fabrication thereof
TW201733003A (zh) 半導體裝置之形成方法
US20230290824A1 (en) Semiconductor device structure and method for forming the same