TWI392030B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI392030B
TWI392030B TW98131017A TW98131017A TWI392030B TW I392030 B TWI392030 B TW I392030B TW 98131017 A TW98131017 A TW 98131017A TW 98131017 A TW98131017 A TW 98131017A TW I392030 B TWI392030 B TW I392030B
Authority
TW
Taiwan
Prior art keywords
layer
region
gate
semiconductor device
fabricating
Prior art date
Application number
TW98131017A
Other languages
English (en)
Other versions
TW201017776A (en
Inventor
Matt Yeh
Fang Wen Tsai
Chi Chun Chen
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201017776A publication Critical patent/TW201017776A/zh
Application granted granted Critical
Publication of TWI392030B publication Critical patent/TWI392030B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置的製造方法
本發明係有關於半導體裝置的製造方法，且特別是有關於一種金屬閘極結構的製造方法。
隨著半導體裝置持續的微縮化，目前已採用高介電常數材料與金屬來作為金氧半電晶體(MOSFET)的閘極堆疊。在此類元件中，金屬層需依照n型MOSFET或p型MOSFET調整適當的功函數，以達到所期望之臨界電壓(threshold voltage)。在目前的製程中，n型MOSFET與p型MOSFET的金屬層會經過一道蝕刻程序進行圖案化。然而，以乾蝕刻程序進行圖案化可能會造成光阻殘留，且難以將之去除。另一方面，若使用濕蝕刻程序進行圖案化可能會有側向蝕刻的問題，造成圖案化之輪廓不佳。
本發明提供一種半導體裝置的製造方法。在一實施例中，本發明之方法包括：提供一半導體基底，其具有第一區與第二區；形成第一閘極堆疊於第一區且形成第二閘極堆疊於第二區，第一閘極堆疊與第二閘極堆疊各自包含一虛置閘極；從第一閘極堆疊與第二閘極堆疊中去除虛置閘極，以形成一溝槽；形成一金屬層填入部分溝槽；形成一氧化層於金屬層上，且填滿溝槽之其餘部分；對氧化層進行第一處理；形成一圖案化光阻層於第一區上之氧化層；對第二區上之氧化層進行第二處理；蝕刻第二區上之氧化層；蝕刻第二區上之金屬層；去除圖案化光阻層；以及，去除第一區上之氧化層。
在另一實施例中，本發明之方法包括：提供一半導體基底，其包含第一閘極結構於第一區上以及第二閘極結構於第二區上，第一閘極結構與第二閘極結構各自包含一虛置閘極；從第一閘極結構與第二閘極結構中去除虛置閘極，以形成一閘極溝槽；形成一金屬層填入部分閘極溝槽；形成一氧化層於金屬層上，且填滿閘極溝槽之其餘部分；對氧化層進行第一處理；形成一圖案化光阻層於第一區上之氧化層；對第二區上之氧化層進行第二處理；濕蝕刻第二區上之氧化層；濕蝕刻第二區上之金屬層；去除圖案化光阻層；以及，濕蝕刻第一區上之氧化層。
在又一實施例中，本發明之方法包括：提供一半導體基底，其具有第一閘極結構於第一區以及第二閘極結構於第二區，第一閘極結構與第二閘極結構各自包含一高介電常數層及一虛置閘極於高介電常數層上；從第一閘極堆疊與第二閘極堆疊中去除虛置閘極，以形成一閘極溝槽；形成一金屬層於基底上以填入部分閘極溝槽；形成一硬罩幕層於金屬層上，且填滿閘極溝槽之其餘部分；對硬罩幕層進行第一處理；形成一圖案化光阻層以保護第一區上之硬罩幕層；對第二區上未受保護之硬罩幕層進行第二處理；以第一濕蝕刻程序蝕刻第二區上未受保護之硬罩幕層；以第二濕蝕刻程序蝕刻第二區上之金屬層；去除圖案化光阻層；以及，以第三濕蝕刻程序去除第一區上之硬罩幕層。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
以下將說明本發明之各種實施例，在本說明書的各種例子中可能會出現重複的元件符號以便簡化描述，但這不代表在各個實施例及/或圖示之間有何特定的關連。再者，當提到某一元件位在另一元件“之上”或“上方”，可代表兩元件之間直接接觸或中間更插有其他元件或膜層。為了簡化圖示與突顯本發明之特徵，各元件之間可能未照實際比例描繪。
第1圖為一流程圖，其顯示依照本發明實施例製作一金屬閘極結構之方法100。第2~4圖為一系列剖面圖，其顯示一具有金屬閘極結構之半導體裝置200的製作流程。以下將配合第1~4圖說明本發明實施例之製作方法100。
請參照第1、2圖，首先在一半導體基底210上形成各種閘極材料層(步驟102)。在一實施例中，半導體基底210包含矽。此外，半導體基底210也可包含鍺、矽鍺、或其他合適的半導體材料。在其他實施例中，半導體基底210可包含碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵砷(GaAsP)、砷化鋁鎵(AlGaAs)、磷化鎵銦(GaInP)、或前述之組合。半導體基底210包含n型場效電晶體(NFET)區211a與p型場效電晶體(PFET)區211b。
在一實施例中，高介電常數層212形成在半導體基底210上。高介電常數層212可用適當的方法形成，例如原子層沈積(ALD)、有機金屬化學氣相沉積(MOCVD)、物理氣相沉積(PVD)、紫外光-臭氧氧化法、分子束磊晶(MBE)等。在一實施例中，高介電常數層212包含HfO2 。此外，高介電常數層212可包含金屬氮化物、金屬矽化物、或其他金屬氧化物。在其他實施例中，高介電常數層212包含HfSiO、HfSiON、HfZrO或其他合適的高介電常數材料。高介電常數層212的厚度約從10到30。
在高介電常數層212上形成第一金屬層214，作為後續之濕蝕刻停止層。第一金屬層214可包含氮化鉭(TaN)、氮化鉭矽(TaSiN)、鎢、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮化鈦鋁(TiAlN)、鋁、氮化鈦(TiN)、鈦等。第一金屬層214的厚度約從10到200。
界面層216可額外地形成在高介電常數層212與半導體基底210之間。在一實施例中，界面層216為一薄氧化矽層，在形成高介電常數層212之前先形成在半導體基底210上。界面層216可用原子層沈積或熱氧化法形成。界面層216的厚度約從5到10。
在第一金屬層214上形成一虛置閘極層。在一實施例中，虛置閘極層為利用矽烷(SiH4 )作為前驅物，以化學氣相沉積法所形成之複晶矽。
接下來，將上述各種閘極材料層圖案化以形成虛置閘極堆疊(步驟104)。在一實施例中，一圖案化光阻層係形成在上述閘極材料層之上作為罩幕。在本例中，圖案化光阻層係形成在複晶矽層上。此圖案化光阻層可使用微影技術形成，包括光阻塗佈、軟烤、光罩對準、曝光、曝光後烘烤、顯影、硬烤等。微影曝光程序可使用其他方式取代，例如無光罩微影技術、電子束寫入、離子束寫入、分子拓印等。此外，可使用一硬罩幕來圖案化虛置閘極堆疊，例如沉積一硬罩幕在基底上，然後以微影與蝕刻技術將之圖案化。
以第一蝕刻程序去除圖案化光阻層開口內的虛置閘極層、第一金屬層214、高介電常數層212，以形成虛置閘極堆疊。在一實施例中，第一蝕刻程序為濕蝕刻。在另一實施例中，第一蝕刻程序為使用含氟電漿(例如CF4 )之乾蝕刻以去除複晶矽。另外，第一蝕刻程序可包括數道蝕刻步驟以去除各種閘極材料層。之後，將圖案化光阻層去除。
接下來，形成各種電晶體元件(步驟106)。以虛置閘極堆疊為佈植罩幕，利用離子佈植在基底中形成輕摻雜源/汲極區(LDD)。
在虛置閘極堆疊的側壁形成間隔物218。例如，可利用化學氣相沉積與乾蝕刻，形成氮化矽材質的間隔物218。之後，以另一道離子佈植在基底中形成源/汲極區。在源/汲極區可形成矽化物以降低接觸電阻。
形成內層介電層(ILD)220於基底210上。內層介電層220包含氧化矽、低介電常數材料、或其他適合的介電材料，可用化學氣相沉積(CVD)或其他適合的方式形成。例如，可以高密度電漿CVD形成內層介電層220。內層介電層220係位於數個虛置閘極堆疊之間以及虛置閘極堆疊之上。
以化學機械研磨(CMP)對內層介電層220進行研磨以降低其高度，直到露出n型場效電晶體區211a與p型場效電晶體區211b的虛置閘極堆疊。
接下來，去除虛置閘極(步驟108)。以蝕刻程序去除虛置閘極後，形成如第2圖所示之閘極溝槽。在本例中，NFET區211a與PFET區211b各有一閘極溝槽。
於基底上形成第二金屬層222(步驟110)。如第2圖所示，第二金屬層222沉積在閘極溝槽中與內層介電層220上。在閘極溝槽中的第二金屬層222係位於第一金屬層214上與間隔物218的側壁。在一實施例中，第二金屬層222包含一p型金屬(調整成具有適合p型電晶體的功函數)。第二金屬層222可用物理氣相沉積或其他適合的方法形成。第二金屬層222可包含TiN、Ti、WN、TaN、TaSiN、MoN、W、TaC、TaCN、TiAlN、Al、或前述之組合。第二金屬層222的厚度約從10到200。此外，第二金屬層222也可包含n型金屬(調整成具有適合n型電晶體的功函數)。
於基底上形成一硬罩幕層224(步驟112)。硬罩幕層224實質上填入閘極溝槽中。硬罩幕層224包含氧化物，例如氧化矽。在其他實施例中，硬罩幕層224包含低介電常數材料，或者額外包含低介電常數材料。舉例而言，硬罩幕層224可包含旋塗式玻璃(SOG)形成之氧化物、低介電常數膜、四乙氧基矽烷(TEOS)、電漿加強CVD氧化物(PE-oxide)、高深寬比製程(high-aspect-ratio process;HARP)形成之氧化物。硬罩幕層224的厚度約從100到5000。在一實施例中，硬罩幕層224的厚度約2000。
接著，對硬罩幕層224進行第一處理(步驟114)。在一實施例中，第一處理使用乾式氧電漿(dry oxide plasma)，其製程條件例如：氬氣流量約150sccm，氧氣流量約30sccm，總氣壓約7.5mT，處理持續時間約10秒。在另一實施例中，第一處理使用硫酸和過氧化氫的混合液(sulfuric peroxide mixture;SPM)。在又一實施例中，第一處理使用臭氧與去離子水。在又另一實施例中，第一處理使用過氧化氫。
請參照第1圖與第3圖，形成一圖案化光阻226(步驟116)。在一實施例中，圖案化光阻226形成在PFET區211b。圖案化光阻226形成在硬罩幕層224上以作為蝕刻罩幕。此圖案化光阻層可使用微影技術形成，包括光阻塗佈、軟烤、光罩對準、曝光、曝光後烘烤、顯影、硬烤等。微影曝光程序可使用其他方式取代，例如電子束寫入、離子束寫入、分子拓印等。
對硬罩幕層224進行第二處理(步驟118)。此第二處理亦同時施行於圖案化光阻226。在一實施例中，第二處理使用乾式氧電漿(dry oxide plasma)，其製程條件例如：氬氣流量約120sccm，氧氣流量約60sccm，總氣壓約7.5mT，處理持續時間約20秒。在另一實施例中，第二處理使用硫酸和過氧化氫的混合液(sulfuric peroxide mixture;SPM)。在又一實施例中，第二處理使用臭氧與去離子水。在又另一實施例中，第二處理使用過氧化氫。
請參照第1圖與第4圖，對露出的硬罩幕進行濕蝕刻(步驟120)。在一實施例中，可使用氫氟酸(HF)溶液進行濕蝕刻，其濃度例如約1：5~1：1000，蝕刻時間約10秒至5分鐘。在另一實施例中，可使用濃度約1：100之稀釋氫氟酸溶液，其溫度約在室溫，蝕刻時間約20秒。
濕蝕刻第二金屬層222以進行n型金屬圖案化(或p型金屬圖案化)(步驟122)。例如將NFET區211a的p型金屬去除，而保留PFET區211b的p型金屬。金屬層的蝕刻可使用氫氧化銨(NH4 OH)與過氧化氫(H2 O2 )的混合液。圖案化光阻226可在蝕刻步驟122之前或之後去除。可使用N-甲基吡咯酮(NMP)、光阻剥除溶劑、或硫酸等化學品將圖案化光阻剝除。
在本發明中，對硬罩幕的雙重處理可控制光阻區與開口區之間不同的濕蝕刻速率以降低側向蝕刻的問題。硬罩幕包括氧化層(例如SOG)與低介電常數層。在實施例中，對硬罩幕的雙重處理可控制HF的濕蝕刻速率以降低側向蝕刻。在蝕刻閘極金屬之前，於閘極金屬(p或n型)上形成一硬罩幕層並施以雙重處理可降低側向蝕刻，以改善圖案化閘極金屬的結構與效能。此外，本發明的方法可增加光阻對金屬膜的附著能力且顯著改善濕蝕刻的側向蝕刻效應。本發明尚包括其他優點，例如因為開口區未使用乾蝕刻製程，因此無電漿損害及/或光阻殘留的問題。
雖然圖中未顯示，本發明可進行其他製程以形成各種元件。例如，上述氧化硬罩幕與雙重處理是用來圖案化p型金屬層，但也可取代或額外用來圖案化n型金屬層。在其他實施例中，閘極材料是在圖案化n/p型金屬層後形成。閘極材料可包括鋁、鎢、或其他適合的導電材料。閘極材料實質上填滿閘極溝槽。之後，進行化學機械研磨以去除多餘的閘極材料。在另一實施例中，在形成金屬閘極堆疊之前，先在基底中形成各種摻雜區例如n型井、p型井，其中所用之n型摻質例如磷、砷等，所用之p型摻質例如硼、銦等。
在一實施例中，於形成金屬閘極堆疊後更包括形成多層內連線。多層內連線包括垂直內連線例如接觸插塞(contact)、介層插塞(via)，以及水平內連線例如金屬線。多層內連線可使用各種導電材料例如銅、鎢、矽化物等。在一實施例中可使用鑲嵌(damascene)製程來製作銅內連線結構。在另一實施例中，可使用鎢來形成接觸孔中的鎢插塞。
基底中可包含隔離結構，例如淺溝槽隔離(STI)。淺溝槽隔離的形成包括：蝕刻基底以形成一溝槽，再以絕緣材料例如氧化矽、氮化矽、氮氧化矽等填入溝槽中。淺溝槽隔離可包含多層結構，例如一熱氧化襯層與氮化矽填入溝槽中。在一實施例中，淺溝槽隔離的形成可包括：成長一墊氧化層；以低壓化學氣相沉積形成一氮化矽層；以微影與蝕刻程序形成一STI開口；蝕刻基底以形成一溝槽；選擇性(optionally)成長一熱氧化襯層以改善溝槽界面；以CVD氧化物填入溝槽；以CMP進行平坦化；去除氮化矽層，留下STI結構。另外，閘極間隔物亦可包含多層結構，例如氧化矽、氮化矽、或其他介電材料。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾。例如，方法100提供一種“後閘極”(gate last)製程來形成金屬閘極堆疊，其中包括氧化罩幕、雙重處理、濕蝕刻等。然而，本發明亦可使用“前閘極”(gate first)製程，其中先以氧化罩幕、雙重處理、濕蝕刻等來圖案化金屬閘極堆疊，然後再形成LDD、閘極間隔物、源/汲極區等。此外，本發明也可採用混合(hybrid)製程，例如p型金屬用後閘極製程，而n型金屬用前閘極製程，反之亦可。這些金屬圖案化製程包括形成氧化硬罩幕、對硬罩幕進行雙重處理、對硬罩幕與金屬層進行濕蝕刻來降低金屬濕蝕刻時的側向蝕刻效應。氧化硬罩幕與其雙重處理可用來圖案化n型金屬、p型金屬層、或兩者之組合。
第5圖為一流程圖，其顯示本發明實施例製作一金屬閘極結構之另一方法300，此方法可用於前閘極製程、混合製程、或其他合適的製程。如第5圖所示，方法300包括：形成一高介電常數層於基底上(步驟302)；形成一金屬層於高介電常數層上(步驟304)；形成一硬罩幕層於金屬層上(步驟306)；對硬罩幕層進行第一處理(步驟308)；形成一圖案化光阻於硬罩幕層上(步驟310)；對硬罩幕層進行第二處理(步驟312)；進行第一濕蝕刻以去除硬罩幕層露出的部分(步驟314)；進行第二濕蝕刻以圖案化金屬層(步驟316)。在本方法中可形成其他閘極材料層(例如蓋層)，或進行其他製程步驟(例如形成界面層)。上述之第一處理與第二處理、硬罩幕層、及硬罩幕層與金屬層的蝕刻實質上與方法100所描述者相同。
本發明之方法不限於具有MOS電晶體之半導體結構，而可應用在其他具有金屬閘極堆疊的積體電路。例如，半導體結構200可包含動態隨機存取記憶體(DRAM)、單電子電晶體(single electron transistor)、及/或其他微電子裝置。在另一實施例中，半導體結構200包含鰭式場效電晶體(FinFET)或其他種類的電晶體，例如單閘極電晶體、雙閘極電晶體、或多閘極電晶體等，且可作為各種應用例如感應單元(sensor cell)、記憶單元、邏輯單元等。另外，基底可在一塊材(bulk)半導體上形成磊晶層，或具有應變(strain)以增加效能。例如，上述磊晶層可包含一不同於塊材半導體的半導體材料，例如以選擇性磊晶法(selective epitaxial growth)於矽塊材上形成一矽鍺層，或於矽鍺塊材上形成一矽層。基底亦可包含絕緣層上覆半導體(Semiconductor on Insulator；SOI)結構。在一實施例中，基底可包含一埋入式介電層，例如埋入氧化層(buried oxide)，可利用注氧隔離(SIMOX；separation by implanted oxygen)技術、晶圓接合、選擇性磊晶等技術形成。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102、104、106、108、110、112、114、116、118、120、122、302、304、306、308、310、312、314、316．．．流程步驟
100、300．．．製造方法
200．．．半導體裝置
210．．．半導體基底
211a．．．n型場效電晶體區
211b．．．p型場效電晶體區
212．．．高介電常數層
214．．．第一金屬層
216．．．界面層
218．．．間隔物
220．．．內層介電層
222．．．第二金屬層
224．．．硬罩幕層
226．．．圖案化光阻
第1圖為一流程圖，其顯示本發明實施例製作一金屬閘極結構之方法。
第2~4圖為一系列剖面圖，其顯示本發明實施例製作一金屬閘極結構之流程。
第5圖為一流程圖，其顯示本發明實施例製作一金屬閘極結構之另一方法。
102、104、106、108、110、112、114、116、118、120、122．．．流程步驟

Claims (18)

  1. 一種半導體裝置的製造方法，包括：提供一半導體基底，其具有第一區與第二區；形成第一閘極堆疊於該第一區且形成第二閘極堆疊於該第二區，該第一閘極堆疊與第二閘極堆疊各自包含一虛置閘極；從該第一閘極堆疊與第二閘極堆疊中去除該虛置閘極，以形成一溝槽；形成一金屬層填入部分該溝槽；形成一氧化層於該金屬層上，且填滿該溝槽之其餘部分；對該氧化層進行第一處理；形成一圖案化光阻層於該第一區上之氧化層；對該第二區上之氧化層進行第二處理；蝕刻該第二區上之氧化層；蝕刻該第二區上之金屬層；去除該圖案化光阻層；以及去除該第一區上之氧化層；其中該第一處理或該第二處理包括下列其中之一：硫酸和過氧化氫的混合物、臭氧與去離子水、過氧化氫。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一處理包括一乾式氧電漿。
  3. 如申請專利範圍第2項所述之半導體裝置的製造方法，其中該第一處理包括：氬氣流量約150sccm，氧氣流量約30 sccm，總氣壓約7.5mT，處理持續時間約10秒。
  4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第二處理包括一乾式氧電漿。
  5. 如申請專利範圍第4項所述之半導體裝置的製造方法，其中該第二處理包括：氬氣流量約120sccm，氧氣流量約60 sccm，總氣壓約7.5mT，處理持續時間約20秒。
  6. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該氧化層包括氧化矽。
  7. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該氧化層包括旋塗式玻璃。
  8. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該氧化層包括：四乙氧基矽烷(TEOS)形成之氧化物、電漿加強化學氣相沉積形成之氧化物(PE-oxide)、高深寬比製程(high-aspect-ratio process；HARP)形成之氧化物。
  9. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該氧化層的蝕刻包括以氫氟酸進行濕蝕刻。
  10. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該金屬層的蝕刻使用氫氧化銨(NH4 OH)與過氧化氫(H2 O2 )的混合液。
  11. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該氧化層的去除包括以氫氟酸進行濕蝕刻。
  12. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該金屬層係擇自下列所組成之族群：TaN、TaSiN、W、TaC、TaCN、TiAlN、Al、TiN、及Ti。
  13. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該第一閘極堆疊與第二閘極堆疊各自包含一高介 電常數材料，其擇自下列所組成之族群：HfO2 、HfSiO、HfSiON、及HfZrO。
  14. 一種半導體裝置的製造方法，包括：提供一半導體基底，其包含第一閘極結構於第一區上以及第二閘極結構於第二區上，該第一閘極結構與第二閘極結構各自包含一虛置閘極；從該第一閘極結構與第二閘極結構中去除該虛置閘極，以形成一閘極溝槽；形成一金屬層填入部分該閘極溝槽；形成一氧化層於該金屬層上，且填滿該閘極溝槽之其餘部分；對該氧化層進行第一處理；形成一圖案化光阻層於該第一區上之氧化層；對該第二區上之氧化層進行第二處理；濕蝕刻該第二區上之氧化層；濕蝕刻該第二區上之金屬層；去除該圖案化光阻層；以及濕蝕刻該第一區上之氧化層；其中該第一及第二處理之一包括下列其中之一：硫酸和過氧化氫的混合液、臭氧與去離子水、過氧化氫。
  15. 如申請專利範圍第14項所述之半導體裝置的製造方法，其中該第一及第二處理的另外之一包括一乾式氧電漿。
  16. 一種半導體裝置的製造方法，包括：提供一半導體基底，其具有第一閘極結構於第一區以 及第二閘極結構於第二區，該第一閘極結構與第二閘極結構各自包含一高介電常數層及一虛置閘極於該高介電常數層上；從該第一閘極堆疊與第二閘極堆疊中去除該虛置閘極，以形成一閘極溝槽；形成一金屬層於該基底上以填入部分該閘極溝槽；形成一硬罩幕層於該金屬層上，且填滿該閘極溝槽之其餘部分；對該硬罩幕層進行第一處理；形成一圖案化光阻層以保護該第一區上之硬罩幕層；對該第二區上未受保護之硬罩幕層進行第二處理；以第一濕蝕刻程序蝕刻該第二區上未受保護之硬罩幕層；以第二濕蝕刻程序蝕刻該第二區上之金屬層；去除該圖案化光阻層；以及以第三濕蝕刻程序去除該第一區上之硬罩幕層；其中該第一及第二處理之一包括下列其中之一：硫酸和過氧化氫的混合液、臭氧與去離子水、過氧化氫。
  17. 如申請專利範圍第16項所述之半導體裝置的製造方法，其中該硬罩幕層包括氧化矽。
  18. 如申請專利範圍第17項所述之半導體裝置的製造方法，其中該第一及第二處理的另外之一包括一乾式氧電漿。
TW98131017A 2008-09-15 2009-09-15 半導體裝置的製造方法 TWI392030B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9715208P 2008-09-15 2008-09-15
US12/370,276 US8980706B2 (en) 2008-09-15 2009-02-12 Double treatment on hard mask for gate N/P patterning

Publications (2)

Publication Number Publication Date
TW201017776A TW201017776A (en) 2010-05-01
TWI392030B true TWI392030B (zh) 2013-04-01

Family

ID=42007598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98131017A TWI392030B (zh) 2008-09-15 2009-09-15 半導體裝置的製造方法

Country Status (3)

Country Link
US (1) US8980706B2 (zh)
CN (1) CN101677088B (zh)
TW (1) TWI392030B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
US9000525B2 (en) * 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
US8404530B2 (en) * 2011-07-07 2013-03-26 International Business Machines Corporation Replacement metal gate with a conductive metal oxynitride layer
US9337303B2 (en) 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TiAICN as work function layer and/or blocking/wetting layer
US20130075831A1 (en) * 2011-09-24 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having tialn blocking/wetting layer
US9337192B2 (en) 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TaAlCN layer
US8772168B2 (en) 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
CN103578991B (zh) * 2012-07-24 2017-12-12 中国科学院微电子研究所 半导体器件制造方法
KR101913765B1 (ko) 2012-09-14 2018-12-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104217954A (zh) * 2013-06-05 2014-12-17 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
US20150118832A1 (en) * 2013-10-24 2015-04-30 Applied Materials, Inc. Methods for patterning a hardmask layer for an ion implantation process
CN104701141B (zh) * 2013-12-10 2017-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法
US10050035B2 (en) 2014-01-17 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making protective layer over polysilicon structure
US9343412B2 (en) * 2014-02-12 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Method of forming MOSFET structure
CN105336678B (zh) * 2014-08-05 2018-08-10 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
DE102020115368A1 (de) * 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11362006B2 (en) * 2019-10-29 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208434A1 (en) * 2004-03-17 2005-09-22 Tokyo Electron Limited Method and system for treating a hard mask to improve etch characteristics
US20070066077A1 (en) * 2005-09-22 2007-03-22 Yasushi Akasaka Method for manufacturing semiconductor device
US20070262348A1 (en) * 2004-06-16 2007-11-15 International Business Machines Corporation High-temperature stable gate structure with metallic electrode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6211034B1 (en) 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
DE19828969A1 (de) 1998-06-29 1999-12-30 Siemens Ag Verfahren zur Herstellung von Halbleiterbauelementen
US6521487B1 (en) * 2001-12-05 2003-02-18 United Microelectronics Corp. Method for making a thyristor
US6878646B1 (en) * 2002-10-16 2005-04-12 Taiwan Semiconductor Manufacturing Company Method to control critical dimension of a hard masked pattern
US7238604B2 (en) * 2003-04-24 2007-07-03 Intel Corporation Forming thin hard mask over air gap or porous dielectric
US20050191584A1 (en) 2004-02-27 2005-09-01 Kevin Shea Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
US7097779B2 (en) 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
KR100745398B1 (ko) * 2006-05-19 2007-08-02 삼성전자주식회사 텅스텐 패턴 형성 방법 및 이를 이용한 반도체 소자의제조방법.
US20100155844A1 (en) * 2006-08-01 2010-06-24 Nec Corporation Semiconductor device and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050208434A1 (en) * 2004-03-17 2005-09-22 Tokyo Electron Limited Method and system for treating a hard mask to improve etch characteristics
US20070262348A1 (en) * 2004-06-16 2007-11-15 International Business Machines Corporation High-temperature stable gate structure with metallic electrode
US20070066077A1 (en) * 2005-09-22 2007-03-22 Yasushi Akasaka Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20100068875A1 (en) 2010-03-18
TW201017776A (en) 2010-05-01
US8980706B2 (en) 2015-03-17
CN101677088A (zh) 2010-03-24
CN101677088B (zh) 2013-03-20

Similar Documents

Publication Publication Date Title
TWI392030B (zh) 半導體裝置的製造方法
TWI416667B (zh) 半導體元件及其製造方法
TWI538211B (zh) 半導體結構及其製造方法
TWI415263B (zh) 半導體裝置及其製造方法
TWI424480B (zh) 半導體裝置及製造具有金屬閘極堆疊的半導體裝置的方法
TWI399798B (zh) 具有金屬閘極堆疊的半導體裝置之製造方法
TWI478218B (zh) 半導體裝置及製作具有金屬閘極堆疊的半導體裝置的方法
US7939392B2 (en) Method for gate height control in a gate last process
TW201738943A (zh) 半導體結構及其製作方法
US10546785B2 (en) Method to recess cobalt for gate metal application
TWI556427B (zh) 緩衝層及其形成方法
US20180166329A1 (en) Method for forming semiconductor device contact
TW201903858A (zh) 半導體裝置的製造方法
TWI776514B (zh) 半導體裝置及方法
TWI801859B (zh) 半導體裝置及其形成方法
TW201009905A (en) Method for making metal gate stack of semiconductor device
TW202318486A (zh) 製造半導體裝置的方法
TW202242971A (zh) 積體電路結構之製造方法
US12080597B2 (en) Semiconductor devices and methods of manufacture
TWI762112B (zh) 半導體裝置的形成方法
US20240097005A1 (en) Area-selective removal and selective metal cap
US20240363408A1 (en) Semiconductor devices and methods of manufacture
US20230282750A1 (en) Dielectric Layers for Semiconductor Devices and Methods of Forming the Same
TW202431545A (zh) 半導體裝置及其製造方法
TW202221772A (zh) 填充結構及其製造方法