CN104701141B - 一种半导体器件的形成方法 - Google Patents

一种半导体器件的形成方法 Download PDF

Info

Publication number
CN104701141B
CN104701141B CN201310671279.1A CN201310671279A CN104701141B CN 104701141 B CN104701141 B CN 104701141B CN 201310671279 A CN201310671279 A CN 201310671279A CN 104701141 B CN104701141 B CN 104701141B
Authority
CN
China
Prior art keywords
layer
grid
hard mask
pseudo
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310671279.1A
Other languages
English (en)
Other versions
CN104701141A (zh
Inventor
隋运奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310671279.1A priority Critical patent/CN104701141B/zh
Publication of CN104701141A publication Critical patent/CN104701141A/zh
Application granted granted Critical
Publication of CN104701141B publication Critical patent/CN104701141B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes

Abstract

本发明提供一种半导体器件的形成方法。包括在所述半导体衬底上形成硬掩膜层后，在所述硬掩膜层上方形成阻挡层，之后在于所述阻挡层上形成光刻胶层。上述结构在所述光刻胶和硬掩膜层之间形成阻挡层，从而有效避免硬掩膜层和光刻胶层间发生的离子扩散，从而有效抑制副产物形成；此外在以图案化后的光刻胶层为掩膜刻蚀所述阻挡层，且在去除所述光刻胶层后，以刻蚀后的阻挡层为掩膜刻蚀所述硬掩膜层，在硬掩膜层内形成硬掩膜图案。相比于现有技术，所述半导体器件的形成方法可有效避免刻蚀硬掩膜层时，光刻胶、刻蚀气体、伪栅材料、硬掩膜层之间发生反应，产生难以清除的副产物，从而影响后续半导体制备工艺进行，以及最终形成的半导体器件的性能。

Description

一种半导体器件的形成方法
技术领域
本发明涉及半导体制备领域，尤其是涉及一种半导体器件的形成方法。
背景技术
随着集成电路制造技术的发展，集成电路的集成度不断增加，集成电路的特征尺寸也不断减小，而对于集成电路中各电器元件的质量要求也越发严格。集成电路制备工艺也不断革新，以提高制得的集成电路电器元件的质量。
如在COMS的栅极制备工艺中，后栅(gate last)工艺已逐渐取代前栅(gatefirst)工艺以提高栅极的质量。所谓前栅工艺是指，在半导体衬底的介质层内形成开口后，直接于开口内填充栅极材料，形成栅极，之后进行源漏注入，并进行退火工艺以激活源漏中的离子，从而形成源区和漏区。但前栅工艺中，在退火工艺中，栅极不可避免地会受到高温加热，其会导致晶体管的阈值电压Vt漂移，从而影响半导体器件的电学性能。而在后栅工艺中，先在介质层的开口内形成伪栅（如多晶硅）并在形成源区和漏区后，去除伪栅，形成栅沟槽，并填充栅极材料。后栅工艺成功地避开了形成源区和漏区时引入的高温而对于栅极的损伤，从而改善形成的半导体器件的电学性能。
在CMOS制备工艺中，PMOS和NMOS栅极采用的金属材料不同。参考图1所示，CMOS的在后栅工艺中，在衬底10的NMOS区域和PMOS区域的介质层11内分别形成NMOS伪栅12和PMOS伪栅14后，在伪栅12和14上方形成硬掩膜层13，并在硬掩膜层13的上方覆盖光刻胶层15。在曝光、显影工艺，图案化所述光刻胶层15，并以图案化后的光刻胶层15为掩膜刻蚀所述硬掩膜层13，在保证硬掩膜层13覆盖其中一个伪栅的同时，打开另一个伪栅，并以光刻胶层和硬掩膜层为掩膜去除该伪栅后在介质层11内形成栅极开口之后，去除光刻胶层，并向开口内填充金属材料，形成金属栅极。
但在实际操作过程中，发现在完成硬掩膜层13刻蚀后，在所述半导体衬底上，以及光刻胶层15内会留下大量的副产物，而且这些副产物难以去除干净，从而影响后续金属沉积等一系列工艺的进程，并最终影响后续形成的栅极的质量。
因而，如何解决硬掩膜层刻蚀工艺中留下的副产物给半导体制备工艺造成的问题，是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，在光刻胶层和硬掩膜层之间形成阻挡层，并在将光刻胶层上的图案转移至阻挡层后，去除所述光刻胶层，以阻挡层为掩膜刻蚀硬掩膜层，从而避免刻蚀所述硬掩膜层时，在光刻胶层内残留大量的副产物，进而避免这些副产物给半导体器件制备的后续工艺造成不利影响，以及最终获得的半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体衬底，在所述半导体衬底上方形成伪栅；
在伪栅上形成硬掩膜层；
在所述硬掩膜层上形成阻挡层，并在所述阻挡层上形成光刻胶层；
图案化所述光刻胶层，露出所述伪栅上方的所述阻挡层；
以所述光刻胶层为掩膜刻蚀所述阻挡层；
去除所述光刻胶层，并以所述阻挡层为掩膜刻蚀所述硬掩膜层，露出所述伪栅；
去除所述伪栅，形成栅极开口，并向所述栅极开口内填充栅极材料，形成栅极。
可选地，所述阻挡层为氧化物层。
可选地，所述阻挡层的形成工艺为ALD或是CVD。
可选地，所述阻挡层的厚度为
可选地，去除所述光刻胶层的工艺为灰化法。
可选地，所述灰化法的条件包括：采用O2和N2的混合气体为反应气体，气压为500～50000mtorr，射频功率为1000～5000W，温度为250～300℃。
可选地，还包括；形成所述阻挡层后，在所述阻挡层上方形成Barc层；
并在去除所述光刻胶层后，去除所述Barc层。
可选地，所述硬掩膜层的材料为TiN。
可选地，所述硬掩膜层的厚度为
可选地，所述伪栅的材料为多晶硅，去除所述伪栅的过程包括：采用以含有HBr、O2和Cl2的刻蚀气体干法刻蚀去除所述伪栅。
可选地，以干刻蚀去除所述伪栅的条件包括：控制反应腔体的气压为5～15mtorr，射频功率为100～300W，偏置电压为50～200V，温度为45～60℃。
与现有技术相比，本发明的技术方案具有以下优点：
在所述硬掩膜层形成后，在所述硬掩膜层上方形成阻挡层，之后在所述阻挡层上形成光刻胶层。上述结构在所述光刻胶和硬掩膜层之间形成阻挡层，从而有效避免硬掩膜层和光刻胶层间发生离子扩散，有效抑制副产物形成；此外在以图案化后的光刻胶层以掩膜刻蚀所述阻挡层，且在去除所述光刻胶层后，以刻蚀后的阻挡层为掩膜刻蚀所述硬掩膜层。相比于现有技术，上述技术方案在刻蚀所述硬掩膜层时，有效避免所述光刻胶、刻蚀气体、伪栅材料、硬掩膜层之间发生反应，从而产生难以清除的副产物，进而影响后续半导体制备工艺进行，以及最终形成的半导体器件的性能。
附图说明
图1是现有技术中的一种多晶硅栅极形成的结构示意图；
图2至图9是本发明一个实施例提供的半导体器件的形成方法的结构示意图。
具体实施方式
正如背景技术所述，随着集成电路集成度增大，集成电路的器件尺寸不断减小，对于器件的质量要求越发严格。如在CMOS栅极制备工艺中，后栅(gate last)工艺已逐渐取代前栅(gate first)工艺，从而避免前栅工艺中，形成源区和漏区中，在完成源漏离子注入后进行的退火工艺造成栅极的损伤。
然而，在后栅工艺的实际操作过程中，发现，当以图案化后的光刻胶层刻蚀硬掩膜层，从而露出待刻蚀的伪栅，并以硬掩膜层为掩膜刻蚀去除伪栅的过程中，会形成大量的副产物，且这些副产物清除难度大，进而影响后续半导体制备工艺进行，以及后续形成的半导体器件的性能。经分析，形成这些副产物的主要原因是：
在后栅工艺中，采用的硬掩膜层材料为TiN，光刻胶（以及Barc层）多为有机物，在曝光、显影后的光刻胶为掩膜刻蚀硬掩膜层，露出伪栅（多为多晶硅材料），以及采用干法去除伪栅的过程中，硬掩膜层、多晶硅层、以及光刻胶中部分会反应，从而形成的副产物中包括Ti-C-Si成分。这种负产物的构成较为复杂，清洗难度极大，这些副产物留在半导体衬底表面会影响后续形成的栅极性能。
为此，本发明提供了一种半导体器件的形成方法，包括在所述硬掩膜层和光刻胶层之间形成一层阻挡层，并在以曝光显影后的光刻胶层为掩膜刻蚀所述阻挡层后，去除所述光刻胶层，并以阻挡层为掩膜刻蚀硬掩膜层，形成硬掩膜图案。从而在刻蚀硬掩膜层，以及以图案化的硬掩膜层为掩膜去除伪栅的过程中，避免硬掩膜层的材料、光刻胶层的材料、刻蚀硬掩膜层的刻蚀气体以及伪栅材料相接触，并产生反应，从而产生结构复杂的副产物。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以栅极的形成方法中的刻蚀工艺为例，对本发明的具体实施例做详细的说明。
图2至图9是本发明提供的一种半导体器件的形成方法的一个实施例的结构示意图。
先参考图2所示，提供半导体衬底10，在所述半导体衬底10上形成两个伪栅，NMOS伪栅16和PMOS伪栅17。
所述NMOS伪栅16和PMOS伪栅17的形成工艺可包括：先在所述半导体衬底10上形成伪栅材料层，之后刻蚀所述伪栅材料层形成对应的两个伪栅堆叠；并在所述伪栅的在伪栅堆叠介质层11周测形成侧墙（图中为标号）；之后刻蚀再在侧墙周边形成介质层11，并形成PMOS和NOMS的源漏区等工序，所述NMOS伪栅16和PMOS伪栅17中，除了所述伪栅极材料外，还可包括位于底部的栅氧化层、高K介质层等多层结构，上述伪栅的形成工艺均为现有成熟技术，再次不再赘述。
所述半导体衬底10可以是单晶硅、多晶硅或非晶硅，也可以是硅、锗、砷化镓或硅锗化合物。所述半导体衬底10可具有外延层或绝缘层上硅等结构，现有的半导体衬底皆可作为本发明的半导体衬底，在此不再一一列举。
本实施例中，所述NOMS伪栅16和PMOS伪栅17的材料可为多晶硅，后续形成的伪栅为多晶硅伪栅。
参考图3所示，在所述NOMS伪栅16和PMOS伪栅17上表面形成硬掩膜层21，在所述硬掩膜层21上形成阻挡层22，并在所述阻挡层22上形成Barc层（Bottom Anti-ReflectCoating，底部抗反射涂层）23，之后在所述Barc层23上形成光刻胶层24。
本实施例中，所述硬掩膜层21的材料为TiN，其形成工艺可选为CVD（化学气相沉积）。所述硬掩膜层21的厚度为
本实施例中，所述阻挡层22可选为氧化物层，其形成工艺可选为ALD（原子层沉积）或是CVD。
本实施例中，所述阻挡层22为二氧化硅层，形成工艺为ALD。采用ALD工艺可获得膜厚均匀性良好的氧化物层。
所述Barc层23和光刻胶层24的形成工艺可采用旋涂工艺。
本实施例中，在所述硬掩膜层21和Barc层23之间形成阻挡层22可有效避免硬掩膜层21和Barc层23以及光刻胶层24间原子渗透现象，避免Barc层23以及光刻胶层34受污染，并产生副产物。
接着参考图4所示，采用曝光、显影工艺，在所述光刻胶层24内形成光刻胶图案，并以所述光刻胶图案为掩膜刻蚀所述Barc层23和阻挡层22，在所述阻挡层22内形成与所述阻挡层22下方的PMOS伪栅17位置对应的开口31。
本实施中，所述阻挡层22的厚度为
若阻挡层22厚度过小（小于），无法确保在所述阻挡层22内形成的图案的精确性，若太厚则对工艺造成不必要的负担。
值得注意的是，在除本实施例外的其他实施例中，Barc层23可选择性形成，所述Barc层23可提高后续所述光刻胶层24曝光、显影后获得的光刻胶图案的质量，但不形成所述Barc层23不会妨碍本实施例的目的实现。
参考图5所示，采用灰化工艺去除所述光刻胶层24以及Barc层23。
本实施例中，所述灰化工艺具体包括：调节反应腔体内的气压为500～50000mtorr，射频功率为1000～5000W，温度为250～300℃，向反应腔体内通入采用含有O2和N2的混合气体为反应气体，去除所述光刻胶层24以及Barc层23。
之后，参考图6所示，在去除所述光刻胶层24以及Barc层23后，以所述阻挡层22为掩膜，沿着所述开口31刻蚀所述硬掩膜层21，在所述硬掩膜层21中形成开口32，露出所述PMOS伪栅17。
结合参考图6和图7所示，继续以所述阻挡层22以及硬掩膜层21为掩膜，沿着所述开口32刻蚀所述PMOS伪栅17，在所述介质层11内形成栅极开口33。
本实施例中，去除所述PMOS伪栅17的工艺包括：调节反应腔体内的气压为5～15mtorr，射频功率为100～300W，偏置电压为50～200V，温度为45～60℃，通入含有HBr和O2的混合刻蚀气体作为刻蚀气体，干法刻蚀去除所述PMOS伪栅17；或是采用含有H2的刻蚀气体为刻蚀气体干法刻蚀去除所述PMOS伪栅17。
相比于现有技术，在刻蚀所述硬掩膜层21，以及去除所述PMOS伪栅17时，所述光刻胶层24以及Barc层已被去除，此时刻蚀硬掩膜层21时，光刻胶24、Barc层23、硬掩膜层21以及PMOS伪栅17的成分不会出现反应而形成结构复杂的副产物，从而避免这些难以清除的副产物对于后续形成的栅极的污染，从而提高后续形成的栅极的质量。
参考图8所示，在形成所述栅极开口33后，向所述栅极开口33内填充满栅极材料，在所述栅极开口33内，以及所述半导体衬底10上方（即所述阻挡层22上方）形成栅极材料层25。
结合参考图9所示，采用CMP（化学机械研磨）工艺去除所述半导体衬底10上方的栅极材料层25、阻挡层22以及硬掩膜层21，使得所述栅极开口33内的栅极材料层25上表面与所述介质层11的上表面齐平，从而在所述栅极开口33内形成栅极26。
本实施例中，所述栅极材料为金属材料，如Al。
本实施例中，所述阻挡层22材料为二氧化硅。相比于氮化硅或是氮氧化硅难以在CMP工艺中去除，以二氧化硅为材料的阻挡层在有效隔绝光刻胶层24和硬掩膜层21同时，便于在CMP去除栅极材料层25时一同去除。从而简化半导体制备工艺的流程，降低成本。
值得注意的是，本实施例中，所述栅极26为单一材料栅极。在除本实施例外的其他实施例中，所述栅极26可以为多层结构。所述向所述栅极开口33内填充栅极材料以形成栅极是本领域的成熟技术，在此不再赘述。
本实施例中，所述阻挡层22为氧化物层、硬掩膜层21为TiN，其均可在所述CMP工艺中去除。
继续参考图9所示，此时，PMOS栅极已形成，且所述NOMS伪栅16表面露出。之后，可如形成所述PMOS栅极一般，在PMOS栅极26、NMOS伪栅16上再次形成硬掩膜层、阻挡层、Barc层和光刻胶层，并如上述去除所述PMOS伪栅一般去除所述NMOS伪栅16，并在介质层11内形成用于形成NMOS栅极的开口，并向所述NMOS栅极的开口内填充NMOS栅极材料，并经CMP等工艺，形成NMOS栅极。所述NMOS栅极的形成工艺参考上述PMOS栅极26的形成工艺，在此不再赘述。
或是，采用PMOS栅极的材料和NMOS伪栅16材料刻蚀比较大的刻蚀剂直接去除所述NMOS伪栅16，在介质层11内形成用于形成NMOS栅极的开口，并向所述NMOS栅极开口内填充满NMOS栅极材料，形成NMOS栅极。
值得注意的是，本实施例中，同样可以先形成NMOS栅极，后形成PMOS栅极，这些简单的改变均在本发明的保护范围内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上方形成伪栅；
在伪栅上形成硬掩膜层，所述硬掩膜层的材料为TiN；
在所述硬掩膜层上形成阻挡层，并在所述阻挡层上形成光刻胶层；
图案化所述光刻胶层，露出所述伪栅上方的所述阻挡层；
以所述光刻胶层为掩膜刻蚀所述阻挡层；
去除所述光刻胶层，并以所述阻挡层为掩膜刻蚀所述硬掩膜层，露出所述伪栅，在去除光刻胶层之后以阻挡层为掩膜刻蚀硬掩膜层，所述阻挡层避免在刻蚀硬掩膜层时硬掩膜层中的TiN与光刻胶反应生成难以清洗的Ti-C-Si；
去除所述伪栅，形成栅极开口，并向所述栅极开口内填充栅极材料，形成栅极。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层为氧化物层。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述阻挡层的形成工艺为ALD或是CVD。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述阻挡层的厚度为
5.如权利要求1所述的半导体器件的形成方法，其特征在于，去除所述光刻胶层的工艺为灰化法。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述灰化法的条件包括：采用O2和N2的混合气体为反应气体，气压为500～50000mtorr，射频功率为1000～5000W，温度为250～300℃。
7.如权利要求1所述的半导体器件的形成方法，其特征在于，还包括；形成所述阻挡层后，在所述阻挡层上方形成Barc层；
并在去除所述光刻胶层后，去除所述Barc层。
8.如权利要求7所述的半导体器件的形成方法，其特征在于，所述硬掩膜层的厚度为
9.如权利要求1所述的半导体器件的形成方法，其特征在于，所述伪栅的材料为多晶硅，去除所述伪栅的过程包括：采用以含有HBr、O2和Cl2的刻蚀气体干法刻蚀去除所述伪栅。
10.如权利要求9所述的半导体器件的形成方法，其特征在于，以干刻蚀去除所述伪栅的条件包括：控制反应腔体的气压为5～15mtorr，射频功率为100～300W，偏置电压为50～200V，温度为45～60℃。
CN201310671279.1A 2013-12-10 2013-12-10 一种半导体器件的形成方法 Active CN104701141B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310671279.1A CN104701141B (zh) 2013-12-10 2013-12-10 一种半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310671279.1A CN104701141B (zh) 2013-12-10 2013-12-10 一种半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN104701141A CN104701141A (zh) 2015-06-10
CN104701141B true CN104701141B (zh) 2017-11-03

Family

ID=53348145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310671279.1A Active CN104701141B (zh) 2013-12-10 2013-12-10 一种半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN104701141B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486424B (zh) * 2015-08-26 2019-11-12 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107919267B (zh) * 2016-10-10 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN109841573A (zh) * 2017-11-28 2019-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN109872970B (zh) * 2017-12-01 2021-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
KR20080000832A (ko) * 2006-06-28 2008-01-03 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
CN101677088A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5067002A (en) * 1987-01-30 1991-11-19 Motorola, Inc. Integrated circuit structures having polycrystalline electrode contacts
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
KR20080000832A (ko) * 2006-06-28 2008-01-03 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
CN101677088A (zh) * 2008-09-15 2010-03-24 台湾积体电路制造股份有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
CN104701141A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
CN101872742B (zh) 半导体装置及其制造方法
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US10163717B2 (en) Method of forming FinFET device by adjusting etch selectivity of dielectric layer
US9349839B2 (en) FinFET device structure and methods of making same
US9425053B2 (en) Block mask litho on high aspect ratio topography with minimal semiconductor material damage
US20130164924A1 (en) Structure and Method for Fabricating Fin Devices
CN101752317A (zh) 制造半导体装置的方法
CN103137624A (zh) 高栅极密度器件和方法
CN104576382B (zh) 一种非对称FinFET结构及其制造方法
CN104701141B (zh) 一种半导体器件的形成方法
US8772148B1 (en) Metal gate transistors and fabrication method thereof
TW201839818A (zh) 積體電路裝置的製造方法
CN104517901B (zh) Cmos晶体管的形成方法
CN104701167A (zh) 晶体管的形成方法
US9177874B2 (en) Method of forming a semiconductor device employing an optical planarization layer
US8884374B2 (en) CMOS device and fabrication method
CN107785265B (zh) 半导体器件的形成方法
CN107045981B (zh) 半导体结构的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN104752221B (zh) 鳍式场效应晶体管的形成方法
CN107968053A (zh) 半导体器件及其形成方法
CN103165534B (zh) Cmos晶体管金属栅极的制作方法
CN106373993A (zh) 晶体管的形成方法
CN107039273B (zh) 晶体管的形成方法
CN105336690A (zh) 半导体器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant