CN107919267B - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN107919267B
CN107919267B CN201610885627.9A CN201610885627A CN107919267B CN 107919267 B CN107919267 B CN 107919267B CN 201610885627 A CN201610885627 A CN 201610885627A CN 107919267 B CN107919267 B CN 107919267B
Authority
CN
China
Prior art keywords
protective layer
wafer
layer
barrier layer
polyimide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610885627.9A
Other languages
English (en)
Other versions
CN107919267A (zh
Inventor
吴旭升
陈林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610885627.9A priority Critical patent/CN107919267B/zh
Publication of CN107919267A publication Critical patent/CN107919267A/zh
Application granted granted Critical
Publication of CN107919267B publication Critical patent/CN107919267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体器件及其制作方法，所述方法包括:提供晶圆，在所述晶圆上形成图案化的阻挡层；在所述阻挡层上形成保护层；对所述保护层执行固化处理；当所述保护层需要返工时，执行清洗处理及灰化处理，以完全去除所述晶圆表面的所述保护层和阻挡层。根据本发明实施例提供的半导体器件的制作方法，首先在晶圆表面形成图案化的非晶碳阻挡层，然后在所述晶圆和阻挡层上形成聚酰亚胺保护层并固化处理，当所述保护层需要返工时，通过清洗处理及灰化处理去除聚酰亚胺保护层和非晶碳阻挡层，既完全去除了聚酰亚胺，又避免了长时间清洗造成焊盘PAD损伤，从而提高晶圆的返工成功率，显著提高了产能。

Description

一种半导体器件及其制作方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法。
背景技术
聚酰亚胺(polyimide)是一类在分子链结构中含有酰亚胺功能团的高分子材料。这类材料具有独特的化学、物理、力学和电学性能，如耐高温、耐辐射、绝缘性能好、耐腐蚀、化学性质稳定等，在集成电路及微电子工业中广泛应用，包括如MIM电容器制作，光阻材料，以及钝化层等。
聚酰亚胺作为器件的保护层或钝化层，可以降低环境对器件的影响，但聚酰亚胺固化成型之后会牢固的附着在器件上，因其具有抗酸抗腐蚀耐高温等特性而难以去除。目前，晶圆在聚酰亚胺固化前如果发现异常需要进行返工，一般通过清洗溶剂进行清洗处理即可；但如果聚酰亚胺固化后出现异常，通常会通过改变清洗溶剂的浓度、温度、时间或者次数等方式来进行返工。但是随着对半导体器件品质要求的提高，需要返工的晶圆数量增加，但是按照上述方法进行返工时，与清洗溶剂长时间接触造成焊盘PAD损伤，导致晶圆报废率高，严重影响产能。
为实现完全去除聚酰亚胺，又不造成晶圆损伤，提高返工的成功率，有必要提出一种新的晶圆的制作方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，所述方法包括：
提供晶圆，在所述晶圆上形成图案化的阻挡层；
在所述阻挡层上形成保护层；
对所述保护层执行固化处理；
当所述保护层需要返工时，执行清洗处理及灰化处理，以完全去除所述晶圆表面的所述保护层和阻挡层。
进一步，所述阻挡层为非晶碳(α-C)层。
进一步，所述非晶碳层的厚度为100～2000埃。
进一步，所述保护层的材料包括聚酰亚胺。
进一步，在所述阻挡层上形成保护层的步骤包括在所述晶圆和阻挡层上形成保护层，对所述保护层进行曝光、显影，以图案化所述保护层。
进一步，所述灰化处理的温度为240℃～280℃。
进一步，清洗处理及灰化处理步骤可以重复执行多次。
进一步，所述保护层具有大于10μm的厚度。
本发明还提供了一种半导体器件，包括：晶圆，在所述晶圆上形成的图案化的阻挡层；在所述阻挡层上经过固化处理形成的保护层。
进一步，所述阻挡层为非晶碳层。
进一步，所述非晶碳层的厚度为100～2000埃。
进一步，所述保护层的材料包括聚酰亚胺。
进一步，所述保护层具有大于10μm的厚度。
根据本发明实施例提供的半导体器件的制作方法，首先在晶圆表面形成图案化的非晶碳阻挡层，然后在所述晶圆和阻挡层上形成聚酰亚胺保护层并固化处理，当所述保护层需要返工时，通过清洗处理及灰化处理去除聚酰亚胺保护层和非晶碳阻挡层，既完全去除了聚酰亚胺，又避免了长时间清洗造成焊盘PAD损伤，从而提高晶圆的返工成功率，显著提高了产能。
附图说明
通过结合附图对本发明实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与本发明实施例一起用于解释本发明，并不构成对本发明的限制。在附图中，相同的参考标号通常代表相同部件或步骤。
附图中：
图1A-1F是根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
图2是根据本发明示例性实施例一的一种半导体器件的制作方法的示意性流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
聚酰亚胺(polyimide)是一类在分子链结构中含有酰亚胺功能团的高分子材料。这类材料具有独特的化学、物理、力学和电学性能，在集成电路及微电子工业中广泛应用，包括如MIM电容器制作，光阻材料，以及钝化层等。
聚酰亚胺作为器件的保护层或钝化层，可以降低环境对器件的影响，但聚酰亚胺固化成型之后会牢固的附着在器件上，因其具有抗酸抗腐蚀耐高温等特性而难以去除。目前，晶圆在聚酰亚胺固化前如果发现异常需要进行返工，一般通过清洗溶剂进行清洗处理即可；但如果聚酰亚胺固化后出现异常，通常会通过改变清洗溶剂的浓度、温度、时间或者次数等方式来进行返工。但是随着对半导体器件品质要求的提高，需要返工的晶圆数量增加，但是按照上述方法进行返工时，与清洗溶剂长时间接触造成焊盘PAD损伤，导致晶圆报废率高，严重影响产能。
为实现完全去除聚酰亚胺，又不造成晶圆损伤，提高返工的成功率，有必要提出一种新的晶圆的制作方法。
针对现有技术的不足，本发明提供一种半导体器件的制作方法，所述方法包括：
提供晶圆，在所述晶圆上形成图案化的阻挡层；
在所述阻挡层上形成保护层；
对所述保护层执行固化处理；
当所述保护层需要返工时，执行清洗处理及灰化处理，以完全去除所述晶圆表面的所述保护层和阻挡层。
其中，所述阻挡层为非晶碳(α-C)层，厚度为100-2000埃；所述保护层的材料为聚酰亚胺；所述固化步骤之前还包括对所述保护层进行曝光、显影的步骤，以图案化所述保护层；所述灰化处理的温度为240℃至280℃；清洗处理及灰化处理步骤可以重复执行多次。
根据本发明实施例提供的半导体器件的制作方法，首先在晶圆表面形成图案化的非晶碳阻挡层，然后在所述晶圆和阻挡层上形成聚酰亚胺保护层并固化处理，当所述保护层需要返工时，通过清洗处理及灰化处理去除聚酰亚胺保护层和非晶碳阻挡层，既完全去除了聚酰亚胺，又避免了长时间清洗造成焊盘PAD损伤，从而提高晶圆的返工成功率，显著提高了产能。
[实施例一]
参照图1A-图1F，其中示出了根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图。
根据本发明实施例一，本发明的半导体器件的制作方法具体包括以下步骤：
首先，如图1A和1B所示，提供晶圆100，在所述晶圆100上形成图案化的阻挡层101。
示例性地，在本发明中所述晶圆100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为一个实例，晶圆100的构成材料选用单晶硅。在晶圆100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将晶圆100分为不同的有源区，有源区中可以形成各种半导体器件，例如NMOS和PMOS等。在晶圆100中还形成有各种阱(well)结构，为了简化，图示中予以省略。在上述有源区之上还形成有互连层，其包括多层层间介电层以及位于所述层间介电层之中的多层互连金属层，所述互连金属层通常包括沟槽和通孔，其自下而上形成连接通路以将有源区的半导体器件的电极连接到位于所述互连层最顶部的焊盘。通常在上述晶圆上形成保护晶圆互连层和下部有源区的保护层，保护层具有开口以露出所述焊盘。本发明在形成所述保护层之前，先在晶圆的表面上形成图案化的阻挡层，以便于后续形成的保护层的制作处理。
在晶圆100上形成阻挡层101。示例性地，所述阻挡层为非晶碳(α-C)层，其形成方法包括化学气相沉积(CVD)和物理气相沉积(PVD)，其中以磁控溅射方法(MS)和等离子体增强化学气相沉积(PECVD)最为常见。示例性地，非晶碳层形成方法为：启动过滤电弧离子源，离子源的工作气压为9.0×10-4Pa，电弧电流为80A，石墨靶阴极的碳纯度为99.99％，通过电弧放电产生的局部高温使石墨表面气化成碳原子和分子，在放电室中进一步电离后形成碳离子，电离的碳离子通过磁过滤器过滤掉中性石墨大颗粒后，过滤后将碳离子沉积在基体表面，将碳离子沉积的具体方法为：偏压采用直流脉冲，电源占宽比为1∶1，偏压幅值为200V，转台以3r/min的线速度旋转，保证薄膜横向均匀，磁场扫描线圈沿基体的纵向扫描，扫描的频率为50Hz，基体温度≤80℃，非晶碳薄膜的厚度为100～2000埃。
在所述阻挡层101上形成掩膜层102，所述掩膜层为光刻胶层，对所述掩膜层102进行曝光、显影等步骤，以图案化所述掩膜层，然后以所述掩膜层为掩膜蚀刻所述阻挡层，以图案化所述阻挡层。本发明的阻挡层预先形成在之后要形成保护层或钝化层的位置。蚀刻阻挡层101可选用干法刻蚀或者湿法刻蚀的方法。示例性地，干法刻蚀工艺包括但不限于：反应离子刻蚀(RIE)、离子束刻蚀、等离子体刻蚀、激光烧蚀或者这些方法的任意组合。也可以使用单一的刻蚀方法，或者也可以使用多于一个的刻蚀方法。干法刻蚀的其源气体可以包括HBr和/或CF4气体。
接着，如图1C所示，在所述晶圆100和阻挡层101上形成保护层103。示例性地，所述保护层的材料包括聚酰亚胺。
涂布聚酰亚胺层，可采用本领域常用的静态涂胶或动态涂胶的方法。静态涂胶是首先把光刻胶堆积在晶圆的中心，然后低速旋转使光刻胶铺开，再光速旋转甩掉多于的光刻胶，告诉旋转时光刻胶中的溶剂会挥发一部分；动态涂胶是动态喷洒光刻胶，同时晶圆低速旋转，目的是帮助光刻胶最初的扩散，用这种方法可以用叫少量的光刻胶而达到更均匀的光刻胶膜，然后告诉旋转完成最终要求薄而均匀的光刻胶膜。示例性地，聚酰亚胺层可采用动态旋转涂布方法涂布于基材上，并进行涂胶后烘，以提高聚酰亚胺层和晶圆的粘附力。所述聚酰亚胺材料旋涂、烘烤后的薄膜厚度大于10μm，烘烤温度为50～800℃，烘烤时间为30s～6h。
对所述保护层103进行曝光、显影等步骤，实现图案化。上述保护层几乎覆盖整个晶圆的表面，在所述保护层中形成有开口以露出晶圆表面的焊盘PAD。聚酰亚胺层经由光掩模，使用具有预定剂量的光源进行曝光，以在聚酰亚胺层中实现图案化。示例性地，光源可以选用紫外光、深紫外光、极端紫外光或电子束，光源的剂量大于能使聚酰亚胺层成像的临界能量值。曝光处理过的聚酰亚胺发生光化学反应，性质发生了变化，显影时就会和显影液发生化学反应并去除。聚酰亚胺作为负光阻材料，在显影处理的过程中，采用有机溶剂溶解掉光刻胶的未被曝光区域。形成图案化的聚酰亚胺层。
接着，如图1D所示，对所述保护层103执行固化处理。固化处理能够有效地提高光刻胶的表面致密度，避免或减少缺陷的产生，从而提高光刻胶的抗侵蚀能力。作为一个实例，将聚酰亚胺层进行加热固化处理，所述加热固化的温度一般为80℃～180℃，优选90℃～170℃，但所述加热固化的温度并不限于80℃～180℃。所述加热固化的时间可以为15秒～300秒，优选30秒～120秒。
接着，如图1E-1F所示，当所述保护层103需要返工时，执行清洗处理及灰化处理，以完全去除所述晶圆100表面的所述保护层103和阻挡层101。清洗处理及灰化处理步骤可以重复执行多次。示例性地，首先使用清洗溶剂处理所述聚酰亚胺保护层和阻挡层。上述清洗处理可以采用本领域常用的清洗处理聚酰亚胺保护层或钝化层的清洗溶剂。作为一个实例，选用PH值为10至11的NEKC作为清洗溶剂，处理时间为30分钟。NEKC是一种常用于移除高分子聚合物的碱性溶液，主要成分为NH3·H2O。接下来进行灰化处理。所述灰化过程一般是在反应室中进行的，通过将晶圆放置于反应室中，在低压下加热，并向反应时通入包含氧基或氧离子的等离子气体。由于灰化过程的灰化速率和温度成正比，所以灰化过程一般都是在高温下进行的。作为一个实例，用等离子体氧气在温度为240℃至280℃时对聚酰亚胺层进行灰化处理，但是执行一次上述处理步骤可能不能完全清除保护层103和阻挡层101，因此需要执行清洗处理及灰化处理步骤重复多次，这里示例性地执行三次，以完全去除所述保护层和阻挡层。
参照图2，为本发明的一个实施例的一种半导体器件的制造方法的示意性流程图，用于简要示出整个制造工艺的流程。
在步骤S201中，提供晶圆，在所述晶圆上形成图案化的阻挡层；
在步骤S202中，在所述阻挡层上形成保护层；
在步骤S203中，对所述保护层执行固化处理；
在步骤S204中，当所述保护层需要返工时，执行清洗处理及灰化处理，以完全去除所述晶圆表面的所述保护层和阻挡层；
根据本发明实施例提供的半导体器件的制作方法，首先在晶圆表面形成图案化的非晶碳阻挡层，然后在所述晶圆和阻挡层上形成聚酰亚胺保护层并固化处理，当所述保护层需要返工时，通过清洗处理及灰化处理去除聚酰亚胺保护层和非晶碳阻挡层，既完全去除了聚酰亚胺，又避免了长时间清洗造成焊盘PAD损伤，从而提高晶圆的返工成功率，显著提高了产能。
[实施例二]
本发明还提供了一种半导体器件，包括：晶圆，在所述晶圆上形成的图案化的阻挡层；在所述阻挡层上经过固化处理形成的保护层。
进一步，所述阻挡层为非晶碳层。
进一步，所述非晶碳层的厚度为100～2000埃。
进一步，所述保护层的材料包括聚酰亚胺。
进一步，所述保护层具有大于10μm的厚度。
下面结合附图1C，对本发明实施例提供的半导体器件的结构进行描述。
如图1C所示，本发明提供的半导体器件的结构包括晶圆100，所述晶圆上形成的图案化的阻挡层101，以及所述阻挡层上经过固化处理形成的保护层103。
上述半导体器件可以采用上述实施例一的半导体器件的制作方法制得。作为一个实例，所述晶圆100可以是以下所提到的材料中的至少一种：单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在晶圆100中还形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，隔离结构将晶圆100分为不同的有源区，有源区中可以形成各种半导体器件，例如NMOS和PMOS等。在晶圆100中还形成有各种阱(well)结构，为了简化，图示中予以省略。在上述有源区之上还形成有互连层，其包括多层层间介电层以及位于所述层间介电层之中的多层互连金属层，所述互连金属层通常包括沟槽和通孔，其自下而上形成连接通路以将有源区的半导体器件的电极连接到位于所述互连层最顶部的焊盘。通常在上述晶圆上形成保护晶圆互连层和下部有源区的保护层，保护层具有开口以露出所述焊盘。
本发明在形成所述保护层103之前，先在晶圆的表面上形成图案化的阻挡层101，以便于后续形成的保护层103的制作处理。所述阻挡层101为非晶碳(α-C)层，其厚度为100～2000埃，其形成方法可采用磁控溅射法。所述保护层103的材料包括聚酰亚胺，厚度大于10μm，涂布聚酰亚胺层，可采用动态旋转涂布方法涂布于基材上，并进行涂胶后烘，以提高聚酰亚胺层和晶圆的粘附力，所述固化处理采用加热固化处理。
根据本发明实施例提供的半导体器件的结构，在晶圆表面形成图案化的非晶碳阻挡层，然后在所述晶圆和阻挡层上形成聚酰亚胺保护层并固化处理。当所述保护层需要返工时，通过清洗处理及灰化处理去除聚酰亚胺保护层和非晶碳阻挡层，既完全去除了聚酰亚胺，又避免了长时间清洗造成焊盘PAD损伤，从而提高晶圆的返工成功率，显著提高了产能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (6)

1.一种半导体器件的制作方法，其特征在于，所述方法包括：
提供晶圆，在所述晶圆上形成图案化的阻挡层；
在所述阻挡层上形成保护层，所述保护层的材料包括聚酰亚胺，其中所述保护层中形成有开口以露出晶圆表面的焊盘；
对所述保护层执行固化处理；
当所述保护层需要返工时，执行清洗处理及灰化处理，首先清洗使用碱性溶液处理聚酰亚胺保护层和阻挡层，接下来用包含氧基或氧离子的等离子气体进行灰化处理；
因需要执行清洗处理及灰化处理步骤重复多次，以完全去除所述晶圆表面的所述保护层和阻挡层。
2.如权利要求1所述的方法，其特征在于，所述阻挡层为非晶碳层。
3.如权利要求2所述的方法，其特征在于，所述非晶碳层的厚度为100～2000埃。
4.如权利要求1所述的方法，其特征在于，在所述阻挡层上形成保护层的步骤包括在所述晶圆和阻挡层上形成保护层，对所述保护层进行曝光、显影，以图案化所述保护层。
5.如权利要求1所述的方法，其特征在于，所述灰化处理的温度为240℃～280℃。
6.如权利要求1所述的方法，其特征在于，所述保护层具有大于10μm的厚度。
CN201610885627.9A 2016-10-10 2016-10-10 一种半导体器件及其制作方法 Active CN107919267B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610885627.9A CN107919267B (zh) 2016-10-10 2016-10-10 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610885627.9A CN107919267B (zh) 2016-10-10 2016-10-10 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN107919267A CN107919267A (zh) 2018-04-17
CN107919267B true CN107919267B (zh) 2021-02-19

Family

ID=61892512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610885627.9A Active CN107919267B (zh) 2016-10-10 2016-10-10 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN107919267B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701141A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090047211A (ko) * 2007-11-07 2009-05-12 삼성전자주식회사 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법
CN102412143A (zh) * 2011-05-23 2012-04-11 上海华力微电子有限公司 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺
US8679706B2 (en) * 2012-07-30 2014-03-25 Intel Corporation Photomask processing techniques
CN104934291B (zh) * 2014-03-20 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种处理异常晶片的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701141A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法

Also Published As

Publication number Publication date
CN107919267A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR101299661B1 (ko) 정규형 저유전율 유전체 재료 및/또는 다공형 저유전율유전체 재료의 존재 시 레지스트 스트립 방법
CN103247525B (zh) 用于蚀刻有机硬掩膜的方法
JP2019096738A (ja) 素子チップの製造方法
EP1345261A1 (en) Pattern forming method and device and semiconductor device, electric circuit, display element module and luminous element
US7452806B2 (en) Method of forming inductor in semiconductor device
IL186629A (en) The process of forming a conversion coating appears chromate-free to magnesium and magnesium alloys
US6936540B2 (en) Method of polishing a semiconductor substrate, post-CMP cleaning process, and method of cleaning residue from registration alignment markings
KR102110280B1 (ko) 고 종횡비 갭 충전
KR20150048134A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR100563610B1 (ko) 반도체소자의제조방법
US20020094691A1 (en) Method for manufacturing semiconductor device
US8318412B2 (en) Method of manufacturing semiconductor device
CN107703722B (zh) 图案化光阻的形成方法
CN107919267B (zh) 一种半导体器件及其制作方法
TWI242234B (en) Method of improving device performance
JPH09153462A (ja) 半導体装置製造方法
KR20220156503A (ko) 기판 식각 방법
CN115223849A (zh) 一种半导体器件及其制作方法
US9466495B2 (en) Chemical dielectric formation for semiconductor device fabrication
US5310621A (en) Semiconductor photolithography with superficial plasma etch
US20070077772A1 (en) Apparatus and method for manufacturing semiconductor device using plasma
JP2007081221A (ja) プラズマ処理装置および処理方法
US20100163294A1 (en) Method for forming metal line of semiconductor device
CN217214649U (zh) 腔室的结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant