KR20090047211A - 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법 - Google Patents

도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20090047211A
KR20090047211A KR1020070113260A KR20070113260A KR20090047211A KR 20090047211 A KR20090047211 A KR 20090047211A KR 1020070113260 A KR1020070113260 A KR 1020070113260A KR 20070113260 A KR20070113260 A KR 20070113260A KR 20090047211 A KR20090047211 A KR 20090047211A
Authority
KR
South Korea
Prior art keywords
mask
oxygen
plasma ashing
oxygen plasma
gate electrode
Prior art date
Application number
KR1020070113260A
Other languages
English (en)
Inventor
김종규
김범수
송종희
정상섭
최성길
윤국한
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070113260A priority Critical patent/KR20090047211A/ko
Priority to US12/287,945 priority patent/US20090117723A1/en
Publication of KR20090047211A publication Critical patent/KR20090047211A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

금속을 포함하는 박막을 패터닝하기 위한 마스크를 제거하는 방법을 포함하는 반도체 소자의 형성 방법에 있어서, 기판 상에 금속을 포함하는 도전막을 형성한다. 상기 도전막 상에 탄소를 포함하는 마스크를 형성한다. 상기 마스크를 식각 마스크로 사용하여 상기 도전막을 식각한다. 상기 마스크를 산소 플라즈마 애싱(O2 plasma etching) 공정을 통해 제거한다. 상기 마스크를 제거하는 동안 산화된 부분을 환원시켜 도전 패턴을 형성한다. 산소 플라즈마 애싱 공정 시 산화된 도전 패턴을 환원시킴으로써, 목적하는 저항을 갖는 도전 패턴을 형성할 수 있다. 이로써, 상기 도전 패턴을 포함하는 반도체 소자의 신뢰성을 향상시킬 수 있다.

Description

도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법{Method of forming a conductive pattern and method of manufacturing a semiconductor device using the same}
본 발명은 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 형성 방법에 관한 것이다. 보다 상세하게는, 본 발명은 탄소를 포함하는 마스크를 이용하여 금속을 포함하는 도전 패턴을 형성한 다음 상기 마스크를 제거하는 도전 패턴의 형성 방법 및 이러한 도전 패턴을 형성하는 방법을 이용하여 반도체 소자를 제조하는 방법에 관한 것이다.
급속도로 발전하는 정보화 사회에 있어서, 대량의 정보를 보다 빠르게 처리하기 위해 데이터 전송 속도가 높은 고집적 반도체 소자가 요구되고 있다. 고집적 반도체 소자를 제조하기 위해서 반도체 소자의 디자인 룰(design rule)은 급속도로 줄어들고 있다. 따라서, 반도체 소자는 더욱 미세해진 패턴(fine pattern)을 요구하고 있으며, 인접한 패턴들 사이 간격도 좁아지고 있다.
상기와 같이 패턴들이 미세해지고 패턴들 간격이 좁아짐으로써, 상기 패턴들의 선폭(critical dimension; CD)이 감소하며, 상기 패턴이 배선일 경우 상기 선폭 이 감소함에 따라 배선의 저항이 증가하게 된다.
종래에는 통상 상기 배선으로 불순물이 도핑된 폴리실리콘을 사용하였으나, 상기 배선의 저항이 증가함에 따라 최근에는 상기 배선으로 금속을 사용하고 있다.
상기 금속을 포함하는 배선을 형성하는 공정을 간략하게 설명하면, 기판 상에 금속을 포함하는 박막을 형성한다. 상기 박막 상에 비정질 탄소막 패턴(amorphous carbon layer pattern) 및 포토레지스트 패턴(photoresist pattern)을 포함하는 마스크(mask)를 형성한다. 상기 마스크를 식각 마스크로 사용하여 상기 금속을 포함하는 박막을 식각하여 기판 상에 배선을 형성할 수 있다.
상기 배선을 형성한 후, 상기 마스크는 제거된다. 상기 마스크를 제거하는 공정으로는 통상 산소 플라즈마 애싱(O2 plasma ashing) 공정을 이용한다. 산소 플라즈마 애싱 공정은 산소 가스를 소스(source)로 이용하며 리모트 플라즈마(remote plasma) 방식을 이용하는 탄소를 포함하는 마스크를 제거하는 공정이다.
리모트 플라즈마 방식은 애싱 공정이 수행되는 챔버 내에서 직접적으로 플라즈마가 생성되는 것이 아니라, 애싱 공정이 수행되는 챔버로부터 이격된 플라즈마 발생기로부터 산소 플라즈마가 형성된 후, 산소 플라즈마 내 생성된 산소 이온들(ions)은 필터링되고 산소 라디칼들(radicals)만 선택적으로 공정 챔버 내로 주입된다.
이때, 상기 산소 라디칼들과 마스크 사이의 화학 반응을 돕기 위하여 상기 공정 챔버 내 온도를 약 200℃ 이상으로 유지시킨다. 상기와 같은 공정 조건 하에 서, 상기 산소 라디칼들은 상기 마스크의 탄소 원자들과 반응하게 되고, 상기 마스크는 일산화탄소(CO) 또는 이산화탄소(CO2)와 같은 가스의 형태로 변환되어, 외부로 배출된다. 이로써, 기판 상에 형성된 마스크를 제거할 수 있다.
상기 산소 플라즈마 애싱 공정을 수행하여 마스크를 제거하는 동안, 상기 마스크에 의해 노출된 배선 표면들 또한 상기 산소 라디칼들과 반응하게 된다. 따라서, 상기 금속을 포함하는 배선 표면이 산화되어 배선의 저항이 증가하게 된다. 특히, 집적도가 향상되고, 배선의 선폭이 미세해짐에 따라 상기와 같은 저항은 상기 배선을 포함하는 반도체 소자의 큰 영향을 미치게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 목적하는 수준의 저항을 갖는 도전 패턴 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 전술한 도전 패턴 형성 방법을 이용하여 반도체 소자를 제조하는 방법을 제공하는데 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 도전 패턴의 형성 방법에 있어서, 기판 상에 금속을 포함하는 도전막을 형성한다. 상기 도전막 상에 탄소를 포함하는 마스크를 형성한다. 상기 마스크를 식각 마스크로 사용하여 상기 도전막을 식각한다. 상기 마스크를 산소 플라즈마 애싱(O2 plasma etching) 공정을 통해 제거한다. 상기 마스크를 제거하는 동안 산화된 부분을 환원시켜 도전 패턴을 형성한다.
본 발명의 일 실시예에 따르면, 상기 산소 플라즈마 애싱 공정은 5 내지 65 ℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스 및 10 내지 100mTorr의 압력 하에서 수행될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 산소 플라즈마 애싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행될 수 있다.
본 발명의 또 따른 실시예에 따르면, 상기 산화된 부분은 수소를 포함하는 가스를 이용하여 환원될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 환원 공정에서 수소를 포함하는 가스는 10 내지 500sccm 제공될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 마스크는 비결정 탄소막 패턴 및 포토레지스트 패턴을 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 산소 플라즈마 애싱 공정은 ICP(induced coupled plasma) 방식을 사용할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 산소 플라즈마 애싱 공정과, 상기 환원 공정은 인-시튜(in-situ)로 진행될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 도전 패턴에 포함되는 금속은 텅스텐(W), 알루미늄(Al), 코발트(Co) 또는 티타늄(Ti)일 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 도전 패턴은 금속 질화물을 포함하며, 상기 금속 질화물은 탄탈륨 질화물(TaN) 또는 티타늄 질화물(TiN)을 포함할 수 있다.
상술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 소자의 형성 방법에 있어서, 기판 상에 터널 절연막, 예비 플로팅 게이트 전극 및 유전막을 순차적으로 형성한다. 상기 유전막 상에 금속을 포함하는 도전막을 형성한다. 상기 도전막 상에 탄소를 포함하는 마스크를 형성한다. 상기 마스크를 식각 마스크로 사용하여 상기 도전막, 유전막 및 예비 플로팅 게이트 전극을 식각하여, 컨트롤 게이트 전극, 유전막 패턴 및 플로팅 게이트 전극을 각각 형성한다. 상기 마스크를 산소 플라즈마 에싱(O2 plasma etching) 공정을 통해 제거한다. 상기 마스크를 제거하는 동안 부분적으로 산화된 컨트롤 게이트 전극을 환원시킨다.
본 발명의 일 실시예에 따르면, 상기 산소 플라즈마 에싱 공정은 5 내지 65℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스(bias) 및 10 내지 100mTorr의 압력 하에서 수행될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 산소 플라즈마 에싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 산화된 부위는 수소를 포함하는 가스를 이용하여 환원되며, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함할 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 반도체 소자의 형성 방법에 있어서, 기판 상에 게이트 절연막을 형성한다. 상기 게이트 절연막 상에 금속을 포함하는 도전막을 형성한다. 상기 도전막 상에 탄소를 포함하는 마스크를 형성한다. 상기 마스크를 식각 마스크로 사용하여 상기 도전막을 식각하여 게이트 전극을 형성한다. 상기 마스크를 산소 플라즈마 에싱(O2 plasma etching) 공정을 통해 제거한다. 상기 마스크를 제거하는 동안 부분적으로 산화된 게이트 전극을 환원시킨다.
본 발명의 일 실시예에 따르면, 상기 산소 플라즈마 에싱 공정은 5 내지 65℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스(bias) 및 10 내지 100mTorr의 압력 하에서 수행될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 산소 플라즈마 에싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 산화된 부위는 수소를 포함하는 가스를 이용하여 환원되며, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함할 수 있다.
전술한 본 발명에 따르면, 산소 플라즈마 애싱 공정을 수행한 후, 수소를 포함하는 가스를 이용하여 산화된 박막 표면을 환원시켜, 목적하는 저항을 갖는 도전 패턴을 형성할 수 있다. 또한, 산소 플라즈마 애싱 공정을 약 5 내지 약 65℃의 온도, 약 100 내지 약 500sccm의 산소 유량, 약 100 내지 약 500W의 바이어스, 약 10 내지 약 100mTorr의 압력 하에서 수행함으로써, 박막 표면이 산화되는 양을 감소시킬 수 있어, 도전 패턴의 저항이 상승하는 것을 미연에 감소시킬 수 있다.
이하, 본 발명의 실시예들에 따른 도전 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 예시적으로 설명된 실시예들에 한정되는 것으로 해석되지는 않는다. 본 발명이 본문에 설명된 실시예들에 의해 한정되는 것이 아니므로 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해될 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해될 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로~ 사이에" 또는 "~에 인접하는"과 "~에 직접 인접하는" 등도 마찬가지로 해석될 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "구비하다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해될 것이다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
첨부된 도면에 있어서, 기판, 막(층), 영역, 패턴 또는 구조물의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 막(층), 영역, 패턴 또는 구조물이 기판, 막(층), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "아래쪽에", "하부에" 형성되는 것으로 언급되는 경우에는 각 막(층), 영역, 패턴 또는 구조물이 직접 기판, 각 막(층), 영역 또는 패턴 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 막(층), 다른 영역, 다른 패턴 또는 다른 구조물이 기판 상에 추가적으로 형성될 수 있다.
도 1 내지 도 7은 본 발명에 따른 실시예들에 따른 도전 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 금속을 포함하는 박막(102)을 형성한다.
기판(100)은 실리콘(silicon) 또는 게르마늄(germanium)을 포함하는 반도체 기판이거나 SOI(silicon on insulator) 기판 또는 GOI(germanium on insulator) 기판일 수 있다. 기판(100) 상에는 소정의 도전 패턴들이 형성될 수 있다.
금속을 포함하는 박막(102)은 금속 또는 금속 질화물을 사용하여 형성된다. 금속의 예로서는, 텅스텐(W), 알루미늄(Al), 코발트(Co) 또는 티타늄(Ti) 등이 있다. 금속 질화물의 예로서는, 탄탄륨 질화물(TaN) 또는 티타늄 질화물(TiN) 등이 있다. 상기 열거된 물질들이 단독 또는 혼합되어 형성될 수 있으며, 상기 금속을 포함하는 박막(102)은 단층 또는 다층 구조를 가질 수 있다. 금속을 포함하는 박막(102)은 물리 기상 증착 공정(PVD; physical vapor deposition) 또는 스퍼터링(sputtering) 공정 등을 통해 형성될 수 있다.
도 2를 참조하면, 금속을 포함하는 박막(102) 상에 비정질 탄소막(amorphous carbon layer)(104)을 형성한다.
비정질 탄소막(104)은 이후 형성되는 포토레지스트 패턴(도 3 참조)과 함께 마스크(mask)로 기능한다. 비정질 탄소막(104)은 화학 기상 증착(CVD; chemical vapor deposition) 공정 또는 원자층 적층(ALD; atomic layer deposition) 공정을 이용하여 형성될 수 있다.
도 3을 참조하면, 비정질 탄소막(104) 상에 포토레지스트 패턴(photoresist pattern)(106)을 형성한다.
본 발명의 실시예들에 따른 포토레지스트 패턴(106)을 형성하는 공정에 있어서, 비정질 탄소막(104) 상에 스피너(spinner)와 같은 포토레지스트 도포 장비를 이용하여 포토레지스트를 도포한다. 도포된 포토레지스트를 베이킹(baking)하여 비정질 탄소막(104) 상에 포토레지스트막을 형성한다. 포토레지스트막을 스탭퍼(stepper) 또는 스캐너(scanner)와 같은 노광 장비를 이용하여 목적하는 패턴으로 노광한다. 노광된 포토레지스트막을 현상하여 비정질 탄소막(104) 상에 포토레지스트 패턴(106)을 형성한다.
도 4를 참조하면, 포토레지스트 패턴(106)을 식각 마스크로 사용하여, 포토 레지스트 패턴(106)에 의해 노출된 비정질 탄소막(104)을 식각하여, 비정질 탄소막 패턴(108)을 형성한다. 이에 따라, 기판(100) 상에는 금속을 포함하는 박막(102) 및 박막(102)을 부분적으로 노출시키는 마스크 구조물(110)이 형성된다. 마스크 구조물(110)은 비정질 탄소막 패턴(108) 및 포토레지스트 패턴(106)을 포함한다.
도 5를 참조하면, 마스크 구조물(110)을 식각 마스크로 사용하여, 마스크 구조물(110)에 의해 노출된 금속을 포함하는 박막(102)을 식각하여, 도전 패턴(112)을 형성한다.
본 발명의 실시예들에 있어서, 도전 패턴(112)을 형성하기 위한 식각 공정은 이방성 식각(anisotropy etching) 공정을 포함한다. 예를 들면, 상기 이방성 식각 공정은 플라즈마 식각(plasma etching) 공정을 포함할 수 있다.
도 6을 참조하면, 산소 플라즈마 애싱(O2 plasma ashing) 공정을 통해 마스크 구조물(110)을 제거한다.
본 발명의 실시예들에 따른 산소 플라즈마 애싱 공정에 있어서, 도전 패턴(112) 및 마스크 구조물(110)이 형성된 기판(100)을 공정 챔버로 이동시킨다. 예를 들면, 상기 공정 챔버는 약 50mTorr 내지 약 1,000mTorr 정도의 압력과 약 25℃ 내지 약 250℃ 정도의 상대적으로 높은 온도로 유지되며, 이러한 공정 챔버 내로 약 50sccm 내지 약 200sccm 정도의 유량으로 산소를 공급하고, 약 50W 내지 약 150W 정도의 바이어스(bias) 전압을 인가하여 산소 플라즈마 애싱 공정을 수행할 수 있다. 한편, 상기 공정 챔버는 리모트 플라즈마(remote plasma) 방식의 챔버일 수 있다.
본 발명의 실시예들에 따른 산소 플라즈마 애싱 공정의 메커니즘에 있어서, 리모트 플라즈마 발생기(remote plasma generator)로부터 산소 이온들(ions)과 산소 라디칼들(radicals)을 포함하는 산소 플라즈마가 생성되며, 상기 산소 플라즈마가 공급 라인을 따라 공정 챔버로 공급되는 동안 상기 산소 플라즈마 중 산소 이온들이 필터링(filtering)된다. 이에 따라, 공정 챔버 내로는 실질적으로 산소 라디칼들만이 제공된다. 상기 공정 챔버를 높은 공정 온도로 가열시킬 경우, 제공된 산소 라디칼들은 마스크 구조물(110)의 탄소 원자들과 화학적 반응하여 일산화탄소(CO) 또는 이산화탄소(CO2)와 같은 가스 형태의 반응 부산물이 생성된다. 이러한 일산화탄소 또는 이산화탄소와 같은 반응 부산물은 펌프와 같은 배출 부재를 이용하여 상기 공정 챔버로부터 외부로 배출됨으로써, 도전 패턴(112)으로부터 마스크 구조물(110)을 용이하게 제거할 수 있다. 이때, 높은 공정 온도에서 산소 라디칼들은 마스크 구조물(110)의 탄소 원자들뿐만 아니라 도전 패턴(112)의 금속과도 용이하게 반응할 수 있다. 그 결과, 상술한 산소 플라즈마 애싱 공정을 수행하는 동안 도전 패턴(112) 표면(112a)이 산화될 수 있다.
본 발명의 다른 실시예들에 따른 산소 플라즈마 애싱 공정에 있어서, 상기 공정 챔버는 약 10mTorr 내지 약 100mTorr 정도의 압력과, 약 5℃ 내지 약 65℃ 정도의 상대적으로 낮은 온도로 유지될 수 있으며, 약 100sccm 내지 약 500sccm 정도의 유량으로 산소를 공급하고, 약 100W 내지 약 500W 정도의 바이어스 전압을 인가 할 수 있다. 한편, 상기 공정 챔버는 ICP(induced coupled plasma) 방식의 챔버일 수 있다.
본 발명의 다른 실시예들에 따른 산소 플라즈마 애싱 공정의 반응 메커니즘에 있어서, 상대적으로 낮은 온도를 갖는 공정 챔버 내에서 산소 플라즈마가 생성된다. 산소 플라즈마는 산소 라디칼들 및 산소 이온들을 포함하며, 약 5℃ 내지 약 65℃ 정도의 상대적으로 낮은 온도에서, 산소 라디칼들 및 산소 이온들과 마스크 구조물(110) 내의 탄소들 사이의 반응이 도전 패턴(112)에 포함된 금속과의 반응보다 빠르게 진행된다. 이에 따라, 산소 플라즈마 애싱 공정 동안 도전 패턴(112)의 표면 산화를 억제할 수 있다. 그러나, 상기와 같이 낮은 온도에서는 마스크 구조물(110)을 제거하는데 소요되는 시간이 증가하게 된다. 따라서, 이를 고려하여 통상의 공정 조건에 비하여, 상기 공정 챔버 내 공급하는 산소의 양을 증가시키고 바이어스를 증가시키는 반면 공정 챔버의 압력을 감소시킴으로써, 마스크 구조물(110)을 물리적으로 제거한다. 즉, 공정 챔버 내 바이어스와 산소의 양을 증가시켜 산소 이온들 및 산소 라디칼들이 마스크 구조물(110)로 보다 강한 물리적 힘으로 이동하게 되고, 상기 물리적 힘이 증가된 산소 이온들 및 산소 라디칼들에 의해 마스크 구조물(110)을 보다 빠르게 제거할 수 있다. 더불어 도전 패턴(112) 표면과 산소 플라즈마 사이의 화학적 결합력이 저하되기 때문에 도전 패턴(112) 표면(112a) 산화를 미연에 억제할 수 있다.
본 발명의 또 다른 실시예들에 있어서, 도전 패턴(112)으로부터 마스크 구조물(110)을 보다 효율적으로 제거하기 위하여 스트립핑(stripping) 공정을 추가적으 로 수행할 수 있다.
도 7을 참조하면, 상술한 산소 플라즈마 애싱 공정을 수행하는 동안 도전 패턴(112)의 표면(112a)이 산화될 경우, 산화된 표면(112a)을 갖는 도전 패턴(112)에 대해 환원 공정을 수행한다.
본 발명의 실시예들에 따른 환원 공정에 있어서, 표면(112a)이 산화된 도전 패턴(112)을 포함하는 기판(100)을 공정 챔버로 이동시킨다. 상기 공정 챔버는 산소 플라즈마 애싱 공정을 수행한 공정 챔버와 실질적으로 동일한 챔버일 수 있다. 상기 공정 챔버로 수소를 포함하는 가스를 약 10sccm 내지 약 500sccm정도 제공한다. 이러한 수소를 포함하는 가스의 예로서는, 수소 가스(H2) 또는 암모니아 가스(NH3) 등을 들 수 있다. 수소를 포함하는 가스는 산화된 도전 패턴(112) 표면(112a)의 산소와 화학적 반응하여 수증기(H2O)와 같은 부산물을 생성하며, 이와 같은 반응 부산물은 공정 챔버로부터 외부로 용이하게 배출된다. 이에 따라, 산화된 도전 패턴(112)을 환원시킬 수 있다.
본 발명의 실시예들에 있어서, 전술한 산소 플라즈마 애싱 공정을 수행하여 마스크 구조물(110)을 제거하는 경우, 상기 산소 플라즈마 애싱 공정을 수행하는 동안 도전 패턴(112) 표면이 산화되어 도전 패턴(112)이 원하는 저항보다 높은 저항을 가지는 바, 도전 패턴(112)의 저항을 감소시키기 위하여 도전 패턴(112)에 대해 환원 공정을 수행하여 도전 패턴(112)의 산화된 표면을 환원시킬 수 있다.
본 발명의 다른 실시예들에 따라 상술한 바와 같이 상대적으로 낮은 온도에 서 산소 플라즈마 애싱 공정을 수행하는 경우, 산소 플라즈마의 화학적인 반응을 다소 저하시키지만, 실질적으로 낮은 압력, 높은 산소 유량 및 높은 바이어스 등의 공정 조건을 이용하여 물리적인 반응을 증대시킴으로써, 도전 패턴(112) 표면(112a)의 산화를 미연에 억제할 수 있다. 이 경우에도, 도전 패턴(112) 표면이 일부 산화될 수 있기 때문에 도전 패턴(112)에 대해 환원 공정을 수행하여 도전 패턴(112)의 산화된 표면을 환원시킬 수 있다.
도 8 내지 도 17은 본 발명의 실시예들에 따른 불 휘발성 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 8 내지 도 17에 있어서, STI(shallow trench isolation)와 자기 정렬된 구조를 갖는 NAND형 플래시 메모리 소자와 같은 불 휘발성 메모리 소자를 예시적으로 설명하지만 본 발명의 특징들 및 이점들은 플래나 타입(planar type) 또는 자기 정렬된 구조(self aligned; SA) 등의 여타의 불 휘발성 메모리 소자에도 적용 가능함을 이해할 수 있다.
도 8을 참조하면, 기판(200) 상에 패드 산화막(pad oxide layer)(202) 및 제1 마스크(204)를 형성한다. 기판(200)은 실리콘 또는 게르마늄을 포함하는 반도체 기판이거나, SOI 기판 또는 GOI 기판일 수 있다. 패드 산화막(102)은 제1 마스크(204)와 기판(200) 사이의 스트레스(stress)를 억제하는 기능을 수행한다. 패드 산화막(202)은 실리콘 산화물(SiO2)을 사용하여 형성할 수 있으며, 화학 기상 증착 공정 또는 열산화(thermal oxidation) 공정을 통해 형성될 수 있다.
패드 산화막(202) 상에 제1 마스크(204)를 형성한다. 제1 마스크(204)는 실 리콘 질화물(SiN)과 같은 질화물을 포함하며 화학 기상 증착 공정 또는 원자층 적층 공정으로 증착한 후, 사진 식각 공정을 적용하여 형성될 수 있다. 제1 마스크(204)는 기판(200) 상에서 제1 방향으로 연장된다.
도 9를 참조하면, 제1 마스크(204)를 식각 마스크로 이용하는 식각 공정을 통해, 패드 산화막(102) 및 기판(200)을 식각하여 패드 산화막 패턴(pad oxide layer pattern)(206) 및 트렌치(trench)를 형성한다. 트렌치는 기판(200)의 상면으로부터 소정의 깊이로 형성된다.
상기 트렌치를 매립하도록 제1 마스크 상에 필드 절연막(field isolation layer)을 형성한다. 필드 절연막은 갭 매립(gap filling) 특성이 우수한 실리콘 산화물과 같은 산화물을 사용하여 형성할 수 있다. 상기 실리콘 산화물의 예로서는, USG(undoped silicate glass), BPSG(boro-phospho-silicate glass), PSG(phospho-silicate glass), FOX(flowable oxide), PE-TEOS(plasma enhanced deposition of tetra-ethyl-ortho-silicate), TOSZ(tonen silazene) 및 FSG(fluoride silicate glass) 등을 들 수 있다.
제1 마스크의 상부면이 노출되도록 상기 필드 절연막을 부분적으로 제거하여 필드 절연막 패턴(208)을 형성한다. 필드 절연막 패턴(208)은 화학 기계적 연마(chemical mechanical polishing) 공정 및/또는 에치-백(etch-back) 공정을 이용하여 형성될 수 있다.
도 10을 참조하면, 기판(200)으로부터 제1 마스크 및 패드 산화막 패턴(206)을 제거하여, 필드 절연막 패턴(208)에 의해 한정되는 개구(210)를 생성시킨다. 개 구(210)의 형성에 따라, 필드 절연막 패턴(208) 사이의 기판(200)이 노출된다.
본 발명의 실시예들에 따르면, 상기 필드 절연막 패턴(208)의 측면을 부분적으로 식각하여 개구(210)의 폭을 확장시킬 수 있다. 이와 같이, 후속하여 개구(210)에 형성되는 플로팅 게이트 전극(226)(도 17 참조)의 선폭(critical dimension)을 증대시킬 수 있다.
개구(210)에 의해 노출된 기판(200) 표면 상에 터널 절연막(tunnel dielectric layer)(212)을 형성한다. 터널 절연막(212)은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON) 또는 금속 산화물을 이용하여 형성할 수 있다. 터널 절연막(212)을 형성하기 위한 금속 산화물의 예로서는, 알루미늄 산화물(Al2O3), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 알루미늄 산화물(HfAlO), 하프늄 라듐 산화물(HfLaO), 지르코늄 산화물(ZrO2) 또는 지르코늄 실리콘 산화물(ZrSiO) 등을 들 수 있다. 개구(210)가 확장된 폭을 가지는 경우, 터널 절연막(212)은 기판(200)과 필드 절연막 패턴(208)의 측면 일부 상에도 형성된다.
도 11을 참조하면, 터널 절연막(212) 및 필드 절연막 패턴(208) 상에 제1 도전막(214)을 형성한다. 제1 도전막(214)은 터널 절연막(212) 및 필드 절연막 패턴(208)의 표면 프로파일(profile)을 따라 연속적으로 형성될 수 있다. 이 경우, 제1 도전막(214)이 개구(210)를 부분적으로 매립하게 된다.
제1 도전막(214)은 불순물이 도핑된 폴리실리콘, 금속 또는 금속화합물을 이용하여 형성될 수 있다. 예를 들면, 제1 도전막(214)은 텅스텐(W), 알루미늄(Al), 코발트(Co), 티타늄(Ti), 탄탄륨 질화물(TaN) 및 티타늄 질화물(TiN)을 들 수 있다. 또한, 제1 도전막(214)은 스퍼터링 공정, 화학 기상 증착(CVD) 공정, 원자층 적층(ALD) 공정, 펄스 레이저 증착(PLD) 공정, 전자-빔 증착 공정 등을 이용하여 형성될 수 있다.
도 12를 참조하면, 개구(210)를 매립하면서 제1 도전막(214) 상에 희생막(216)을 형성한다. 희생막(216)은 개구(210)를 완전히 채우도록 형성된다.
상기 희생막(216)은 포토레지스트 또는 실리콘 산화물과 같은 산화물을 사용하여 형성할 수 있다. 예를 들면, 희생막(216)은 USG, BPSG, PSG, FOX, PE-TEOS, TOSZ 및 FSG 등을 사용하여 형성될 수 있다. 본 발명의 실시예들에 있어서, 희생막(216)은 필드 절연막 패턴(208)과 실질적으로 동일한 물질을 사용하여 형성할 수 있다.
도 13을 참조하면, 제1 도전막(214)의 상부가 노출되도록 희생막(216)의 상부를 부분적으로 제거한다. 희생막(216)은 화학 기계적 연마 공정 및/또는 에치-백 공정을 이용하여 부분적으로 제거될 수 있다. 이에 따라, 개구(210) 내에는 희생막 패턴(도시되지 않음)이 형성된다.
필드 절연막 패턴(208)의 상부면이 노출되도록 제1 도전막(214)을 부분적으로 제거하여 터널 절연막(212) 상에 예비 플로팅 게이트 전극(218)을 형성한다.
예비 플로팅 게이트 전극(218)을 형성한 후, 개구(210) 내의 상기 희생막 패턴을 제거한다. 본 발명의 실시예들에 따르면, 희생막 패턴이 산화물을 포함하는 경우, 희생막 패턴을 제거하는 동안 필드 절연막 패턴(208)의 부분적으로 식각될 수 있다. 필드 절연막 패턴(208)의 일부가 식각되는 경우, 예비 플로팅 게이트 전극(218)의 외부 측면이 노출될 수 있다. 이와 같이 예비 플로팅 게이트 전극(218)의 외부 측면이 노출되면, 이후 형성되는 유전막(도 14 참조)과 접촉하는 면적이 증가함으로써, 불 휘발성 메모리 소자의 커플링 비(coupling ratio)가 증가하게 된다.
도 14를 참조하면, 예비 플로팅 게이트 전극(218) 및 필드 절연막 패턴(208) 상에 유전막(dielectric layer)(220)을 형성한다. 유전막(220)은 실리콘 산화물(SiO2), 산화물/질화물/산화물(oxide/nitride/oxide) 또는 고유전율(high-k)을 갖는 물질을 이용하여 형성할 수 있다. 유전막(220)에 포함되는 고유전율을 갖는 물질은 질화물보다 높은 유전율을 갖는 물질로서, 예컨대, 알루미늄 산화물(Al2O3), 이트륨 산화물(Y2O3), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 니오븀 산화물(Nb2O5), 바륨 티타늄 산화물(BaTiO3), 스트론튬 티타늄 산화물(SrTiO3) 등의 금속 산화물을 들 수 있다. 유전막(220)은 전술한 물질들 중 적어도 하나를 포함하는 단층 구조 또는 상술한 물질들로 이루어진 다층 구조를 가질 수 있다.
도 15를 참조하면, 유전막(220) 상에 제2 도전막(222)을 형성한다.
제2 도전막(222)은 불순물이 도핑된 폴리실리콘, 금속 또는 금속 화합물을 사용하여 형성할 수 있다. 예를 들면, 제2 도전막(222)은 텅스텐(W), 알루미늄(Al), 코발트(Co), 티타늄(Ti), 탄탄륨 질화물(TaN), 티타늄 질화물(TiN) 등을 사용하여 형성될 수 있다.
도 16을 참조하면, 제2 도전막(222) 상에 제2 마스크(224)를 형성한다. 제2 마스크(224)는 기판(200) 상에서 상기 제1 방향에 대해 실질적으로 직교하는 제2 방향으로 연장한다. 제2 마스크(224)는 실리콘 질화막, 비정질 탄소막 및 포토레지스트 등을 사용하여 형성될 수 있다. 또한, 제2 마스크(224)는 단층 또는 다층 구조를 가질 수 있다.
도 17을 참조하면, 제2 마스크(224)를 식각 마스크로 사용하여, 제2 도전막(222), 유전막(220) 및 예비 플로팅 게이트 전극(218)을 식각함으로써, 터널 절연막(212) 상에 플로팅 게이트 전극(floating gate electrode)(226), 유전막 패턴(228) 및 컨트롤 게이트 전극(control gate electrode)(230)을 형성한다.
플로팅 게이트 전극(226)은 터널 절연막(212) 및 유전막 패턴(228) 사이에서 육면체 구조를 가질 수 있으며, 인접하는 플로팅 게이트 전극(226)은 서로 전기적으로 절연된다. 유전막 패턴(228) 및 컨트롤 게이트 전극(230)은 각각 제2 방향으로 연장되는 라인/스페이스 구조를 가질 수 있다.
플로팅 게이트 전극(226), 유전막 패턴(228) 및 컨트롤 게이트 전극(230)의 형성 후, 제2 마스크(224)를 컨트롤 게이트 전극(230)으로부터 제거한다.
본 발명의 실시예들에 따르면, 컨트롤 게이트 전극(230)이 금속을 포함하고, 제2 마스크(224)가 포토레지스트 및 비정질 탄소를 포함하는 다층 구조를 가질 경우, 제2 마스크(224)는 산소 플라즈마 애싱 공정에 의해 제거될 수 있다. 제2 마스크(224)를 제거하기 위한 산소 플라즈마 애싱 공정은 도 6을 참조하여 설명한 산소 플라즈마 애싱 공정과 실질적으로 동일하다.
산소 플라즈마 애싱 공정을 적용하여 제2 마스크(224)를 제거하는 동안, 컨트롤 게이트 전극(230) 표면은 산화될 수 있다. 이 경우, 표면이 산화된 컨트롤 게이트 전극(230) 표면을 환원 공정을 통해 환원시킬 수 있다. 이와 같은 컨트롤 게이트 전극(230)에 대한 환원 공정은 도 7을 참조하여 설명한 경우와 실질적으로 동일하다.
상술한 바와 같이 제2 마스크(224)를 산소 플라즈마 애싱 공정으로 제거한 후 컨트롤 게이트 전극(230) 표면을 환원시킴으로써, 컨트롤 게이트 전극(230)이 요구되는 수준의 저항을 가질 수 있다.
도 18 내지 도 22는 본 발명의 실시예들에 따른 휘발성 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 18 내지 도 22에 있어서, DRAM 장치의 제조 방법을 예시적으로 설명하지만 본 발명의 특징들 및 이점들을 기타의 휘발성 반도체 장치에도 적용 가능함을 이해할 수 있을 것이다.
도 18을 참조하면, 기판(300)에 필드 절연막 패턴(302)을 형성하여, 기판(200)에 액티브 영역(active region) 및 필드 영역(field region)을 정의한다.
상기 액티브 영역 및 필드 영역을 포함하는 기판(300) 상에 게이트 절연막(304)(gate dielectric layer)을 형성한다. 게이트 절연막(304)은 실리콘 산화물(SiO2)과 같은 산화물을 사용하여 형성될 수 있다. 또한, 게이트 절연막(304)은 화학 기계적 연마 공정 또는 열산화 공정을 통해 형성될 수 있다.
도 19를 참조하면, 게이트 절연막(304) 상에 도전막(306)을 형성한다. 도전 막(306)은 금속 또는 금속 화합물을 이용하여 형성될 수 있다. 예를 들면, 도전막(306)은 텅스텐(W), 알루미늄(Al), 코발트(Co), 티타늄(Ti), 탄탄륨 질화물(TaN) 및 티타늄 질화물(TiN) 등을 사용하여 형성될 수 있다.
도 20을 참조하면, 도전막(306) 상에 마스크(308)를 형성한다. 마스크(308)는 비정질 탄소 및/또는 포토레지스트를 포함하는 다층 구조를 가질 수 있다. 또한, 마스크(308)는 기판(300) 상에 제1 방향을 따라 연장된다. 예를 들면, 인접한 마스크(308)들은 서로 평행한 라인/스페이스 구조를 가질 수 있다.
마스크(308)를 식각 마스크(308)로 이용하는 식각 공정을 통해 도전막(306)을 식각하여 게이트 절연막(304) 상에 게이트 전극(gate electrode)(310)을 형성한다. 게이트 전극(310)은 마스크(308)와 실질적으로 동일한 방향으로 연장한다.
도 21을 참조하면, 게이트 전극(310)으로부터 마스크(308)를 제거한다. 마스크(308)는 산소 플라즈마 애싱 공정을 통해 제거될 수 있다. 마스크(308)를 제거하기 위한 산소 플라즈마 애싱 공정은 도 6을 참조하여 설명한 경우와 실질적으로 동일하다.
본 발명의 실시예들에 따르면, 마스크(308)를 보다 완전하게 제거하기 위하여 스트립핑 공정을 추가적으로 수행할 수 있다.
마스크(308)를 제거하기 위한 산소 플라즈마 애싱 공정을 수행하는 동안 게이트 전극(308) 표면(310a)이 산화될 수 있다.
도 22를 참조하면, 게이트 전극(310)의 산화된 표면(310a)에 대해 환원 공정을 수행한다. 게이트 전극(310)에 대한 환원 공정은 수소를 포함하는 가스를 이용 하여 수행되며, 도 7을 참조하여 설명한 경우와 실질적으로 동일하다.
상술한 바와 같이 산소 플라즈마 애싱 공정을 통해 마스크(308)를 제거하는 동안 산화된 게이트 전극(310)을 환원시킴으로써, 게이트 전극(310)이 요구되는 수준의 저항을 가질 수 있다. 이에 따라 게이트 전극(310)을 포함하는 휘발성 메모리 소자의 신뢰성이 향상될 수 있다.
이하, 온도, 압력, 바이어스 및 산소의 유량 등의 공정 조건들이 IPC 방식의 산소 플라즈마 애싱 공정에 미치는 영향을 설명한다.
도 23은 산소 플라즈마 애싱 공정 시의 온도에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 23에 있어서, IPC 방식의 산소 플라즈마 애싱 공정이 수행되는 공정 챔버 내의 압력, 바이어스 및 산소 유량은 실질적으로 동일하게 유지하며, 온도가 약 200℃일 때와 약 10℃일 때의 비정질 탄소 및 포토레지스트 을 포함하는 마스크의 제거율(ashing rate)을 나타내었다. 이러한 마스크의 제거율은 기판의 13 지점에서 검출된 데이터들이다.
도 23을 참조하면, 공정 온도가 약 200℃일 경우, 마스크의 제거율은 약 100,600 내지 약 122,000Å/min 정도이며, 온도가 약 10℃일 경우 마스크의 제거율은 약 400 내지 약 530Å/min 정도이다. 즉, 산소 플라즈마 애싱 공정 시, 온도가 높을수록 마스크의 제거율이 증가하게 된다.
그러나, 공정 온도가 높으면, 금속을 포함하는 박막과 반응하는 산소 이온들 또는 산소 라디칼들도 증가하여 금속을 포함하는 박막 표면의 산화 정도도 증가하 게 될 수 있다.
도 24는 산소 플라즈마 애싱 공정 시, 공정 챔버에 인가되는 바이어스에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 24에 있어서, IPC 방식의 산소 플라즈마 애싱이 수행되는 공정 챔버 내의 온도, 압력 및 산소 유량은 실질적으로 동일하게 유지하며, 공정 챔버에 인가되는 바이어스가 0W, 100W, 200W, 300W 및 400W일 경우에 각각 측정된 비정질 탄소 및 포토레지스트를 포함하는 마스크의 제거율을 나타낸다. 상기 마스크의 제거율은 기판의 13 지점에서 검출된 데이터들이다.
도 24에 도시된 바와 같이, 바이어스 전압이 0W일 경우, 마스크의 제거율은 약 7,900 내지 약 9,600Å/min 정도이고, 바이어스 전압이 100W일 경우, 마스크의 제거율은 약 10,200 내지 약 11,300Å/min 정도이다. 또한, 바이어스 전압이 200W일 경우, 마스크의 제거율은 약 10,800 내지 약 12,900Å/min 정도이고, 바이어스 전압이 300W일 경우, 마스크의 제거율은 약 12,500 내지 약 14,500Å/min 저오이며, 바이어스 전압이 400W일 경우, 마스크의 제거율은 약 13,400 내지 약 15,700Å/min 정도이다. 즉, 산소 플라즈마 애싱 공정 시, 바이어스가 증가할수록 제거율이 증가하게 된다. 이러한 현상은 공정 챔버에 인가되는 바이어스가 증가할수록 상기 공정 챔버 내에 형성된 산소 플라즈마(산소 이온 및 산소 라디칼)가 기판으로 이동하는 물리적 힘이 증가하기 때문이다. 상기 마스크는 물리적인 힘이 증가된 산소 플라즈마에 의해 보다 빠르고 용이하게 제거될 수 있다.
도 25는 산소 플라즈마 애싱 공정 시, 산소 유량에 따른 마스크 제거율을 설 명하기 위한 그래프이다.
도 25에 있어서, IPC 방식의 산소 플라즈마 애싱이 수행되는 공정 챔버 내의 온도, 바이어스 및 압력은 실질적으로 동일하게 유지하며, 산소 유량이 100sccm, 200sccm, 300sccm, 400sccm 및 500sccm 정도일 경우에 각각 측정된 비정질 탄소 및 포토레지스트를 포함하는 마스크의 제거율을 나타낸다. 상기 마스크의 제거율은 기판의 13 지점에서 검출된 데이터들이다.
도 25를 참조하면, 산소 유량이 100sccm일 경우 마스크의 제거율이 약 6,500 내지 약 7,400Å/min 정도이며, 산소 유량이 200sccm일 경우. 마스크의 제거율이 약 8,650 내지 약 9,800Å/min 정도이다. 또한, 산소 유량이 300sccm일 경우, 마스크의 제거율이 약 9,900 내지 약 11,200Å/min 정도이며, 산소 유량이 400sccm일 경우, 마스크의 제거율이 약 10,900 내지 약 12,200Å/min 정도이며, 산소 유량이 500sccm일 경우, 마스크의 제거율이 약 11,500 내지 약 13,100Å/min 정도이다. 즉, 산소 플라즈마 애싱 공정 시에 공정 챔버 내로 산소의 유량이 증가할수록 마스크의 제거율이 증가한다. 공정 챔버 내로 공급되는 산소 유량이 증가할수록 공정 챔버 내의 반응할 수 있는 산소 이온들 및 산소 라디칼들의 양이 증가하게 되며, 이에 따라 마스크에 포함된 탄소가 상기 산소 이온들 및 산소 라디칼들과 용이하게 반응할 수 있으므로 마스크를 빠르게 제거할 수 있다.
도 26은 산소 플라즈마 애싱 공정 시, 압력에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 26을 참조하면, IPC 방식의 산소 플라즈마 애싱이 수행되는 공정 챔버 내 의 온도, 바이어스 및 산소 유량은 실질적으로 동일하게 유지하며, 압력이 20mTorr, 30mTorr 및 35mTorr일 경우에 각각 측정된 비정질 탄소 및 포토레지스트를 포함하는 마스크의 제거율을 나타낸다. 마스크의 제거율은 기판의 13 지점에서 검출된 데이터들이다.
도 26에 도시된 바와 같이, 압력이 25mTorr일 경우 마스크의 제거율이 약 11,000 내지 약 12,600Å/min 정도이며, 압력이 30mTorr일 경우 마스크의 제거율이 약 9,950 내지 약 11,900Å/min 정도이다. 또한, 압력이 40mTorr일 경우 마스크의 제거율이 약 9,200 내지 약 11,200Å/min 정도이다. 즉, 산소 플라즈마 애싱 공정 시에 압력이 감소할수록 제거율이 증가하게 된다. 공정 챔버의 압력이 감소할수록 공정 챔버 내 산소 이온들 및 산소 라디칼들의 이동이 보다 용이해지기 때문에 마스크와 산소 이온들 및 산소 라디칼들 사이의 반응이 용이해져 마스크를 보다 빠르게 제거할 수 있다.
도 23 내지 도 26을 참조하여 상술한 바와 같이, 산소 플라즈마 애싱 공정 시, 온도가 낮아지면 산소 이온들 및 산소 라디칼들과 마스크의 탄소와의 화학적 반응이 저하되지만, 금속을 포함하는 박막과의 화학적 반응도 저하되어 금속을 포함하는 박막의 산화를 억제할 수 있다. 상기 낮아진 온도에서의 마스크 제거율을 보상하기 위하여 바이어스 및 산소 유량을 증가시키고, 압력은 감소시킬 수 있다.
본 발명에 따르면, 비정질 탄소 및 포토레지스트를 포함하는 마스크를 산소 플라즈마 애싱 공정의 공정 조건들을 조절하면서 효율적으로 제거할 수 있다. 비교 적 높은 온도에서 산소 플라즈마 애싱 공정을 사용하는 경우, 마스크 아래에 형성된 금속을 포함하는 도전 패턴 표면이 산화될 수 있으므로, 이를 환원시키기 위하여 상기 도전 패턴에 대해 환원 공정을 수행할 수 있다. 이에 따라, 도전 패턴이 요구되는 수준의 저항을 가질 수 있으며, 상기 도전 패턴을 포함하는 반도체 소자의 신뢰성도 향상시킬 수 있다.
또한, 비교적 낮은 온도에서 산소 플라즈마 애싱 공정을 수행하는 경우, 상대적으로 낮은 온도에 의해 감소된 마스크 제거율을 증가시키기 위하여 바이어스 및 산소 유량을 증가시키고 압력을 감소시킨다. 그 결과, 도전 패턴의 산화를 미연에 억제시키고, 미미하게 산화된 도전 패턴 표면은 환원 공정을 통해 환원시킬 수 있다.
상술한 바와 있어서, 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 7은 본 발명에 따른 실시예들에 따른 도전 패턴의 형성 방법을 설명하기 위한 단면도들이다.
도 8 내지 도 17은 본 발명의 실시예들에 따른 불 휘발성 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 18 내지 도 22는 본 발명의 실시예들에 따른 휘발성 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 23은 산소 플라즈마 애싱 공정 시의 온도에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 24는 산소 플라즈마 애싱 공정 시, 공정 챔버에 인가되는 바이어스에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 25는 산소 플라즈마 애싱 공정 시, 산소 유량에 따른 마스크 제거율을 설명하기 위한 그래프이다.
도 26은 산소 플라즈마 애싱 공정 시, 압력에 따른 마스크 제거율을 설명하기 위한 그래프이다.

Claims (19)

  1. 기판 상에 금속을 포함하는 도전막을 형성하는 단계;
    상기 도전막 상에 탄소를 포함하는 마스크(mask)를 형성하는 단계;
    상기 마스크를 식각 마스크로 사용하여 상기 도전막을 식각하는 단계;
    상기 마스크를 산소 플라즈마 애싱(O2 plasma etching) 공정을 통해 제거하는 단계; 및
    상기 마스크를 제거하는 동안 산화된 부분을 환원시켜 도전 패턴을 형성하는 단계를 포함하는 도전 패턴의 형성 방법.
  2. 제1항에 있어서, 상기 산소 플라즈마 애싱 공정은 5 내지 65℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스(bias) 및 10 내지 100mTorr의 압력 하에서 수행되는 것을 특징으로 하는 도전 패턴의 형성 방법.
  3. 제1항에 있어서, 상기 산소 플라즈마 애싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행되는 것을 특징으로 하는 도전 패턴의 형성 방법.
  4. 제1항에 있어서, 상기 산화된 부위는 수소를 포함하는 가스를 이용하여 환원 되는 것을 특징으로 하는 도전 패턴의 형성 방법.
  5. 제4항에 있어서, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함하는 것을 특징으로 하는 도전 패턴의 형성 방법.
  6. 제4항에 있어서, 상기 환원 공정에서 수소를 포함하는 가스는 10 내지 500sccm 제공되는 것을 특징으로 하는 도전 패턴의 형성 방법.
  7. 제1항에 있어서, 상기 마스크는 비결정 탄소막 패턴(amorphous carbon layer pattern) 및 포토레지스트 패턴(photoresist pattern)을 포함하는 것을 특징으로 하는 도전 패턴의 형성 방법.
  8. 제1항에 있어서, 상기 산소 플라즈마 애싱 공정은 ICP(induced coupled plasma) 방식을 사용하는 것을 특징으로 하는 도전 패턴의 형성 방법.
  9. 제1항에 있어서, 상기 산소 플라즈마 애싱 공정과, 상기 환원 공정은 인-시튜(in-situ)로 진행되는 것을 특징으로 하는 도전 패턴의 형성 방법.
  10. 제1항에 있어서, 상기 도전 패턴에 포함되는 금속은 텅스텐(W), 알루미 늄(Al), 코발트(Co) 또는 티타늄(Ti)인 것을 특징으로 하는 도전 패턴의 형성 방법.
  11. 제1항에 있어서, 상기 도전 패턴은 금속 질화물을 포함하며, 상기 금속 질화물은 탄탈륨 질화물(TaN) 또는 티타늄 질화물(TiN)을 포함하는 것을 특징으로 하는 도전 패턴의 형성 방법.
  12. 기판 상에 터널 절연막, 예비 플로팅 게이트 전극 및 유전막을 순차적으로 형성하는 단계;
    상기 유전막 상에 금속을 포함하는 도전막을 형성하는 단계;
    상기 도전막 상에 탄소를 포함하는 마스크를 형성하는 단계;
    상기 마스크를 식각 마스크로 사용하여 상기 도전막, 유전막 및 예비 플로팅 게이트 전극을 식각하여, 컨트롤 게이트 전극, 유전막 패턴 및 플로팅 게이트 전극을 각각 형성하는 단계;
    상기 마스크를 산소 플라즈마 애싱(O2 plasma etching) 공정을 통해 제거하는 단계; 및
    상기 마스크를 제거하는 동안 부분적으로 산화된 컨트롤 게이트 전극을 환원시키는 단계를 포함하는 반도체 소자의 형성 방법.
  13. 제12항에 있어서, 상기 산소 플라즈마 애싱 공정은 5 내지 65℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스(bias) 및 10 내지 100mTorr의 압력 하에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  14. 제12항에 있어서, 상기 산소 플라즈마 애싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  15. 제12항에 있어서, 상기 산화된 부위는 수소를 포함하는 가스를 이용하여 환원되며, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
  16. 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 금속을 포함하는 도전막을 형성하는 단계;
    상기 도전막 상에 탄소를 포함하는 마스크를 형성하는 단계;
    상기 마스크를 식각 마스크로 사용하여 상기 도전막을 식각하여 게이트 전극을 형성하는 단계;
    상기 마스크를 산소 플라즈마 애싱(O2 plasma etching) 공정을 통해 제거하는 단계; 및
    상기 마스크를 제거하는 동안 부분적으로 산화된 게이트 전극을 환원시키는 단계를 포함하는 반도체 소자의 형성 방법.
  17. 제16항에 있어서, 상기 산소 플라즈마 애싱 공정은 5 내지 65℃의 온도, 100 내지 500sccm의 산소량, 100 내지 500W의 바이어스(bias) 및 10 내지 100mTorr의 압력 하에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  18. 제16항에 있어서, 상기 산소 플라즈마 애싱 공정은 65 내지 250℃의 온도, 20 내지 100sccm의 산소량, 20 내지 100W의 바이어스 및 100 내지 300mTorr의 압력 하에서 수행되는 것을 특징으로 하는 반도체 소자의 형성 방법.
  19. 제16항에 있어서, 상기 산화된 부위는 수소를 포함하는 가스를 이용하여 환원되며, 상기 수소를 포함하는 가스는 수소 가스(H2) 또는 암모니아 가스(NH3)를 포함하는 것을 특징으로 하는 반도체 소자의 형성 방법.
KR1020070113260A 2007-11-07 2007-11-07 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법 KR20090047211A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070113260A KR20090047211A (ko) 2007-11-07 2007-11-07 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법
US12/287,945 US20090117723A1 (en) 2007-11-07 2008-10-15 Methods of forming a conductive pattern in semiconductor devices and methods of manufacturing semiconductor devices having a conductive pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113260A KR20090047211A (ko) 2007-11-07 2007-11-07 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20090047211A true KR20090047211A (ko) 2009-05-12

Family

ID=40588505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113260A KR20090047211A (ko) 2007-11-07 2007-11-07 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법

Country Status (2)

Country Link
US (1) US20090117723A1 (ko)
KR (1) KR20090047211A (ko)

Families Citing this family (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110114030A (ko) * 2010-04-12 2011-10-19 삼성전자주식회사 플래시 메모리 장치의 제조 방법
US20120241865A1 (en) * 2011-03-21 2012-09-27 Nanya Technology Corporation Integrated circuit structure
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
CN107919267B (zh) * 2016-10-10 2021-02-19 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
CN112292478A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102638425B1 (ko) 2019-02-20 2024-02-21 에이에스엠 아이피 홀딩 비.브이. 기판 표면 내에 형성된 오목부를 충진하기 위한 방법 및 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
WO2020256515A1 (ko) * 2019-06-21 2020-12-24 한양대학교에리카산학협력단 물질막 및 타겟 패턴의 선택적 제조 방법
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355571B1 (en) * 1998-11-17 2002-03-12 Applied Materials, Inc. Method and apparatus for reducing copper oxidation and contamination in a semiconductor device
JP3984020B2 (ja) * 2000-10-30 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
KR100591129B1 (ko) * 2004-12-15 2006-06-19 동부일렉트로닉스 주식회사 구리 배선을 갖는 반도체 소자의 포토레지스트 제거장치및 제거 방법
US7700494B2 (en) * 2004-12-30 2010-04-20 Tokyo Electron Limited, Inc. Low-pressure removal of photoresist and etch residue
KR100669864B1 (ko) * 2005-06-29 2007-01-16 삼성전자주식회사 불휘발성 메모리 장치의 제조 방법

Also Published As

Publication number Publication date
US20090117723A1 (en) 2009-05-07

Similar Documents

Publication Publication Date Title
KR20090047211A (ko) 도전 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조방법
US10868143B2 (en) Spacers with rectangular profile and methods of forming the same
US7148114B2 (en) Process for patterning high-k dielectric material
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US6551887B2 (en) Method of forming a spacer
US7105438B2 (en) Manufacturing method of a semiconductor device with a metal gate electrode and a structure thereof
JP2008270333A (ja) 半導体装置とその製造方法
US11855128B2 (en) Metal insulator metal (MIM) structure and manufacturing method thereof
KR20080060376A (ko) 반도체 소자의 제조방법
JP5407340B2 (ja) 配線の形成方法
JP2006332584A (ja) 半導体素子の製造方法
KR100763506B1 (ko) 커패시터 제조 방법
JP4034115B2 (ja) 半導体装置の製造方法
KR20060136191A (ko) 커패시터 제조 방법
CN109524405B (zh) 半导体元件的制造方法
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR100788364B1 (ko) 반도체 소자의 제조 방법
KR20080024748A (ko) 반도체 소자의 식각방법 및 이를 이용한 반도체 소자의제조방법
JP2000049340A (ja) 半導体装置及びその製造方法
KR100709580B1 (ko) 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
KR100689676B1 (ko) 반도체메모리장치의 제조 방법
JP3780657B2 (ja) エッチング方法
KR100587056B1 (ko) 반도체소자의 콘택홀 형성방법
JP2000294629A (ja) 半導体装置及びその製造方法
KR100620231B1 (ko) 플로팅 게이트 형성 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid