KR100620231B1 - 플로팅 게이트 형성 방법 - Google Patents
플로팅 게이트 형성 방법 Download PDFInfo
- Publication number
- KR100620231B1 KR100620231B1 KR1020040118464A KR20040118464A KR100620231B1 KR 100620231 B1 KR100620231 B1 KR 100620231B1 KR 1020040118464 A KR1020040118464 A KR 1020040118464A KR 20040118464 A KR20040118464 A KR 20040118464A KR 100620231 B1 KR100620231 B1 KR 100620231B1
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- etching
- polysilicon
- gate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 19
- 230000005641 tunneling Effects 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 플로팅 게이트 형성 방법에 관한 것으로, 보다 자세하게는 활동영역 표면에 터널링 산화막을 형성시키는 단계, 상기 산화막 위에 플로팅 게이트를 형성할 폴리실리콘을 적층하는 단계, 상기 폴리실리콘 상에 질화막를 적층하는 단계, 질화막을 CF4 가스를 이용하여 식각하는 단계, HBr 가스, HeO2를 이용하여 식각하는 단계, HBr 가스, N2를 이용하여 식각하는 단계, 하드 마스크가 형성되는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 플로팅 게이트 형성 방법은 ICP 형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각하여 게이트를 형성하는 과정에서 발생하는 게이트 형태의 Notch 를 방지함으로써 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.
플로팅 게이트, ICP, 질화막
Description
도 1은 종래 기술에 의한 플로팅 게이트 SEM 단면도.
도 2a 내지 도 2c는 본 발명에 의한 플로팅 게이트 형성 방법에 의한 단면도.
본 발명은 플로팅 게이트 형성 방법에 관한 것으로, 보다 자세하게는 ICP(Inductively Coupled Plasma : 이하 ICP라고 칭함)형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각하여 게이트를 형성하는 과정에서 발생하는 게이트 형태의 Notch 를 방지에 관한 것이다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 같이 시간이 지남에 따라 데이터를 잃어버리는 휘발성(volatile)이면서 데이터의 입·출력이 빠른 RAM 제품과, 한번 데이터를 입력하면 그 상태를 유지할 수 있지만 데이터의 입·출력이 느린 ROM(read only memory) 제 품으로 크게 구분할 수 있다.
이러한 ROM 제품 중에서, 전기적으로 데이터의 입·출력이 가능한 EEPROM(electrically erasable and programmable ROM) 또는 플래쉬 메모리에 대한 수요가 늘고 있다.
일반적으로 플래쉬 메모리 셀의 프로그램 동작은, 컨트롤 게이트에 인가된 양(positive)의 전압이 플로팅-게이트에 커플링되어 파울러 노드하임(Fowler- Nordheim; 이하 'F-N'이라 한다) 터널링(tunneling) 또는 핫-캐리어 주입(hot -carrier injection)에 의해 기판으로부터 전자들이 터널 산화막을 거쳐 상기 플로팅 게이트 내로 포획(capture)되는 것을 원리로 한다. 이와 반대로, 소거(erase) 동작은 컨트롤 게이트에 인가된 음(negative)의 전압에 의해 플로팅-게이트 내의 전자들이 기판으로 빠져나가는 것을 원리로 한다. 상술한 프로그램 동작시 컨트롤 게이트에 인가된 전압에의해 플로팅 게이트로 커플링되는 전압의 비율을 커플링 계수(coupling ratio)라 하며, 상기 커플링 계수가 높을수록 제품의 속도 및 성능이 향상된다.
플래쉬 메모리 소자의 제어게이트 형성방법은, 반도체기판 상에 열산화 등의 방법을 이용하여 게이트절연막을 형성한다. 이어서, 게이트절연막 상에 다결정실리콘 또는 비정질실리콘을 증착하여 제 1도전층을 형성한 다음, 상기제 1도전층 상에 산화막과 질화막을 순차적으로 적층한 ONO(Oxide-Nitrife-Oxide) 구조의 제 1절연층을 형성한다.
그 다음, 상기 제 1절연층 상에 다결정실리콘 또는 비정질실리콘을 증착하여 제 2도전층을 형성하고, 상기 제 2도전층 상에 제 3도전층을 형성하고, 상기 제 3도전층 상에 질화실리콘 또는 산화실리콘을 화학기상증착(Chemical Vapor Deposition)하여 제 2절연층을 형성한다. 이때, 상기 제 2절연층은 1000Å 내지 1500Å두께로 형성된다. 이 후, 제 2절연층 상에 감광막을 도포한 다음, 노광 및 현상하여 제어게이트 형성영역이 정의된 감광막 패턴을 형성한다.
다음, 상기 감광막패턴을 식각마스크로 이용하여 제 2절연층을 식각하여 ARC(anti reflective coating : 이하 ARC라고 칭함)막을 형성한다. 이때, 상기 제 2절연층 식각 공정은 CHF3 ,CH4 등의 식각 가스를 공급하면서 진행한다. 상기 반반사층은 제어게이트의 마스킹 작업 시 반반사층 역할을 하며, 이후의 플로팅게이트 형성 공정인 셀프 어라인(self align) 식각 시 베리어(barrrier)역할을 한다.
다음, 상기 감광막 패턴을 식각 마스크로 이용하여 제 3도전층과 제 2도전층을 식각하여 제 2절연층, 제 3도전층 및 제 2도전층 등 3층으로 구성된 플래쉬 메모리 소자의 제어게이트을 형성한다. 이때, 상기 제 3도전층과 제 2도전층 식각 공정은 Cl2, O2 가스 공급에 의해 진행된다. 상기 제어게이트는 경사(slope)진 측면프로파일을 가진다.
다음, 감광막 패턴을 제거하고 세정공정을 실시한 다음, 상기 ARC막을 식각 마스크로 이용하여 제 1절연층 및 제 1도전층을 식각하여 상기 제어게이트 하부에 유전체층 및 플로팅게이트를 형성한다.
도 1은 종래 기술에 의한 플로팅 게이트 SEM 단면도이다.
ICP 장비를 이용한 플로팅 게이트 형성 방법에서는 기존 폴리실리콘 게이트 형성 과정에서 사용되는 포토레지스트 패터닝이 사용되지 않고 있으며 이는 패턴의 구조상 미세한 코너 조절(Corner control)이 힘든 리소그라피(Lithography) 특성을 극복할 수 없기 때문이다.
이러한 문제를 해결하기 위하여 질화막(Si3N4) 이나 산화막을 이용한 하드 마스크(Hard Mask) 공정을 사용하고 있다. 이때 기존의 포토레지스트 마스크를 이용하는 식각조건으로 식각을 실시할 경우 STI(Shallow Trench Isolation)의 영역과 활동 영역간의 단차와 폴리머 형성에서의 차이점으로 인하여 플로팅 게이트 하부 영역에 Notch가 형성될 가능성이 커지게 되며 이러한 하부 부위의 Notch 구조는 후속 공정인 ONO 막 형성을 거치며 부분적인 막의 얇아짐 현상을 가져와 ONO 항복전압 특성에 영향을 주어 프로그램 지움 기능(Program Erase function)을 하는데 있어 결점을 유도하여 수율 및 신뢰성에 영향을 주게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, ICP 형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각하여 게이트를 형성하는 과정에서 발생하는 게이트 형태의 Notch를 방지하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 플로팅 게이트 형성 방법에 있어서, (가) 활동영역 표면에 터널링 산화막을 형성시키는 단계; (나) 상기 산화막 위에 플로팅 게이트를 형성할 폴리실리콘을 적층하는 단계; (다) 상기 폴리실리콘 상에 질화막를 적층하는 단계; (라) 상기 질화막을 패터닝하여 하드마스크를 형성하는 단계; (마) 상기 하드마스크를 마스크로 하여 상기 폴리실리콘을 CF4 가스를 이용하여 식각하는 단계; (바) 상기 폴리실리콘을 HBr 가스, He 및 O2를 이용하여 식각하는 단계; 및 (사) 상기 폴리실리콘을 HBr 가스, N2를 이용하여 식각하는 단계;를 포함하는 것을 특징으로 하는 플로팅 게이트 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 실명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 의한 플로팅 게이트 형성 방법에 의한 단면도이다.
먼저, 도 2a에 도시된 바와 같이 반도체 기판(100) 상에 활동영역 표면에 터널링 산화막(Tunneling Oxide,101)을 산화시킨다. 이때 산화막의 두께는 약 50Å 내지 100Å 정도를 유지한다. 그리고 그 위에 플로팅 게이트를 형성할 폴리실리콘막(102)을 약 1000Å 내지 3000Å을 적층후 질화막(103)를 1000Å 내지 2000Å을 적층한다. 그리고 질화막 하드 마스크를 형성하기 위한 패터닝 작업을 실시한다.
다음, 도 2b에 도시된 바와 같이 질화막(103)을 건식 식각하고 하드 마스크 형성을 마친다. 게이트 형성시 산화막(101)옆면에 할로(104)가 생성된다. 식각 과 정은 먼저, 4mTorr 내지 10mTorr의 압력, 400W 내지 500W의 소스 파워(Source Power)와 30W 내지 70W의 하부 파워, 30sccm 내지 80sccm의 CF4 가스를 주입하여 10초 내지 30초동안 식각을 진행한다.
다음, 20mTorr 내지 60mTorr의 압력, 400W 내지 700W의 소스 파워와 50W 내지 150W의 하부 파워, 100scmm 내지 180sccm의 HBr 가스, 5scmm 내지 15sccm의 He 및 O2를 주입하여 50초 내지 100초동안 식각을 진행한다.
다음, 20mTorr 내지 60 mTorr의 압력, 600W 내지 1000W의 소스 파워와 50W 내지 150W의 하부 파워, 100sccm 내지 180sccm의 HBr 가스, 5sccm 내지 15sccm의 N2를 주입하여 50초 내지 100초동안 식각을 진행한다.
마지막 식각 조건은 산화막과 폴리실리콘간의 선택비가 100:1 이상을 가지고 있어 활동영역의 손상(Damage)를 최소화 할 수 있다.
다음, 도 2c에 도시된 바와 같이 ICP 형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각 게이트를 형성한 단면도이다.
상술한 본 발명의 실시예는 ICP 형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각하여 게이트를 형성하는 과정에서 발생하는 게이트 형태의 Notch 를 방지함으로써 소자의 신뢰성 및 수율을 높일수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양 한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 플로팅 게이트 형성 방법은 ICP 형태의 식각 장치에서 질화막 또는 산화막 하드 마스크를 이용하여 폴리실리콘을 식각하여 게이트를 형성하는 과정에서 발생하는 게이트 형태의 Notch를 방지함으로써 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.
Claims (8)
- 플로팅 게이트 형성 방법에 있어서,(가) 활동영역 표면에 터널링 산화막을 형성시키는 단계;(나) 상기 산화막 위에 플로팅 게이트를 형성할 폴리실리콘을 적층하는 단계;(다) 상기 폴리실리콘 상에 질화막를 적층하는 단계;(라) 상기 질화막을 패터닝하여 하드마스크를 형성하는 단계;(마) 상기 하드마스크를 마스크로 하여 상기 폴리실리콘을 CF4 가스를 이용하여 식각하는 단계;(바) 상기 폴리실리콘을 HBr 가스, He 및 O2를 이용하여 식각하는 단계; 및(사) 상기 폴리실리콘을 HBr 가스, N2를 이용하여 식각하는 단계;를 포함하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (가) 단계의 산화막이 50Å 내지 100Å 증착하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (나) 단계의 폴리실리콘은 1000Å 내지 3000Å을 증착하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (다) 단계의 질화막은 1000Å 내지 2000Å을 증착하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (마) 단계의 식각은 4mTorr 내지 10mTorr의 압력, 400W 내지 500W의 소스 파워와 30W 내지 70W의 하부 파워, 30sccm 내지 80sccm의 CF4 가스를 주입하여 10초 내지 30초동안 ICP 공정 조건으로 식각하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (바) 단계의 식각은 20mTorr 내지 60mTorr의 압력, 400W 내지 700W의 소스 파워와 50W 내지 150W의 하부 파워, 100scmm 내지 180sccm의 HBr 가스, 5scmm 내지 15sccm의 He 및 O2를 주입하여 50초 내지 100초동안 ICP 공정 조건으로 식각하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (사) 단계의 식각은 20mTorr 내지 60 mTorr의 압력, 600W 내지 1000W의 소스 파워와 50W 내지 150W의 하부 파워, 100sccm 내지 180sccm의 HBr 가스, 5sccm 내지 15sccm의 N2를 주입하여 50초 내지 100초동안 ICP 공정 조건으로 식각하는 것을 특징으로 하는 플로팅 게이트 형성 방법.
- 제 1항에 있어서,상기 (사) 단계의 식각 시 산화막과 폴리실리콘간의 선택비가 100:1 임을 특징으로 하는 플로팅 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118464A KR100620231B1 (ko) | 2004-12-31 | 2004-12-31 | 플로팅 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040118464A KR100620231B1 (ko) | 2004-12-31 | 2004-12-31 | 플로팅 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060078500A KR20060078500A (ko) | 2006-07-05 |
| KR100620231B1 true KR100620231B1 (ko) | 2006-09-08 |
Family
ID=37170390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040118464A KR100620231B1 (ko) | 2004-12-31 | 2004-12-31 | 플로팅 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620231B1 (ko) |
-
2004
- 2004-12-31 KR KR1020040118464A patent/KR100620231B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060078500A (ko) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR101221598B1 (ko) | 유전막 패턴 형성 방법 및 이를 이용한 비휘발성 메모리소자 제조방법. | |
| JP2005531919A (ja) | 集積回路装置およびその製造方法 | |
| KR20060133166A (ko) | 불휘발성 메모리 장치의 게이트 형성 방법 | |
| KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
| KR100919342B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20080022272A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR100620231B1 (ko) | 플로팅 게이트 형성 방법 | |
| KR100780629B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
| US20080054338A1 (en) | Flash memory device | |
| KR100986632B1 (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| TW200539452A (en) | Poly-etching method for split gate flash memory cell | |
| KR100788364B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100561970B1 (ko) | 반도체 소자의 제조방법 | |
| KR100851917B1 (ko) | Ｓｏｎｏｓ 소자의 제조방법 | |
| KR20080060361A (ko) | Ｍａｎｏｓ 구조의 반도체 소자 제조방법 | |
| TWI478293B (zh) | 非揮發性記憶元件的製造方法 | |
| KR100652383B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100762868B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR100684437B1 (ko) | 반도체 소자 제조 방법 | |
| KR100684450B1 (ko) | 반도체 소자 제조 방법 | |
| KR100554985B1 (ko) | Ｓｏｎｏｓ형 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR100651595B1 (ko) | 플래시 메모리소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |