JP2005531919A - 集積回路装置およびその製造方法 - Google Patents

集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP2005531919A
JP2005531919A JP2003579272A JP2003579272A JP2005531919A JP 2005531919 A JP2005531919 A JP 2005531919A JP 2003579272 A JP2003579272 A JP 2003579272A JP 2003579272 A JP2003579272 A JP 2003579272A JP 2005531919 A JP2005531919 A JP 2005531919A
Authority
JP
Japan
Prior art keywords
layer
dielectric
forming
sidewall
arc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003579272A
Other languages
English (en)
Other versions
JP2005531919A5 (ja
Inventor
シー−エフ イェープ、ジェフリー
ジャレパリ、シュリーニバス
チョン、ヨンジュ
デイビッド バーネット、ジェームズ
ピー． シング、ラナ
エイ． グルドウスキー、ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005531919A publication Critical patent/JP2005531919A/ja
Publication of JP2005531919A5 publication Critical patent/JP2005531919A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半導体装置（１０）は、反射防止膜（ＡＲＣ）（１６）のエッチング中にリセス部（２２）が露出されるため、ＡＲＣ（１６）の除去中に基板に形成されるリセスを持つ。エッチング剤はＡＲＣ材料（１６）および基板材料（１２）の間で選択的に選ばれるが、この選択性はリセス（２２）が生じるように限定される。これらのリセス形成に関連した問題は、ソース／ドレイン（２６，２８）が更にゲート（１４）と重ねられるよう拡散しなければならないことである。その結果、トランジスタが駆動電流を減少する場合がある。少なくともゲート（６４）周囲のサイドウォールスペーサ（７０）の形成後まで、ＡＲＣ除去を実行するのを遅らせることにより、その問題は避けられる。それに従って、結果として生じるリセス形成はゲートから遠くに生じて、ゲート（６４）にオーバーラップして望ましく拡張するソース／ドレイン拡散（７２，７４）を与えることができる障害物であるこのリセスを減ずるかまたは除去する結果を生じる。

Description

本発明は集積回路に関し、より詳細には基板にリセスを持つ集積回路に関する。
集積回路の製造において、寸法が小さくなるにつれて重要性を増している問題の１つは、通常のプロセスで生じる基板中のリセスである。基板中のリセスは主として、基板の上にある材料層の一部をエッチングで除去する間に基板が露出される結果として生じる。エッチング剤は、エッチングされている層が除去される間および／またはその後の、ある期間にわたって基板にあてられる。一例は、異なる部位の別材料のエッチング開始時に基板が露出される場合である。別の例は、他の場所の材料のエッチングを通じて基板が部分的に露出されたため、その他の場所の材料のエッチングの間を通じて基板の上の薄い層がエッチングされることである。別の例は、基板の上の層がエッチングされるものであり、基板が露出された後、除去されることが望まれる層が完全に除去されることを確実にするために、オーバーエッチまでエッチングを継続する。好適に選ばれるエッチング剤は、半導体基板を有意にはエッチングしないが、実用上の問題として、そうしたエッチング剤は処理することが非常に困難である。結果として、除去されることが望まれる層は、半導体基板、典型的にはシリコンにいくらかのエッチング効果を持つエッチング剤により除去される。そのようなプロセスは図１〜９に示される。
図１に示されるのは、基板１２と、ポリシリコンゲート１４と、窒化物の反射防止膜（ＡＲＣ）１６と、ゲート１４に隣接する領域に延伸するとともにゲート１４および基板１２の間にある薄い酸化物１８とを有する、集積回路を作製するために有用な半導体装置１０である。窒化物ＡＲＣ１６を除去する目的で、フッ素および塩素のようなハロゲン系材料等のエッチング剤が用いられる。それらのエッチング剤は、窒化物がエッチングされるほど速い速度ではないが、シリコンをもエッチングする。ＡＲＣ１６除去の結果は図２に示されるリセス表面２２である。図３には、サイドウォールスペーサ２４の形成後の装置１０が示される。サイドウォールスペーサ２４は酸化物から形成され、一般に知られるように、比較的等方性の層の塗布および続く異方性エッチングでのエッチングの結果として生じる。これはサイドウォールスペーサ２４に整合される基板１２中の更なるリセスを与える。図４には、マスクとしてサイドウォールスペーサ２４を用いるソース／ドレイン領域２６およびソース／ドレイン２８の形成が示されている。この注入は一般に拡張注入（extension implant ）と呼ばれ、続く高濃度の（heavy ）ソース／ドレイン注入より比較的低いドーピング濃度を持つ。
図５に示されるのは、酸化物ライナ３０および窒化物層３２の堆積後の装置１０である。続いて窒化物層３２はライナ３０と同じくエッチバックされ、サイドウォールスペーサ３４およびライナ部位３８を生じる。このプロセスの間に、ソース／ドレイン領域２６，２８は拡散して、ソース／ドレイン領域２６，２８の領域を拡張する。図７に示されるのは、マスクとしてサイドウォールスペーサ３４を用いてヘビードープされた（heavily-doped ）領域４０，４２を形成するための高濃度の注入後の装置１０である。図８に引き続き示されるのは、一般的なプロセスによるソース／ドレイン領域２６および２８の拡張と、領域４０，４２の拡散である。
図９に示されるのは、領域４０，４２の下に延びているシリサイド領域４８，５０の形成後の装置１０である。この図はまた、領域２６，２８の残存部分である領域４９，５１の拡散が完了されたことを示している。これらの領域はゲート酸化物２０に全面的に延びていない場合がある。領域４９，５１がゲート酸化物２０と接触するほど完全には延伸し
ていないので、領域４９，５１の間に形成されたチャネルとゲート４４の間にはいくらか余分な空間があり、領域４９，５１の間を通過する電流は、ゲート２０により近接して拡散したであろう場合より少ない。これは不都合であり、ゲート４４に近接する基板１２のリセスのため拡散が伝播しなければならない余分な距離の直接的な結果である。またシリサイド領域４６がゲート１４頂部に形成され、ポリシリコン領域４４およびシリサイド領域４６の組合せであるゲートを残すために有意な量のゲート１４を消費する。
従って、通常のプロセスの間に基板に生じるリセスの不利な効果を減じる必要がある。この問題は寸法が縮小し電圧が低下するにつれ悪化し続ける。ソースおよびドレインがオーバレイするゲートと適当なオーバーラップを持たない場合、完全にチャネルを反転しソースおよびドレインの間で最適な電流を供給する性能は危険にさらされる。
基板中のリセスの問題は、生じるリセスが、極めて近接するまでゲート誘電体に近づきゲートとオーバーラップするソースおよびドレインに関してあまり影響を持たないように、窒化物の反射防止膜（ＡＲＣ）の除去をプロセスの後期まで遅らせることにより乗り越えられる。これが達成されるひとつの方法は、窒化物のＡＲＣを除去する以前に、高濃度のソース／ドレイン注入をマスクするために利用されるサイドウォールスペーサ堆積が実施されるまで遅らせることによる。代わりの方法では、窒化物のＡＲＣはソース／ドレイン拡張注入に用いられるサイドウォールスペーサの形成後に除去され、そうした場合には窒化物ＡＲＣはウェットエッチングで除去される。
図２に示された構造に代わるものとして図１０に示されるのは、サイドウォールスペーサ７０の形成後の装置６０である。図１０の構造は図１に示された装置構造に続く。装置６０は基板６２と、ポリシリコンから作製されてよいある種の伝導体パターン層であるゲート６４と、ゲート酸化物６６と、窒化物であってもよいＡＲＣ１６と、サイドウォールスペーサ７０とを有する。基板６２に好ましい材料はシリコンであり、サイドウォールスペーサ７０には酸化物である。ＡＲＣ１６は窒化物以外に何か他の効果的な反射防止材料であることも可能である。ゲート６４はポリシリコン以外の材料であることもまた可能である。サイドウォールスペーサ７０は異方性エッチングされる比較的等方性である酸化物層から生じる。この異方性エッチングの結果として、基板６２のリセス７１が生じる。これは、サイドウォールスペーサが形成されるべき箇所以外で、サイドウォールスペーサを形成するために用いられる層の全てが除去されるのを保証するために必要な、オーバーエッチングの結果である。オーバーエッチングの時間の間には基板の露出だけが起きるため、リセスは比較的小さい。図１１に示されるのは、ゲート６４を囲むサイドウォールスペーサ７０に近接するソース／ドレイン領域７２およびソース／ドレイン領域７４を形成するソース／ドレイン拡張注入後の装置６０である。
図１２に示されるところに示されるのは、ライナ７６と、層７８と、層８０との形成後の装置６０である。層７６，７８および８０は典型的には全て誘電体材料である。層７６は好ましくは酸化物、層７８は好ましくは窒化物、および層８０は好ましくは酸化物であるが、典型的な誘電体の代わりにアモルファスシリコンが用いられてもよい。図１３に示されるのは、異方性エッチングを用いて層８０から形成されるサイドウォールスペーサ８２である。これは、ライナとして機能する層７６の一部に加えゲート６４およびＡＲＣ６８の上の領域を包含するサイドウォールスペーサ８２に近接する領域で窒化物層７８を露出させる。図１４に示されるのは、層７８の露出された部分がゲート６４の周囲に窒化物部分８４を残して除去されるように、窒化物エッチングが実行された後の装置６０である
。これはまた、層７６の一部８６を残すためにＡＲＣ６８上部の層７６を除去する効果を持つ。このプロセスの間に、領域７２および７４は互いにおよびゲート６４の下方に向かい拡散する。基板６２のリセスは比較的小量であり、拡散プロセスはその小量のリセスを乗り越える際に有効である。窒化物の除去はＡＲＣ６８が除去されるまで継続し、これはまたサイドウォールスペーサ８４の高さの減少をもたらして、サイドウォールスペーサ８８を残す。サイドウォールスペーサ８８は、ＡＲＣ６８の全てが除去されることを確実にするために必要なオーバーエッチングにより、ポリシリコン６４よりわずかに低い。サイドウォールスペーサ８２に整合される基板６２中の比較的大きいリセスは、ＡＲＣ６８のエッチングの間に主として生じる。このエッチングは、ウェットエッチングのそれに優る欠陥性（defectivity ）特性のため、好ましくはドライエッチングである。ドライエッチングは、ウェットエッチングが用いられた場合より大きなリセスを基板６２中に生じる。しかしながらこの場合、リセスはゲート６４にオーバーラップされるソース／ドレイン領域７２および７４の性能に負の影響を持つであろう領域から有意に除去されるので、相対差は重要でない。
図１６に示されるのは、注入マスクとして作用するサイドウォールスペーサ８２に整合される重くドープされたソース／ドレイン領域９０，９２を生じる高濃度のソース／ドレイン注入後の装置６０である。サイドウォールスペーサ８２はアモルファスシリコンであるように選ばれた場合には、この注入後に除去されるべきである。図１７に示されるのは、やはりサイドウォールスペーサ８２に整合されるシリサイド領域９４，９６を形成するシリサイド工程後の装置構造６０である。サイドウォールスペーサ８２はアモルファスシリコンであるように選ばれた場合には、シリサイドを形成するこの工程以前に除去されるべきである。上記された例では、サイドウォールスペーサ８２は酸化物である。図１８に示されるのは、ゲート６４にオーバーラップするに充分なだけ拡散した、ソース／ドレイン領域７２および７４の一部１００および１０２がそれぞれ示されている。サイドウォールスペーサ７０の形成でのオーバーエッチングの間にもたらされた比較的小さいリセスは、ソース／ドレイン１００および１０２がゲート６４にオーバーラップするように乗り越えられる必要がある全てである。ＡＲＣ１６を除くエッチングによりもたらされるリセスは、図１８に示される最終的な装置構造中には視認されない。リセス化領域でのシリサイド形成はリセスの存在があった証拠さえ除去する。従って、ドライエッチングによる更なるゲート領域からのＡＲＣ層の除去の結果としてもたらされる比較的大きなリセス化された領域の位置が移動することにより、この比較的大きなリセス化された領域は望まれるオーバーラップを得るためにソース／ドレインが拡散しなければならない距離に影響しないことが理解される。
図１９には、いずれも基板１１２中に形成される不揮発性メモリ（ＮＶＭ）トランジスタ１１１および標準的なトランジスタ１１３から構成される、別の実施様態の出発点として示される装置構造１１０が示されている。トランジスタ１１１は、図１９に示されるように、ゲート酸化物１３０、フローティングゲート１１４、層間誘電体１２０およびコントロールゲート１１８を有する。標準的なトランジスタ１１３はゲート酸化物１３２およびゲート１１６を有する。コントロールゲート１１８の上にはＡＲＣ層１２６があり、ゲート１１６の上にはＡＲＣ層１２８がある。これらは、同時に形成され、図１０の類似物およびサイドウォールスペーサ１２２，１２４の形成の結果として生じるトランジスタとして示される、２つのトランジスタである。従って、図１９に１３４，１３６として示される基板１１２の表面のリセスがある。このリセスはサイドウォールスペーサ１２２の形成でのオーバーエッチングによりもたらされる。図２０に示されるのは、ウェットエッチングを用いてＡＲＣ層１２６，１２８が除去された後の装置構造１１０である。ウェットエッチングを用いることにより、図１２０中の１３４，１３６に示されるリセスは、ドライエッチングが用いられたであろう場合より有意に小さい。典型的なウェットエッチングの化学種はリン酸である。窒化物用の典型的ドライエッチングはＣＦ４＋ＨＢＯである。
サイドウォールスペーサ１２２は層間誘電体１２０を保護しているので、この場合にはウェットエッチングが効果的である。層間誘電体１２０を保護するサイドウォールスペーサ１２２なしでのウェットエッチングは、層間誘電体１２０を分解して記憶素子１１４およびコントロールゲート１１８の間の問題をもたらす。本記述の場合はフローティングゲートである記憶素子１１４、およびコントロールゲート１１８の間でリークがないことは重要である。サイドウォールスペーサ１２２の保護により、ウェットエッチングは層間誘電体１２０を損なわない。この図はまたＡＲＣ１２８が除去されて結果として生じるトランジスタ１１３を示す。
図２１に示されるのは、マスクとしてサイドウォールスペーサ１２２およびマスクとしてサイドウォールスペーサ１２４を用いる拡張注入後の装置構造１１０である。結果として生じるソース／ドレイン拡張領域１３８，１４０，１４２，１４４が形成される。図２２に示されるのは、ライナ１４６および窒化物層１４８の堆積後の装置構造１１０である。窒化物層１４８は続いて異方性エッチングされサイドウォールスペーサ１５０およびサイドウォールスペーサ１５２を形成する。ライナ１４６は、サイドウォールスペーサ１５０および１５２の形成中に窒化物層１４８の除去の結果として露出されるそれらの領域で、完全にではないとしても、実質的に除去される。図２４には、マスクとしてサイドウォールスペーサ１５０，１５２を用いて高濃度にドープされたソース／ドレイン領域１５４，１５６，１５８，１６０を形成するための重い注入後のデバイス構造１１０が示されている。
図２５に示されるのは、シリサイド領域１７０，１７２，１７４，１７６を形成するためのシリサイド形成後の装置構造１１０である。従って、ソース／ドレイン領域１４２，１４４は、大部分、シリサイド領域１７０，１７２，１７４，１７６により消費されている。同様に、ゲート領域１１４，１１６はシリサイド領域１６４，１６８によりそれぞれ幾分消費されている。これはトランジスタ１１１用のポリシリコン部分１６７およびトランジスタ１１３用のポリシリコン部分１６６を残す。ソース／ドレイン部分１７８，１８０，１８２，１８４は、ＡＲＣの除去によりもたらされる乗り越えるべきリセスがあるが、ゲート領域１６７，１６６とオーバーラップするに充分なだけ拡張および拡散する。そのようなＡＲＣの除去は、リセスの量がドライエッチングでの時の量よりも有意に少ないため、ウェットエッチングによる。ドライエッチングは好ましいが、不揮発性メモリの場合には、充分なオーバーラップを持つことの重要性は標準的なトランジスタの場合よりも大きい。従って、ソース／ドレイン領域で充分なオーバーラップを持つために、その中に電荷記憶を持つ領域、フローティングゲートの間でのオーバーラップはより重要である。また、サイドウォールスペーサ１２２の形成後に除去されたＡＲＣを持つことにより、リセスの位置は、そうしたサイドウォールスペーサの形成に先だちＡＲＣ除去が生じる図１〜９に記述される場合ほど、厳密な影響を持たない。図１〜９の場合には、サイドウォールスペーサ２４はＡＲＣ層の除去の後に形成される。
従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 従来技術による半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明のある実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。 本発明の別の実施様態により作製された半導体装置の一連の断面図。

Claims (31)

  1. 集積回路装置を形成する方法において、
    半導体基板を提供する工程と、
    第１の頂部と、ほぼ垂直で互いに向かい合う第１のサイドウォールおよび第２のサイドウォールとを有した第１のパターン層を前記半導体基板上に形成する工程と、
    第２の頂部と、ほぼ垂直で互いに向かい合い、かつ前記第１のサイドウォールおよび前記第２のサイドウォールとそれぞれほぼ共通の平面にある第３のサイドウォールおよび第４のサイドウォールとを有した第２のパターン層を前記誘電体パターン層上に形成する工程と、
    前記第２のパターン層の上方に反射防止膜（ＡＲＣ）を形成する工程と、
    前記第１の頂部および前記第２の頂部の上方、かつ前記第１のサイドウォール、前記第２のサイドウォール、前記第３のサイドウォールおよび前記第４のサイドウォールに近接して、第１の誘電体層を形成する工程と、
    前記第１のサイドウォールおよび前記第３のサイドウォールに近接する第１の誘電体領域と、前記第３のサイドウォールおよび前記第４のサイドウォールに隣接する第２の誘電体領域とを形成するために、前記第１の誘電体層の、前記第１の頂部および前記第２の頂部の上方に形成される前記第１の誘電体層の領域を含む部分を除去する工程と、
    前記第１の誘電体層の前記部分の除去後に前記ＡＲＣを除去する工程と、
    前記第１のパターン層および第２のパターン層の下方に、半導体基板内にチャネル領域を形成する工程とを有する前記方法。
  2. 請求項１に記載の方法において、前記第１のパターン層はゲート誘電体であり前記第２のパターン層はゲート電極である方法。
  3. 請求項２に記載の方法において、前記ＡＲＣの除去以前に半導体基板内に浅いドープ領域を形成する工程を更に有する方法。
  4. 請求項２に記載の方法において、前記ＡＲＣの除去はウェットプロセスである方法。
  5. 請求項２に記載の方法において、前記ＡＲＣの除去はドライプロセスである方法。
  6. 請求項２に記載の方法において、
    前記第１の誘電体領域および前記第２の誘電体領域の上方に第２の誘電体層を形成する工程と、
    前記第２の誘電体層の上方に第３の誘電体層を形成する工程と、
    前記第１のパターン層および第２のパターン層に隣接する第１および第２のスペーサ部分を形成するために前記第３の誘電体層および第２の誘電体層を異方性エッチングする工程とを更に有する方法。
  7. 請求項６に記載の方法において、
    第３の誘電体層の上方に第４の層を形成する工程と、
    前記第３の誘電体層に選択的に前記第４の層を異方性エッチングする工程とを更に有する方法。
  8. 請求項７に記載の方法において、前記第４の層を異方性エッチングして第３の前記スペーサ部分を形成する工程を有する方法。
  9. 請求項８に記載の方法において、前記第４の層は酸化物である方法。
  10. 請求項７に記載の方法において、
    前記第１のパターン層の上方にシリサイド領域を形成する工程と、
    前記第４の層を異方性エッチングした後かつ前記シリサイドを形成する前に前記第４の層を除去する工程とを更に有する方法。
  11. 請求項１０に記載の方法において、前記第４の層はアモルファスシリコンである方法。
  12. 請求項６に記載の方法において、前記第２の誘電体層は酸化物であり前記第３の誘電体層は窒化物である方法。
  13. 請求項１に記載の方法において、前記第１の誘電体領域および前記第２の誘電体領域は、第１の酸化物層と該第１の酸化物層の上方に形成される第１の窒化物層のスタックからなる方法。
  14. 請求項１３に記載の方法において、第２の酸化物層を更に有する方法。
  15. 請求項１に記載の方法において、ウェットプロセスで前記ＡＲＣの前記部分を除去する前に前記第１のおよび第２の誘電体領域を酸化する工程を更に有する前記方法。
  16. 請求項１に記載の方法において、前記第２のパターン層は不揮発性メモリ装置の電荷記憶層である前記方法。
  17. 集積回路装置を形成する方法において、
    半導体基板を提供する工程と、
    前記半導体基板上に誘電体パターン層を形成する工程と、
    前記誘電体パターン層の上方に導電体パターン層を形成する工程と、
    前記導電体パターン層の上方に反射防止膜（ＡＲＣ）を形成する工程と、
    前記誘電体パターン層および前記導電体パターン層の上方に第１の誘電体層を形成する工程と、
    前記第１の誘電体層の上方に第２の誘電体層を形成する工程と、
    前記第２の誘電体層の上方に第１の層を形成する工程と、
    前記誘電体パターン層および前記導電体パターン層に近接する第１のパターン層を形成するために前記第１の層の部分を除去する工程と、
    前記第１のパターン層に近接する第１の誘電体領域を形成するために前記第２の誘電体の部分を除去する工程と、
    前記第１の誘電体領域に近接する第２の誘電体領域を形成するために前記第１の誘電体の部分を除去する工程と、
    前記第１の誘電体層の部分の除去後に前記ＡＲＣを除去する工程とを有する前記方法。
  18. 請求項１７に記載の方法において、
    前記第１の層上に第２の層を形成する工程と、
    前記第１のパターン層に隣接する前記第２の層の第１のパターン部分を形成するために前記第１の層に選択的に第２の層の部分を除去する工程とを更に有する前記方法。
  19. 請求項１８に記載の方法において、前記ＡＲＣの除去はドライプロセスである前記方法。
  20. 請求項１８に記載の方法において、前記第２の層は酸化物、前記第１の層は窒化物、前記第２の誘電体層は酸化物、および前記第１の誘電体層は酸化物である前記方法。
  21. 請求項２０に記載の方法において、アモルファスシリコンである前記第２の層の前記部分
    を除去する工程を更に有する前記方法。
  22. 請求項１７に記載の方法において、前記第１の誘電体層は酸化物、前記第２の誘電体層は窒化物、および前記第１の層は酸化物である前記方法。
  23. 請求項２２に記載の方法において、前記ＡＲＣの除去はウェットプロセスである前記方法。
  24. 集積回路装置を形成する方法において、
    第１の部分および第２の部分を持つ半導体基板を提供する工程と、
    前記半導体基板の前記第１の部分上に形成されるゲート誘電体と、前記ゲート誘電体上に形成されるゲート電極とを有するゲートスタックを形成する工程と、
    前記ゲートスタックの上方に第１のパターン反射防止膜（ＡＲＣ）を形成する工程と、
    前記半導体基板の前記第２の部分の上方に形成される電荷記憶層と、前記電荷記憶層の上方に形成される第１の誘電体層とを有する不揮発性メモリスタックを形成する工程と、
    前記不揮発性メモリスタックの上方に第２のパターンＡＲＣを形成する工程と、
    前記ゲートスタックおよび前記不揮発性メモリスタックの上方に第２の誘電体層を形成する工程と、
    前記ゲートスタックおよび前記不揮発性メモリスタックに隣接する第１のスペーサを形成するために前記第２の誘電体層の部分を除去する工程と、
    前記第２の誘電体層の部分の除去後に前記第１のパターンＡＲＣおよび前記第２のパターンＡＲＣを除去する工程と、
    前記ゲートスタックの下方に第１のチャネルを形成する工程と、
    前記不揮発性メモリスタックの下方に第２のチャネルを形成する工程とを有する方法。
  25. 請求項２４に記載の方法において、
    第１のスペーサ上に第３の誘電体層を形成する工程と、
    前記第３の誘電体層上に第４の誘電体層を形成する工程と、
    前記第１のスペーサに隣接する第２のスペーサを形成するために前記第３の誘電体層の部分を除去する工程と、
    前記第２のスペーサに近接する第３のスペーサを形成するために前記第４の誘電体層の部分を除去する工程とを更に有する方法。
  26. 請求項２５に記載の方法において、第３の誘電体層形成および第４の誘電体層形成以前に前記第１のパターンＡＲＣおよび前記第２のパターンＡＲＣを除去する工程を有する方法。
  27. 請求項２６に記載の方法において、第１のスペーサを形成するのに先立ち前記第２の誘電体層は高密度化され、前記第１のパターンＡＲＣおよび前記第２のパターンＡＲＣ除去はウェットプロセスである方法。
  28. 請求項２７に記載の方法において、前記第２の誘電体層は酸化物、前記第３の誘電体層は酸化物、および前記第４の誘電体層は窒化物である方法。
  29. 集積回路装置において、
    半導体基板と、
    前記半導体基板上に形成される誘電体パターン層と、前記誘電体パターン層上に形成される伝導体パターン層と、第１のサイドウォールと、前記第１のサイドウォールに隣接する第２のサイドウォールとを有するスタックと、
    前記半導体基板内にあり前記第１のサイドウォールに隣接する第１の電極領域と、
    前記半導体基板内にあり前記第２のサイドウォールに隣接する第２の電極領域と、
    前記第１の電極領域および前記第２の電極領域の間にあり前記スタックの下方にあるチャネル領域と、
    前記第１のサイドウォールおよび前記第２のサイドウォールに近接する、第１の高さを持つ酸化物スペーサと、
    前記第１の酸化物スペーサに隣接し、および前記第１の高さよりも低い第２の高さを持つ窒化物スペーサとを有する前記集積回路。
  30. 集積回路装置において、
    頂部表面を持つ半導体基板と、
    前記半導体基板上に形成され、第１の層と、前記第１の層上に形成される第２の層と、第１のサイドウォールと、前記第１のサイドウォールと向かい合う第２のサイドウォールとを有するスタックと、
    前記半導体基板の前記頂部表面の第１の部分はその下にあり、第２の部分は前記スタックの下にあり、前記第１の部分は前記第２の部分と事実上共通平面にある、前記第１のサイドウォールおよび前記第２のサイドウォールが近接するスペーサと、
    前記半導体基板内で前記第１のサイドウォールに隣接する第１のドープ領域と、
    前記半導体基板内で前記第２のサイドウォールに隣接する第２のドープ領域と、
    前記第１のドープ領域および第２のドープ領域の間かつ前記半導体基板内にあるチャネル領域とを有する前記集積回路装置。
  31. 請求項３０に記載の集積回路装置において、前記第１のドープ領域の第１の部分および前記第２のドープ領域の第２の部分は前記誘電体の下方にある前記集積回路装置。
JP2003579272A 2002-03-19 2003-03-14 集積回路装置およびその製造方法 Pending JP2005531919A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/101,298 US6753242B2 (en) 2002-03-19 2002-03-19 Integrated circuit device and method therefor
PCT/US2003/007835 WO2003081660A1 (en) 2002-03-19 2003-03-14 Integrated circuit device and method therefor

Publications (2)

Publication Number Publication Date
JP2005531919A true JP2005531919A (ja) 2005-10-20
JP2005531919A5 JP2005531919A5 (ja) 2006-06-01

Family

ID=28039985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003579272A Pending JP2005531919A (ja) 2002-03-19 2003-03-14 集積回路装置およびその製造方法

Country Status (8)

Country Link
US (2) US6753242B2 (ja)
EP (1) EP1485948A1 (ja)
JP (1) JP2005531919A (ja)
KR (1) KR100961404B1 (ja)
CN (1) CN100339961C (ja)
AU (1) AU2003225792A1 (ja)
TW (1) TWI283029B (ja)
WO (1) WO2003081660A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098567A (ja) * 2006-10-16 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488099B1 (ko) * 2002-11-18 2005-05-06 한국전자통신연구원 쇼오트 채널 모오스 트랜지스터 및 그 제조 방법
US6884712B2 (en) * 2003-02-07 2005-04-26 Chartered Semiconductor Manufacturing, Ltd. Method of manufacturing semiconductor local interconnect and contact
US6913980B2 (en) * 2003-06-30 2005-07-05 Texas Instruments Incorporated Process method of source drain spacer engineering to improve transistor capacitance
JP2005109381A (ja) * 2003-10-02 2005-04-21 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7064027B2 (en) * 2003-11-13 2006-06-20 International Business Machines Corporation Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance
US7229885B2 (en) * 2004-01-06 2007-06-12 International Business Machines Corporation Formation of a disposable spacer to post dope a gate conductor
US7064396B2 (en) * 2004-03-01 2006-06-20 Freescale Semiconductor, Inc. Integrated circuit with multiple spacer insulating region widths
US8896048B1 (en) * 2004-06-04 2014-11-25 Spansion Llc Apparatus and method for source side implantation after spacer formation to reduce short channel effects in metal oxide semiconductor field effect transistors
KR100541657B1 (ko) * 2004-06-29 2006-01-11 삼성전자주식회사 멀티 게이트 트랜지스터의 제조방법 및 이에 의해 제조된멀티 게이트 트랜지스터
US7170130B2 (en) * 2004-08-11 2007-01-30 Spansion Llc Memory cell with reduced DIBL and Vss resistance
KR100668954B1 (ko) * 2004-12-15 2007-01-12 동부일렉트로닉스 주식회사 박막트랜지스터 제조 방법
KR100685575B1 (ko) * 2004-12-28 2007-02-22 주식회사 하이닉스반도체 반도체 소자의 스텝 채널 형성 방법
US7544553B2 (en) * 2005-03-30 2009-06-09 Infineon Technologies Ag Integration scheme for fully silicided gate
US20070007578A1 (en) * 2005-07-07 2007-01-11 Li Chi N B Sub zero spacer for shallow MDD junction to improve BVDSS in NVM bitcell
US8159030B2 (en) * 2005-11-30 2012-04-17 Globalfoundries Inc. Strained MOS device and methods for its fabrication
KR100741908B1 (ko) * 2005-12-30 2007-07-24 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7317222B2 (en) * 2006-01-27 2008-01-08 Freescale Semiconductor, Inc. Memory cell using a dielectric having non-uniform thickness
JP4799217B2 (ja) * 2006-03-03 2011-10-26 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
US7745344B2 (en) * 2007-10-29 2010-06-29 Freescale Semiconductor, Inc. Method for integrating NVM circuitry with logic circuitry
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN102420116B (zh) * 2011-06-07 2013-12-04 上海华力微电子有限公司 消除栅极凹形缺陷的方法
JP5715551B2 (ja) * 2011-11-25 2015-05-07 株式会社東芝 半導体装置およびその製造方法
CN104752223B (zh) * 2013-12-31 2017-12-29 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US9941388B2 (en) * 2014-06-19 2018-04-10 Globalfoundries Inc. Method and structure for protecting gates during epitaxial growth
US9647116B1 (en) * 2015-10-28 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating self-aligned contact in a semiconductor device
US11653498B2 (en) * 2017-11-30 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device with improved data retention

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5960270A (en) * 1997-08-11 1999-09-28 Motorola, Inc. Method for forming an MOS transistor having a metallic gate electrode that is formed after the formation of self-aligned source and drain regions
US6087271A (en) 1997-12-18 2000-07-11 Advanced Micro Devices, Inc. Methods for removal of an anti-reflective coating following a resist protect etching process
US6066567A (en) 1997-12-18 2000-05-23 Advanced Micro Devices, Inc. Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US5902125A (en) 1997-12-29 1999-05-11 Texas Instruments--Acer Incorporated Method to form stacked-Si gate pMOSFETs with elevated and extended S/D junction
US5972762A (en) 1998-01-05 1999-10-26 Texas Instruments--Acer Incorporated Method of forming mosfets with recessed self-aligned silicide gradual S/D junction
US6245682B1 (en) 1999-03-11 2001-06-12 Taiwan Semiconductor Manufacturing Company Removal of SiON ARC film after poly photo and etch
US6271133B1 (en) * 1999-04-12 2001-08-07 Chartered Semiconductor Manufacturing Ltd. Optimized Co/Ti-salicide scheme for shallow junction deep sub-micron device fabrication
JP2003519910A (ja) 1999-12-30 2003-06-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 埋れ反射防止膜を除去するための改良された方法
US6156126A (en) 2000-01-18 2000-12-05 United Microelectronics Corp. Method for reducing or avoiding the formation of a silicon recess in SDE junction regions
US6372589B1 (en) * 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6368947B1 (en) * 2000-06-20 2002-04-09 Advanced Micro Devices, Inc. Process utilizing a cap layer optimized to reduce gate line over-melt
US6555865B2 (en) * 2001-07-10 2003-04-29 Samsung Electronics Co. Ltd. Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same
US6818504B2 (en) * 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
US6812515B2 (en) * 2001-11-26 2004-11-02 Hynix Semiconductor, Inc. Polysilicon layers structure and method of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098567A (ja) * 2006-10-16 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
TWI283029B (en) 2007-06-21
US20040124450A1 (en) 2004-07-01
US6753242B2 (en) 2004-06-22
CN100339961C (zh) 2007-09-26
US20030181028A1 (en) 2003-09-25
KR20040097188A (ko) 2004-11-17
CN1643671A (zh) 2005-07-20
AU2003225792A1 (en) 2003-10-08
TW200305954A (en) 2003-11-01
WO2003081660A1 (en) 2003-10-02
US6846716B2 (en) 2005-01-25
EP1485948A1 (en) 2004-12-15
KR100961404B1 (ko) 2010-06-09

Similar Documents

Publication Publication Date Title
JP2005531919A (ja) 集積回路装置およびその製造方法
KR100732767B1 (ko) 반도체 소자의 리세스 채널용 트렌치 형성방법
JP2000150678A (ja) 不揮発性半導体記憶装置およびその製造方法
US20070117321A1 (en) Flash memory device and method of manufacturing the same
KR100706780B1 (ko) 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법
KR20050020104A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7811888B2 (en) Method for fabricating semiconductor memory device
JP4082280B2 (ja) 半導体装置およびその製造方法
US20050156229A1 (en) Integrated circuit device and method therefor
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
KR19990087022A (ko) 반도체 장치의 제조 방법
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
KR100480894B1 (ko) 복합 반도체 장치의 제조방법
KR100312972B1 (ko) 반도체소자의 게이트 패턴 형성방법
KR100986632B1 (ko) 플래시 메모리의 컨트롤 게이트 제조방법
JP2008135765A (ja) 半導体装置
KR100321758B1 (ko) 반도체소자의제조방법
KR100823694B1 (ko) 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법
KR100525078B1 (ko) 고전압 및 저전압 트랜지스터들을 갖는 반도체 소자의제조 방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
KR20060072962A (ko) 반도체 소자의 제조방법
KR100239452B1 (ko) 반도체 소자의 제조방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR20060128489A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법
KR20010108988A (ko) 플래쉬 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421