CN102420116B - 消除栅极凹形缺陷的方法 - Google Patents

消除栅极凹形缺陷的方法 Download PDF

Info

Publication number
CN102420116B
CN102420116B CN2011101507170A CN201110150717A CN102420116B CN 102420116 B CN102420116 B CN 102420116B CN 2011101507170 A CN2011101507170 A CN 2011101507170A CN 201110150717 A CN201110150717 A CN 201110150717A CN 102420116 B CN102420116 B CN 102420116B
Authority
CN
China
Prior art keywords
layer
gate electrode
oxide
substrate
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011101507170A
Other languages
English (en)
Other versions
CN102420116A (zh
Inventor
白英英
毛刚
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101507170A priority Critical patent/CN102420116B/zh
Publication of CN102420116A publication Critical patent/CN102420116A/zh
Application granted granted Critical
Publication of CN102420116B publication Critical patent/CN102420116B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种消除栅极凹形缺陷的方法，其中，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层并仅保留位于栅极下方的栅氧化物层；在基底上生长一层硅层；去除氮化硅层。本发明消除栅极凹陷的方法解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。

Description

消除栅极凹形缺陷的方法
技术领域
    本发明涉及一种半导体工艺，尤其涉及一种消除栅极凹形缺陷的方法。
背景技术
半导体制程中，栅极的最终形成需要经过一系列的氧化，等离子体刻蚀，湿法清洗等过程，上述的等离子体刻蚀、湿法清洗很容易造成硅元素不必要的丢失，而在侧墙（spacer）形成之前的硅凹陷（silicon recess）是栅极硅凹陷（gate silicon recess），栅极硅凹陷是造成器件性能下降的主要原因。
发明内容
本发明公开了一种消除栅极凹形缺陷的方法，本用以解决现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题。
本发明的上述目的是通过以下技术方案实现的：
一种消除栅极凹形缺陷的方法，其中，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层，保留位于栅极下方的栅氧化物层及栅极侧面的侧壁氧化层；在基底上生长一层硅层；去除氮化硅层。
如上所述的消除栅极凹形缺陷的方法，其中，在无定形碳层上依次生长一层抗反射涂层和一层光刻胶层，经光刻工艺后，部分保留的抗反射涂层和光刻胶层用于刻蚀氮化硅层及无定形碳层，以形成由氮化硅及无定形碳构成的掩膜。
如上所述的消除栅极凹形缺陷的方法，其中，在栅极的两侧生长侧壁氧化层之前，移除氮化硅及无定形碳构成的掩膜中的无定形碳层。
如上所述的消除栅极凹形缺陷的方法，其中，使用高选择比的气体清除暴露的部分基底表面的第一氧化层。
如上所述的消除栅极凹形缺陷的方法，其中，硅层生长的厚度在10-50A之间。
如上所述的消除栅极凹形缺陷的方法，其中，通过湿法刻蚀去除氮化硅层。
一种消除栅极凹形缺陷的方法，其中，在基底上形成一多晶硅栅极；在基底及栅极上覆盖一层氧化物层；对氧化物层进行刻蚀，保留栅极两侧的氧化物层以构成栅极侧壁层，将基底上其余的氧化物层清除；之后在基底上生长一层硅层，用于补偿由于清除基底上的氧化物层而同时被清除掉的基底所包含的部分厚度的硅。
如上所述的消除栅极凹形缺陷的方法，其中，所述多晶硅栅极的两侧的栅极侧壁层与所述多晶硅栅极之间还生长有偏置氧化层。
如上所述的消除栅极凹形缺陷的方法，其中，所述硅层生长的厚度在10-50A之间。
综上所述，由于采用了上述技术方案，本发明消除栅极凹陷的方法解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。
附图说明
图1是本发明消除栅极凹形缺陷的方法的刻蚀前的结构示意图；
图2是本发明消除栅极凹形缺陷的方法的刻蚀形成栅极后的结构示意图；
图3是本发明消除栅极凹形缺陷的方法的在基底以及栅极两侧生长侧壁氧化层后的结构示意图；
图4是本发明消除栅极凹形缺陷的方法的去除基底的氧化层并在基底上生长硅层后的结构示意图；
图5是本发明消除栅极凹形缺陷的方法的刻蚀去除栅极上氮化硅后的结构示意图；
图6是本发明消除栅极凹形缺陷的方法的基底上覆盖侧壁层的结构示意图；
图7是本发明消除栅极凹形缺陷的方法的刻蚀去除多余侧壁层后的结构示意图；
图8是本发明消除栅极凹形缺陷的方法的基底上生长硅层后的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
实施例（一）
图1是本发明消除栅极凹形缺陷的方法的刻蚀前的结构示意图， 请参见图1，一种消除栅极凹形缺陷的方法，其中，在基底上生成第一氧化层，在第一氧化层上生长一多晶硅层；在多晶硅层上生长第二氧化层；在第二氧化层上生长氮化硅层作为硬掩模，氮化硅层在后续工艺中会对栅极起到保护的作用，在氮化硅层上还覆盖有一层无定形碳层，刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模；图2是本发明消除栅极凹形缺陷的方法的刻蚀形成栅极后的结构示意图，请参见图2，对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；图3是本发明消除栅极凹形缺陷的方法的在基底以及栅极两侧生长侧壁氧化层后的结构示意图，请参见图3，之后，在栅极的两侧生长侧壁氧化层，为了避免在刻蚀的过程中侧壁氧化层被清洗掉，可以根据需要加厚氧化物的厚度，增加厚度的同时可以考虑适当加大多晶硅栅极的宽度；图4是本发明消除栅极凹形缺陷的方法的去除基底的氧化层并在基底上生长硅层后的结构示意图，请参见图4，清除基底表面的第一氧化层，保留位于栅极下方的栅氧化物层和栅极侧面的侧壁氧化层；在基底上生长一层硅层，以有效去除硅凹陷；图5是本发明消除栅极凹形缺陷的方法的刻蚀去除栅极上氮化硅后的结构示意图，请参见图5，去除氮化硅层。
进一步的，本发明中的氮化硅（SiN）层也可以用氮氧化硅（SiON）等一些常规的可用于做硬掩模的材料来代替。
本发明中在无定型碳层上依次生长一层抗反射涂层和一层光刻胶层，经光刻工艺后，部分保留的抗反射涂层和光刻胶层用于刻蚀氮化硅层及无定形碳层，以形成由氮化硅及无定形碳构成的掩膜。
本发明在栅极的两侧生长侧壁氧化层之前，移除氮化硅及无定形碳构成的掩膜中的无定形碳层。
本发明中使用高选择比的气体清除暴露的部分基底表面的第一氧化层，采用高选择比的气体进行清理可以有效避免清洗过程中气体对基底造成影响。
本发明中硅层生长的厚度在10-50A之间。
本发明中通过湿法刻蚀去除氮化硅层。
实施例（二）
在本发明的第二个实施例中，一种消除栅极凹形缺陷的方法，其中，在基底上形成一多晶硅栅极，其形成工艺可采用实施例一中的形成工艺，也可采用其它工艺形成栅极，其所达到的效果是一样的；图6是本发明消除栅极凹形缺陷的方法的基底上覆盖侧壁层的结构示意图，请参见图6，在基底及栅极上覆盖一层氧化物层；图7是本发明消除栅极凹形缺陷的方法的刻蚀去除多余侧壁层后的结构示意图，请参见图7，对氧化物层进行刻蚀，保留栅极两侧的氧化物层以构成栅极侧壁层，将基地上其余的氧化物层清除；图8是本发明消除栅极凹形缺陷的方法的基底上生长硅层后的结构示意图，请参见图8，之后，在基底上生长一层硅层，用于补偿由于清除基底上的氧化物层而同时被清除掉的基底所包含的部分厚度的硅。
本发明中所述多晶硅栅极的两侧的栅极侧壁层与所述多晶硅栅极之间还生长有偏执氧化层。
本发明中所述硅层生长的厚度在10-50A之间。
本发明用于消除CMOS器件栅极形成过程中的栅极硅凹陷，在栅极的其它工艺中也可以采用本方法来消除栅极硅凹陷，例如侧壁层形成后的臭氧氧化（Ozone oxidation）可能会造成的硅凹陷，也包括在本发明可实施的范围内。
综上所述，由于采用了上述技术方案，本发明消除栅极凹陷的方法解决了现有技术中半导体器件中存在凹形缺陷导致器件性能下降的问题，通过在多晶硅层以及多晶硅下的基底增加保护层实现避免栅极凹形缺陷。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。

Claims (6)

1.一种消除栅极凹形缺陷的方法，其特征在于，在基底上自下而上依次生成第一氧化层、多晶硅层、第二氧化层、氮化硅层、无定形碳层；刻蚀氮化硅层及无定形碳层形成由氮化硅及无定形碳构成的掩膜，以掩膜作为硬掩模对多晶硅层、第二氧化层进行刻蚀，形成栅极及位于栅极之上的部分第二氧化层；之后在栅极的两侧生长侧壁氧化层；清除基底表面的第一氧化层，保留位于栅极下方的栅氧化物层及栅极侧面的侧壁氧化层；在基底上生长一层硅层；去除氮化硅层；
其中，硅层生长的厚度在10-50A之间；
使用高选择比的气体清除暴露的部分基底表面的第一氧化层。
2.根据权利要求1所述的消除栅极凹形缺陷的方法，其特征在于，在无定形碳层上依次生长一层抗反射涂层和一层光刻胶层，经光刻工艺后，部分保留的抗反射涂层和光刻胶层用于刻蚀氮化硅层及无定形碳层，以形成由氮化硅及无定形碳构成的掩膜。
3.根据权利要求1所述的消除栅极凹形缺陷的方法，其特征在于，在栅极的两侧生长侧壁氧化层之前，移除氮化硅及无定形碳构成的掩膜中的无定形碳层。
4.根据权利要求1所述的消除栅极凹形缺陷的方法，其特征在于，通过湿法刻蚀去除氮化硅层。
5.一种消除栅极凹形缺陷的方法，其特征在于，在基底上形成一多晶硅栅极；在基底及栅极上覆盖一层氧化物层；对氧化物层进行刻蚀，保留栅极两侧的氧化物层以构成栅极侧壁层，将基底上其余的氧化物层清除；之后在基底上生长一层硅层，用于补偿由于清除基底上的氧化物层而同时被清除掉的基底所包含的部分厚度的硅；
其中，所述多晶硅栅极的两侧的栅极侧壁层与所述多晶硅栅极之间还生长有偏置氧化层。
6.根据权利要求5所述的消除栅极凹形缺陷的方法，其特征在于，所述硅层生长的厚度在10-50A之间。
CN2011101507170A 2011-06-07 2011-06-07 消除栅极凹形缺陷的方法 Active CN102420116B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101507170A CN102420116B (zh) 2011-06-07 2011-06-07 消除栅极凹形缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101507170A CN102420116B (zh) 2011-06-07 2011-06-07 消除栅极凹形缺陷的方法

Publications (2)

Publication Number Publication Date
CN102420116A CN102420116A (zh) 2012-04-18
CN102420116B true CN102420116B (zh) 2013-12-04

Family

ID=45944460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101507170A Active CN102420116B (zh) 2011-06-07 2011-06-07 消除栅极凹形缺陷的方法

Country Status (1)

Country Link
CN (1) CN102420116B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102779789B (zh) * 2012-08-16 2015-01-28 上海华力微电子有限公司 半导体器件的制造方法
CN104425272A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 偏移侧墙及晶体管的形成方法
CN103943527B (zh) * 2014-02-21 2016-08-17 上海华力微电子有限公司 采用电容测试结构检测多晶硅栅极刻蚀缺陷的方法
US10204960B2 (en) 2015-09-17 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming polysilicon gate structure in image sensor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521154A (zh) * 2008-02-28 2009-09-02 中芯国际集成电路制造(上海)有限公司 减小ldd光刻制程中硅凹陷的方法
CN101740512A (zh) * 2008-11-27 2010-06-16 和舰科技(苏州)有限公司 一种改善的氮氧化硅去除的方法
CN102074507A (zh) * 2009-11-11 2011-05-25 台湾积体电路制造股份有限公司 集成电路及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753242B2 (en) * 2002-03-19 2004-06-22 Motorola, Inc. Integrated circuit device and method therefor
US8222149B2 (en) * 2008-09-22 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for photoresist pattern removal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521154A (zh) * 2008-02-28 2009-09-02 中芯国际集成电路制造(上海)有限公司 减小ldd光刻制程中硅凹陷的方法
CN101740512A (zh) * 2008-11-27 2010-06-16 和舰科技(苏州)有限公司 一种改善的氮氧化硅去除的方法
CN102074507A (zh) * 2009-11-11 2011-05-25 台湾积体电路制造股份有限公司 集成电路及其制作方法

Also Published As

Publication number Publication date
CN102420116A (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
US8039402B2 (en) Methods for forming a gate and a shallow trench isolation region and for planarizating an etched surface of silicon substrate
CN101770974B (zh) 浅沟槽隔离结构的制造方法
CN102420116B (zh) 消除栅极凹形缺陷的方法
CN101459115A (zh) 浅沟槽隔离结构的制造方法
CN103943548A (zh) 分立式场氧结构的半导体器件的制造方法
US8513132B2 (en) Method for fabricating metal pattern in semiconductor device
CN103594337A (zh) 双重图形化方法
CN103972076A (zh) 一种自对准双层图形的形成方法
CN104517813A (zh) 双重图形的形成方法
CN109637974A (zh) 一种fdsoi形成方法
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
CN102456561B (zh) 沟槽式功率器件中沟槽底部厚栅氧化层的形成方法
CN102361018B (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN108962971B (zh) 一种半导体结构及其形成方法
CN102543713B (zh) 一种氧化硅栅极补偿隔离区刻蚀的方法
CN106920748A (zh) 鳍式场效应晶体管及其形成方法
CN103972078A (zh) 一种自对准双层图形的形成方法
CN105702724A (zh) 半导体器件及其形成方法
CN105655398A (zh) 半导体结构及其形成方法
CN103928314B (zh) 一种底部无负载的自对准双层图形的制作方法
CN104299938A (zh) 浅沟槽隔离结构的形成方法
CN102427026B (zh) 一种优化的多晶栅极氧化硅硬质掩膜去除方法
CN103337473B (zh) 保护浅沟槽隔离区的方法
CN103632923A (zh) 形成全包围栅极器件纳米线的方法
CN103000526B (zh) 一种电可擦除只读存储器以及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant