CN102361007A - 沟槽刻蚀方法以及半导体器件 - Google Patents

沟槽刻蚀方法以及半导体器件 Download PDF

Info

Publication number
CN102361007A
CN102361007A CN2011103420805A CN201110342080A CN102361007A CN 102361007 A CN102361007 A CN 102361007A CN 2011103420805 A CN2011103420805 A CN 2011103420805A CN 201110342080 A CN201110342080 A CN 201110342080A CN 102361007 A CN102361007 A CN 102361007A
Authority
CN
China
Prior art keywords
groove
oxide layer
etching groove
etching
sacrificial oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103420805A
Other languages
English (en)
Inventor
沈思杰
刘宪周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011103420805A priority Critical patent/CN102361007A/zh
Publication of CN102361007A publication Critical patent/CN102361007A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了沟槽刻蚀方法以及半导体器件。根据本发明的沟槽刻蚀方法依次包括步骤：利用硬掩膜刻蚀沟槽刻蚀；氧化以形成牺牲氧化层；以及去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层；在去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层的步骤之后进行栅极氧化以形成栅极氧化层。根据本发明的沟槽刻蚀方法能够使得沟槽的顶部角部变得圆化。进一步的，由于沟槽的顶部和底部形状优劣会决定氧化物生长的厚度，所以本发明实施例能够改善栅极氧化厚的质量，即使得栅极氧化层厚度均匀。此外，根据本发明实施例的沟槽刻蚀方法还能够有助于多晶硅填充。

Description

沟槽刻蚀方法以及半导体器件
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种沟槽刻蚀方法以及半导体器件。
背景技术
在半导体器件制造过程中，在很多情况下需要刻蚀出沟槽结构。
图1示意性地示出了根据现有技术的沟槽刻蚀方法的流程图。在现有的一种沟槽刻蚀方法中，刻蚀的具体步骤依次包括：沟槽刻蚀(步骤1)、去除刻蚀沟槽所用的硬掩膜(步骤2)、氧化以形成牺牲氧化层(步骤3)、以及去除牺牲氧化层(步骤4)。
其中，牺牲氧化层是在栅极氧化物形成之前移除晶圆表面的损伤和缺陷，有助于产生一个零缺陷的晶圆表面以生成高品质的栅极氧化物。
图2示意性地示出了通过根据现有技术的沟槽刻蚀方法得到的沟槽形状。如图2所示，沟槽的顶部角部并不足够地形成为圆形，由此可能在某些应用中达不到器件设计要求。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够使得沟槽的顶部角部变得圆化的沟槽刻蚀方法以及采用了该沟槽刻蚀方法来刻蚀其沟槽的半导体器件。
根据本发明的第一方面，提供了一种沟槽刻蚀方法，其依次包括步骤：沟槽刻蚀；氧化以形成牺牲氧化层；以及去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层。
优选的，在上述沟槽刻蚀方法中，在氧化以形成牺牲氧化层的步骤中，通过高温炉管，干法生长牺牲氧化层。
优选的，所述的沟槽刻蚀方法还包括：在去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层的步骤之后进行栅极氧化以形成栅极氧化层。
根据本发明第一方面的沟槽刻蚀方法能够使得沟槽的顶部角部变得圆化。进一步的，由于沟槽的顶部和底部形状优劣会决定氧化物生长的厚度，所以本发明实施例能够改善栅极氧化厚的质量，即使得栅极氧化层厚度均匀。此外，根据本发明实施例的沟槽刻蚀方法还能够有助于多晶硅填充。
根据本发明的第二方面，提供了一种半导体器件(例如MOS晶体管)，所述半导体器件具有沟槽，所述沟槽是采用根据本发明第一方面所述的沟槽刻蚀方法制成的。
由于采用了根据本发明第一方面所述的沟槽刻蚀方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件同样能够实现根据本发明的第一方面的沟槽刻蚀方法所能实现的有益技术效果。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的沟槽刻蚀方法的流程图。
图2示意性地示出了通过根据现有技术的沟槽刻蚀方法得到的沟槽形状。
图3示意性地示出了根据本发明实施例的沟槽刻蚀方法的流程图。
图4示意性地示出了通过根据本发明实施例的沟槽刻蚀方法得到的沟槽形状。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图3示意性地示出了根据本发明实施例的沟槽刻蚀方法的流程图。
如图3所示，根据本发明实施例的沟槽刻蚀方法依次包括：
步骤11：利用硬掩膜刻蚀沟槽刻蚀，并去除光致刻蚀剂。
步骤22：氧化以形成牺牲氧化层；具体地说，例如可通过高温炉管，干法生长牺牲氧化层。优选的，在氧化以形成牺牲氧化层之前可进行一次预清洗，以提高氧化层的质量。
步骤33：去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层。
可以看出，本发明并没有在利用硬掩膜刻蚀沟槽刻蚀之后即去除硬掩膜，而是在去除牺牲氧化层的同时去除刻蚀沟槽所用的硬掩膜。
图4示意性地示出了通过根据本发明实施例的沟槽刻蚀方法得到的沟槽形状。
如图4所示，与图2所示的通过根据现有技术的沟槽刻蚀方法得到的沟槽形状相比，根据本发明实施例的沟槽刻蚀方法能够使得沟槽的顶部角部变得圆化。
此后，根据本发明实施例的沟槽刻蚀方法还可包括：在去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层的步骤之后进行栅极氧化以形成栅极氧化层。
由此，进一步的，由于沟槽的顶部和底部形状优劣会决定氧化物生长的厚度，所以本发明实施例能够改善栅极氧化厚的质量，即使得栅极氧化层厚度均匀。此外，根据本发明实施例的沟槽刻蚀方法还能够有助于多晶硅填充。
在本发明的另一实施例中，本发明还涉及一种半导体器件(具体地说，例如MOS晶体管)，所述半导体器件具有沟槽，其特征在于所述沟槽是采用根据上述沟槽刻蚀方法制成的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种沟槽刻蚀方法，其特征在于依次包括步骤：利用硬掩膜刻蚀沟槽刻蚀；氧化以形成牺牲氧化层；以及去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层。
2.根据权利要求1所述的沟槽刻蚀方法，其特征在于，在氧化以形成牺牲氧化层的步骤中，通过高温炉管，干法生长牺牲氧化层。
3.根据权利要求1或2所述的沟槽刻蚀方法，其特征在于还包括：在去除刻蚀沟槽所用的硬掩膜以及牺牲氧化层的步骤之后进行栅极氧化以形成栅极氧化层。
4.一种半导体器件，所述半导体器件具有沟槽，其特征在于所述沟槽是采用根据权利要求1至3之一所述的沟槽刻蚀方法制成的。
CN2011103420805A 2011-11-02 2011-11-02 沟槽刻蚀方法以及半导体器件 Pending CN102361007A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103420805A CN102361007A (zh) 2011-11-02 2011-11-02 沟槽刻蚀方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103420805A CN102361007A (zh) 2011-11-02 2011-11-02 沟槽刻蚀方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN102361007A true CN102361007A (zh) 2012-02-22

Family

ID=45586290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103420805A Pending CN102361007A (zh) 2011-11-02 2011-11-02 沟槽刻蚀方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN102361007A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752160A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种利用普通多晶刻蚀设备刻蚀沟槽的方法
CN105575809A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种沟槽式mosfet的制造方法
CN105990127A (zh) * 2015-02-03 2016-10-05 苏州同冠微电子有限公司 刻蚀半导体沟槽的刻蚀方法
CN108022831A (zh) * 2016-11-03 2018-05-11 无锡华润上华科技有限公司 沟槽制备方法及半导体装置制备方法
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521377B (en) * 2000-08-29 2003-02-21 Agere Syst Guardian Corp Trench structure and method of corner rounding
KR20040036751A (ko) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 격리 방법
CN1739195A (zh) * 2002-01-04 2006-02-22 印芬龙科技股份有限公司 包括两个氮化硅蚀刻步骤的填充隔离槽的双后撤方法
CN1855376A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 沟槽式栅介电层的形成方法
CN101673702A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法
CN101740458A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽结构制作方法
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN102087989A (zh) * 2009-12-02 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离结构的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521377B (en) * 2000-08-29 2003-02-21 Agere Syst Guardian Corp Trench structure and method of corner rounding
CN1739195A (zh) * 2002-01-04 2006-02-22 印芬龙科技股份有限公司 包括两个氮化硅蚀刻步骤的填充隔离槽的双后撤方法
KR20040036751A (ko) * 2002-10-24 2004-05-03 주식회사 하이닉스반도체 반도체 소자의 격리 방법
CN1855376A (zh) * 2005-04-18 2006-11-01 力晶半导体股份有限公司 沟槽式栅介电层的形成方法
CN101740458A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 浅沟槽结构制作方法
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN101673702A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 浅槽隔离结构的制作方法
CN102087989A (zh) * 2009-12-02 2011-06-08 无锡华润上华半导体有限公司 浅沟槽隔离结构的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752160A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种利用普通多晶刻蚀设备刻蚀沟槽的方法
CN105575809A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种沟槽式mosfet的制造方法
CN105575809B (zh) * 2014-10-10 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种沟槽式mosfet的制造方法
CN105990127A (zh) * 2015-02-03 2016-10-05 苏州同冠微电子有限公司 刻蚀半导体沟槽的刻蚀方法
CN108022831A (zh) * 2016-11-03 2018-05-11 无锡华润上华科技有限公司 沟槽制备方法及半导体装置制备方法
CN108022831B (zh) * 2016-11-03 2021-06-04 无锡华润上华科技有限公司 沟槽制备方法及半导体装置制备方法
CN109904223A (zh) * 2019-01-23 2019-06-18 上海华虹宏力半导体制造有限公司 栅极沟槽顶部倒角的工艺方法

Similar Documents

Publication Publication Date Title
CN102361007A (zh) 沟槽刻蚀方法以及半导体器件
CN103227111B (zh) 半导体器件的制造方法
CN104393051A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN102103992B (zh) 栅氧化层制作方法
TW201448049A (zh) 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻
CN105185702A (zh) 高k金属栅极结构的制造方法
CN103377928A (zh) 半导体结构的形成方法、晶体管的形成方法
CN101958268A (zh) 隔离结构的制作方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN104465354B (zh) 全包围栅极结构及其制造方法
CN104701151A (zh) 栅极的形成方法
CN103996603A (zh) 自对准双层图形半导体结构的制作方法
CN104078351A (zh) 半导体结构的制作方法
CN101567313A (zh) 栅极制造方法
CN105226002B (zh) 自对准沟槽型功率器件及其制造方法
CN103117220B (zh) 超级结牺牲氧化层的去除方法
CN102361018A (zh) 一种改善浅沟槽隔离衬底制程中小球状缺陷的方法
CN102376620B (zh) 一种半导体器件的形成方法
CN102194684B (zh) 栅极介质层制造方法
CN102270607B (zh) 栅极堆叠的制造方法和半导体器件
CN101800172A (zh) 一种自对准多晶硅浮栅的制作方法
CN102130161A (zh) 功率场效应管及其制造方法
CN101393864A (zh) 去除缺陷膜层及形成氧化硅-氮化硅-氧化硅侧墙的方法
CN103681449A (zh) 形成浅沟槽隔离区的方法
CN103177955B (zh) 一种实现可剥离侧壁的制程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Grace Semiconductor Manufacturing Corp.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120222