CN109904223A - 栅极沟槽顶部倒角的工艺方法 - Google Patents

栅极沟槽顶部倒角的工艺方法 Download PDF

Info

Publication number
CN109904223A
CN109904223A CN201910061711.2A CN201910061711A CN109904223A CN 109904223 A CN109904223 A CN 109904223A CN 201910061711 A CN201910061711 A CN 201910061711A CN 109904223 A CN109904223 A CN 109904223A
Authority
CN
China
Prior art keywords
gate trench
groove
oxide layer
trench top
top chamfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910061711.2A
Other languages
English (en)
Inventor
李�昊
陆怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910061711.2A priority Critical patent/CN109904223A/zh
Publication of CN109904223A publication Critical patent/CN109904223A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种栅极沟槽顶部倒角的工艺方法,针对具有沟槽型栅极的器件,在栅极沟槽刻蚀形成之后,保留刻蚀所使用的硬掩膜层,然后进行牺牲氧化层工艺。本发明所述的栅极沟槽顶部倒角的工艺方法,通过保留沟槽刻蚀时的硬掩膜,然后进行低温的牺牲氧化层工艺,通过顶部与沟槽侧壁的不同的氧化速率,达到沟槽顶部倒角的效果,由于是低温牺牲氧化层工艺,不会对超级结的P柱、N柱造成杂质扩散的影响。

Description

栅极沟槽顶部倒角的工艺方法
技术领域
本发明涉及半导体器件制造工艺领域,特别是指一种具有沟槽型栅极器件的栅极沟槽顶部倒角(Rounding)的工艺方法。
背景技术
功率器件大致分为平面栅器件及沟槽栅器件。平面栅器件是在硅衬底上淀积一层氧化层作为栅氧化层,然后再淀积一层多晶硅,刻蚀成型后形成器件的多晶硅栅极。因此,其栅极结构是平面状,覆盖于硅衬底的表面。而沟槽型功率器件,其沟槽型栅极是在硅衬底或者外延中刻蚀形成一条深沟槽,在深沟槽里填充多晶硅形成栅极。因此其多晶硅栅极是位于硅衬底的内部。沟槽型功率器件由于其器件的集成度较高,导通电阻较低,具有较低的栅-漏电荷密度、较大的电流容量,因而具备较低的开关损耗和较快的开关速度,被广泛地应用在低压功率领域。沟槽的深度决定了产品的击穿电压能力,击穿电压的大小与沟槽的深度成正比。击穿电压大致与槽深的关系是击穿电压=沟槽深度*(15~20)V/μm。
现有的制造工艺包括在外延上进行沟槽刻蚀,然后整体淀积一层氧化硅作为厚栅氧化层,再进行后续的填充多晶硅等步骤。
栅极沟槽刻蚀完成后顶部与衬底表面的角度约成90度,如图1中大圆圈处所示,此处形成的尖角容易引起栅氧化层质量变差而造成漏电,因此需要进行倒角以使尖角圆化,通过牺牲氧化层工艺后能有一定改善作用,如图2所示,是通过在沟槽内部形成一层牺牲氧化层,通过对硅的氧化进行倒角,分为低温工艺及高温工艺。而低温牺牲氧化层工艺较高温牺牲氧化层工艺而言,高温牺牲氧化层工艺对顶部尖角的倒角效果更为明显,如图2所示。
对于超级结器件而言,由于超级结器件在衬底或者外延中形成有交替重复排列的P、N薄层,即P柱、N柱形成超结结构,再进行高温牺牲氧化层工艺的话,高温牺牲氧化层工艺会使P柱内的硼杂质向N柱内扩散,电流路径变窄,导通电阻上升,破坏了原超结结构的效果,因此,通过高温牺牲氧化层工艺来进行栅槽顶部倒角的工艺,对于超级结器件来说并不适用。
发明内容
本发明所要解决的技术问题在于提供一种栅极沟槽顶部倒角的工艺方法,适用于超级结器件的沟槽顶部倒角,具有较好的倒角效果。
为解决上述问题,本发明所述的一种栅极沟槽顶部倒角的工艺方法,针对具有沟槽型栅极的器件,在栅极沟槽刻蚀形成之后,保留刻蚀所使用的硬掩膜层,然后进行牺牲氧化层工艺。
进一步的改进是,所述的沟槽型栅极,是形成于硅衬底,或者是硅外延层中。
进一步的改进是,所述的沟槽型栅极在硬掩膜遮挡下刻蚀之后,沟槽顶部与硅衬底表面或者外延表面具有接近90度的夹角。
进一步的改进是,所述的牺牲氧化层,是通过对硅衬底或者硅外延进行氧化形成。
进一步的改进是,所述的牺牲氧化层工艺,是低温的牺牲氧化层工艺。
进一步的改进是,所述的牺牲氧化层工艺,是通过硅表面和沟槽侧壁的氧化速率差,实现沟槽顶部的倒角。
进一步的改进是,所述的硬掩膜层为APCVD法形成的氧化层。
本发明所述的栅极沟槽顶部倒角的工艺方法,通过保留沟槽刻蚀时的硬掩膜,然后进行低温的牺牲氧化层工艺,通过顶部与沟槽侧壁的不同的氧化速率,达到沟槽顶部倒角的效果,由于是低温牺牲氧化层工艺,不会对超级结的P柱、N柱造成杂质扩散的影响。
附图说明
图1是现有的沟槽型器件的栅极沟槽刻蚀完成之后,沟槽顶部的夹角示意图。
图2是现有的通过牺牲氧化层进行沟槽顶部倒角的示意图,图中采用的是高温牺牲氧化层工艺。
图3是现有的高温牺牲氧化层工艺后倒角的示意图。
图4是本发明保留沟槽刻蚀的硬掩膜,然后进行低温牺牲氧化层工艺的示意图。
附图标记说明
1是硅衬底或者硅外延,2是牺牲氧化层,3是硬掩膜层。
具体实施方式
由于传统的高温牺牲氧化层工艺进行倒角的方式不适用于具有超级结的器件,因此本发明提出一种基于低温牺牲氧化层工艺的倒角的方法,适用于超级结器件的沟槽顶部倒角,具有较好的倒角效果。
本发明所述的一种栅极沟槽顶部倒角的工艺方法,针对具有沟槽型栅极的器件,在栅极沟槽刻蚀形成之后,保留刻蚀所使用的硬掩膜层,然后进行牺牲氧化层工艺。
具体来说,在超级结器件的工艺中,在硅衬底,或者是硅的外延层中,首先制作形成有超级结结构,所述的超级结结构是在衬底中形成多个P、N、P、N交替重复排列的结构,一般是在N型衬底中刻蚀形成多个平行的沟槽,然后填充P型的硅而形成。在超级结结构形成之后,再制作沟槽型的栅极。通过淀积一层硬掩膜层,图案化之后以硬掩膜作为遮挡刻蚀形成栅极的沟槽。
沟槽刻蚀完成之后,沟槽侧壁顶部与硅表面的夹角一般都接近90度的直角,由于90度的直角在后续形成栅氧化层的时候会导致栅氧化层的质量变差,在尖角的位置形成的栅氧化层较薄,容易形成漏电,因此需要做进一步的倒角圆化处理。
牺牲氧化层工艺是一种比较有效的办法,是通过对沟槽侧壁的硅衬底或者硅外延进行氧化形成。在反应腔中通入氧气后进行氧化反应,氧化反应会消耗沟槽侧壁及顶部的一部分硅材质,沟槽顶部的夹角由于较为突出且受顶部及侧壁同时氧化的影响,尖角氧化的速率较快,顶部的硅尖角也就被消除,达到了倒角的效果。
采用低温的牺牲氧化层工艺,避免了高温工艺的热过程。由于热过程会导致超级结中P柱内的硼杂质向N柱扩散,因此低温工艺回避了此问题。但是如前述的问题,低温的牺牲氧化层工艺倒角效果不如高温的牺牲氧化层工艺,仅采用低温的牺牲氧化层工艺并不能达到理想的效果,将沟槽刻蚀时的硬掩膜层保留,例如保留一层厚度为左右的APCVD法沉积的氧化层作为硬掩膜,然后进行低温的牺牲氧化层工艺,由于顶部硬掩膜层的存在,在通入氧气进行牺牲氧化层反应,直接消耗衬底硅时,顶部由于与氧气的接触有限而氧化速率慢,而沟槽侧壁尤其是沟槽上部区域与氧气充分接触,氧化速率快,利用硅表面和沟槽侧壁的氧化速率差,形成的倒角更加的平滑,倒角效果更好。
本发明所述的栅极沟槽顶部倒角的工艺方法,通过保留沟槽刻蚀时的硬掩膜,然后进行低温的牺牲氧化层工艺,通过顶部与沟槽侧壁的不同的氧化速率,达到沟槽顶部倒角的效果,由于是低温牺牲氧化层工艺,不会对超级结的P柱、N柱造成杂质扩散的影响。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种栅极沟槽顶部倒角的工艺方法,针对具有沟槽型栅极的器件,其特征在于:在栅极沟槽刻蚀形成之后,保留刻蚀所使用的硬掩膜层,然后进行牺牲氧化层工艺。
2.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的沟槽型栅极,是形成于硅衬底,或者是硅外延层中。
3.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的沟槽型栅极在硬掩膜遮挡下刻蚀之后,沟槽顶部与硅衬底表面或者外延表面具有接近90度的夹角。
4.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的牺牲氧化层,是通过对硅衬底或者硅外延进行氧化形成。
5.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的牺牲氧化层工艺,是低温的牺牲氧化层工艺。
6.如权利要求5所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的牺牲氧化层工艺,是通过硅表面和沟槽侧壁的氧化速率差,实现沟槽顶部的倒角。
7.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的硬掩膜层为APCVD法形成的氧化层。
8.如权利要求1所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的具有沟槽型栅极的器件,为超级结器件。
9.如权利要求8所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的超级结器件,是在硅衬底或者硅外延中,具有重复的交替排列的P柱、N柱结构的器件。
10.如权利要求8所述的栅极沟槽顶部倒角的工艺方法,其特征在于:所述的牺牲氧化层,在完成倒角之后被去除,然后进行栅氧化层的形成工艺。
CN201910061711.2A 2019-01-23 2019-01-23 栅极沟槽顶部倒角的工艺方法 Pending CN109904223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910061711.2A CN109904223A (zh) 2019-01-23 2019-01-23 栅极沟槽顶部倒角的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910061711.2A CN109904223A (zh) 2019-01-23 2019-01-23 栅极沟槽顶部倒角的工艺方法

Publications (1)

Publication Number Publication Date
CN109904223A true CN109904223A (zh) 2019-06-18

Family

ID=66944001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910061711.2A Pending CN109904223A (zh) 2019-01-23 2019-01-23 栅极沟槽顶部倒角的工艺方法

Country Status (1)

Country Link
CN (1) CN109904223A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244167A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 栅极沟槽填充方法
CN111785618A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽栅结构的制作方法
CN112802742A (zh) * 2021-03-24 2021-05-14 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008579A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 sti형 소자분리막 형성방법
JP2007109888A (ja) * 2005-10-13 2007-04-26 Denso Corp 半導体装置の製造方法
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN102184868A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法
CN102361007A (zh) * 2011-11-02 2012-02-22 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN108400093A (zh) * 2018-02-05 2018-08-14 上海华虹宏力半导体制造有限公司 超级结器件工艺方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008579A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 sti형 소자분리막 형성방법
JP2007109888A (ja) * 2005-10-13 2007-04-26 Denso Corp 半導体装置の製造方法
CN101924127A (zh) * 2009-06-12 2010-12-22 费查尔德半导体有限公司 电极半导体整流器降低的处理灵敏度
CN102184868A (zh) * 2011-04-25 2011-09-14 上海宏力半导体制造有限公司 提高沟槽栅顶角栅氧可靠性的方法
CN102361007A (zh) * 2011-11-02 2012-02-22 上海宏力半导体制造有限公司 沟槽刻蚀方法以及半导体器件
CN107994076A (zh) * 2016-10-26 2018-05-04 深圳尚阳通科技有限公司 沟槽栅超结器件的制造方法
CN108400093A (zh) * 2018-02-05 2018-08-14 上海华虹宏力半导体制造有限公司 超级结器件工艺方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244167A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 栅极沟槽填充方法
CN111785618A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽栅结构的制作方法
CN112802742A (zh) * 2021-03-24 2021-05-14 上海华虹宏力半导体制造有限公司 半导体器件的制造方法
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Similar Documents

Publication Publication Date Title
CN109904223A (zh) 栅极沟槽顶部倒角的工艺方法
CN105914230A (zh) 一种超低功耗半导体功率器件及制备方法
CN108172517A (zh) 一种屏蔽栅沟槽mosfet制造方法
CN103985746A (zh) 沟槽型igbt器件及其制造方法
CN104409334A (zh) 一种超结器件的制备方法
CN202042487U (zh) 一种具有超结结构的半导体器件
CN109119476A (zh) 具有体内场板的分离栅vdmos器件及其制造方法
CN101556967B (zh) 功率半导体器件及其制造方法
CN203871337U (zh) 沟槽型igbt器件
CN106449774A (zh) 优化表面电场的沟槽式势垒肖特基结构及其制作方法
CN215578581U (zh) 一种低压屏蔽栅mosfet器件
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN109461769A (zh) 一种沟槽栅igbt器件结构及其制作方法
CN102214561A (zh) 超级结半导体器件及其制造方法
CN106098781B (zh) 一种沟槽结构的vdmos
CN205564757U (zh) 一种超低功耗半导体功率器件
CN112635331B (zh) 一种超级结功率器件的制备方法
CN110459466A (zh) 一种沟槽栅功率器件栅极制作方法
CN113517350A (zh) 一种低压屏蔽栅mosfet器件及其制作方法
CN104282550A (zh) 肖特基二极管的制造方法
CN110767744B (zh) 超级结及其制造方法
CN109994374A (zh) 一种屏蔽栅功率器件及制造方法
CN113745338A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
RU122204U1 (ru) Диод шоттки с канавочной структурой
CN209104157U (zh) 一种沟槽栅igbt器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190618