CN104282550A - 肖特基二极管的制造方法 - Google Patents
肖特基二极管的制造方法 Download PDFInfo
- Publication number
- CN104282550A CN104282550A CN201310275771.7A CN201310275771A CN104282550A CN 104282550 A CN104282550 A CN 104282550A CN 201310275771 A CN201310275771 A CN 201310275771A CN 104282550 A CN104282550 A CN 104282550A
- Authority
- CN
- China
- Prior art keywords
- silicon
- mask layer
- contact hole
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 28
- 239000010703 silicon Substances 0.000 claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 10
- 239000011574 phosphorus Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 abstract description 3
- 238000003384 imaging method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- 235000012239 silicon dioxide Nutrition 0.000 description 15
- 238000001039 wet etching Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007853 buffer solution Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种肖特基二极管的制造方法，步骤包括：1）在N型高掺杂硅基片正面生长低掺杂N型外延层；2）在外延层上生长非掺杂氧化硅硬掩膜层；3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；4）沟槽刻蚀；5）沟槽内生长栅氧；6）在沟槽内填充多晶硅，并回刻至外延层上表面；7）去除氮化硅硬掩膜层；8）生长接触孔介质膜，接触孔图形化后，去除接触孔介质膜；9）刻蚀掉氧化硅硬掩膜；10）淀积金属阻障层、金属阳极和金属阴极。本发明通过改变肖特基二极管的制作工艺流程和金属前介质膜的膜质，减少了接触孔刻蚀过程中沟槽栅氧化膜的损失，避免了沟槽栅氧化膜凹槽的形成，从而改善了肖特基二极管的漏电和耐压问题。
Description
技术领域
本发明涉及集成电路制造领域，特别是涉及肖特基二极管的制造方法。
背景技术
沟槽型MOS肖特基二极管因为正向导通电阻小、反向偏压漏电小的特性，被广泛应用在整流器等电力器件中。目前，肖特基二极管的制作工艺流程可参阅图1所示，包括有以下工艺步骤：
步骤1，如图1（A）所示，在N+硅基片101上使用外延的方法生长一层N-外延层102（EPI）；用化学气相沉积工艺生长一层厚度为1000～3000的二氧化硅硬掩膜层103，然后光刻和干法刻蚀二氧化硅硬掩膜层103，去胶，干法刻蚀形成硅沟槽111的图形。
步骤2，如图1（B）所示，用湿法刻蚀去除二氧化硅硬掩膜层103。可以使用BOE（缓冲氢氟酸蚀刻液）等刻蚀二氧化硅的药液。
步骤3，如图1（C）所示，使用热氧化法生长一层栅极氧化膜105。因为这层栅极氧化膜105和器件的反向耐压有直接关系，所以要选用形成的氧化膜质量较好的热氧化法。该栅极氧化膜105的厚度一般在800～4000之间。
步骤4，如图1（D）所示，用化学气相沉积法填充多晶硅106。
步骤5，如图1（E）所示，干法刻蚀多晶硅106。在非沟槽区域，刻蚀停止在栅极氧化膜105上；在沟槽区域，多晶硅在沟槽内有500～3000的刻蚀量。
步骤6，如图1（F）所示，用化学气相沉积法沉积接触孔（Contact）介质膜112。一般这层介质膜是硼磷共掺的氧化膜，用于吸收金属离子等杂质，厚度在4000～10000之间。
步骤7，如图1（G）所示，光刻工艺定义出需要刻蚀的区域，用干法或者湿法刻蚀定义出接触孔区域。因为栅极氧化膜105和接触孔介质膜112没有选择比，同时接触孔刻蚀要保证一定的过刻蚀量，以保证没有氧化膜残留，所以在硅片表面栅极氧化膜105区域形成一个凹形的沟槽，这个凹槽介于N-外延层102和硅沟槽111之间。
步骤8，如图1（H）所示，用化学气相沉积（CVD）或者物理气相沉积（PVD）方法沉积一层金属阻障层107和阳极金属108，最后在硅基板背面形成阴极金属109。因为前面提到的凹槽的存在，阳极金属会填充在凹槽中，在沟槽之间的硅平台边缘会形成尖锐的半导体和金属接触，造成一定程度的漏电问题及BV（崩溃电压）降低的问题。
发明内容
本发明要解决的技术问题是提供一种肖特基二极管的制造方法，它可以解决沟槽型MOS型肖特基二极管的漏电和BV偏低的问题。
为解决上述技术问题，本发明的肖特基二极管的制造方法，肖特基二极管的制造方法，其特征在于，步骤包括：
1）在N型高掺杂硅基片正面生长低掺杂N型外延层；
2）在外延层上生长非掺杂氧化硅硬掩膜层；
3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；
4）在外延层上刻蚀出沟槽；
5）用热氧化法在沟槽内生长一层栅极氧化硅；
6）在沟槽内填充多晶硅，然后将多晶硅回刻至外延层的上表面；
7）去除氮化硅硬掩膜层；
8）生长接触孔介质膜，进行接触孔的图形化，然后刻蚀去除接触孔介质膜；
9）刻蚀去除氧化硅硬掩膜；
10）淀积金属阻障层和金属阳极，并在硅基片背面淀积金属阴极。
较佳的，步骤4）和步骤5）之间还包括步骤：刻蚀氧化硅硬掩膜层，使氮化硅硬掩膜层下方形成切口形貌。
较佳的，步骤9）和步骤10）之间，还包括步骤：刻蚀多晶硅和外延层，使栅极氧化硅凸出。
本发明通过改变肖特基二极管的制作工艺流程（例如，改变了沟槽刻蚀和多晶硅回刻的顺序）和金属前介质膜的膜质（从BPSG改为PSG），在PSG下面保留一层非掺杂的氧化膜（NSG），使接触孔刻蚀过程中，在保证足够的工艺窗口的前提下，减少了沟槽栅氧化膜（NSG）的损失，避免了沟槽栅氧化膜凹槽的形成，甚至是形成凸出的沟槽栅氧化膜的形貌，从而改善了肖特基二极管的漏电和耐压问题。
附图说明
图1是现有的肖特基二极管的制作工艺流程示意图。
图2是本发明的肖特基二极管的制作工艺流程示意图。
图3是PSG刻蚀速率与磷浓度的关系图。
图4是用本发明实施例的方法制作的肖特基二极管的结构示意图。
图中附图标记说明如下：
101：硅基片
102：外延层
103：二氧化硅硬掩膜层
104：氮化硅硬掩膜层
105：栅极氧化膜
106：多晶硅
107：金属阻障层
108：金属阳极
109：金属阴极
110：接触孔介质膜（掺磷氧化膜，PSG）
111：沟槽
112：接触孔介质膜（硼磷共掺的氧化膜，BPSG）
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本实施例的肖特基二极管的制作流程，请参见图2所示，包括以下工艺步骤：
步骤1，如图2（A）所示，在高掺杂N型硅基片101的正面用外延的方法生长一层低掺杂N型单晶硅作为外延层102，该N-外延层102的厚度在5～10μm之间，掺杂浓度在1E12～1E15/cm2之间。
在N-外延层102上面生长一层厚度为150～500的非掺杂的二氧化硅硬掩膜层103，这一层二氧化硅有两个作用：一是消除氮化硅硬掩膜层104和硅基板由于膨胀系数不同造成的应力问题，二是在接触孔刻蚀的时候作为阻挡层，减小刻蚀对硅基板的损伤。这一层二氧化硅硬掩膜层103可以采用热氧化法生长，也可以采用常压化学气相沉积法生长。由于在本实施例中需要用到湿法去除，用常压化学气相沉积方法生长的氧化膜的湿法刻蚀速率比热氧化方法生长的沟槽栅氧化膜更快，所以在防止形成沟槽栅氧化膜凹陷的效果上更好。二氧化硅硬掩膜层103的厚度不能太厚，否则会造成湿法刻蚀量加大，导致沟槽栅氧化膜损失。
在二氧化硅硬掩膜层103上方用化学气相沉积方法沉积一层厚度为1000～4500的氮化硅硬掩膜层104。氮化硅硬掩膜层104的厚度主要由刻蚀沟槽的深度决定。
经过图形化和干法刻蚀工艺，在硅外延层102上形成规律排列的沟槽111，沟槽111的深度在1～4μm之间。
步骤2，使用湿法刻蚀将非掺杂的二氧化硅硬掩膜层103刻蚀掉100～1000，使氮化硅硬掩膜层104下方形成切口形貌，如图2（B）所示。湿法刻蚀液为HF或者HF缓冲液。
这一步的目的是使沟槽111顶部在栅极氧化以后可以比较圆滑，防止尖端放电。
步骤3，如图2（C）所示，使用高温炉管（温度一般在1000℃以上）淀积500～4000的栅极氧化膜105。
步骤4，如图2（D）所示，使用化学气相沉积法，在沟槽111内填充多晶硅106，使沟槽111被多晶硅106填满。
步骤5，如图2（E）所示，使用干法刻蚀工艺，将氮化硅硬掩膜层104上方的多晶硅106全部去除掉。氮化硅硬掩膜层104是刻蚀停止层，沟槽111内的多晶硅106刻蚀到硅外延层102的上表面。
步骤6，如图2（F）所示，湿法刻蚀去除氮化硅硬掩膜层104。湿法药液是热磷酸，刻蚀停止在二氧化硅硬掩膜层103上。
步骤7，如图2（G）所示，用PECVD（等离子体增强化学气相沉积法）方法沉积一层掺杂磷的氧化硅（PSG）作为接触孔介质膜（PMD）110。该PSG中的磷浓度在6%以上。
如图3所示，根据实验数据，在刻蚀条件为：腔体压力55毫托，功率500W，磁场强度25高斯，刻蚀气体为：C2H4F45sccm，CHF380sccm，Ar90sccm时，磷浓度小于4%的情况下，PSG的刻蚀速率没有明显增加；当磷浓度在4%～8%之间时，PSG刻蚀速率有明显的增加；当磷浓度大于8%以后，刻蚀速率趋于稳定。因此，为了达到PSG氧化膜110和二氧化硅硬掩膜103之间的高选择比，PSG的掺杂浓度应该选择6%以上。
步骤8，如图2（H）所示，在接触孔图形化以后，使用带有气体C2H4F4的干法刻蚀条件，刻蚀去除PSG膜110，刻蚀停止在二氧化硅硬掩膜103上。
步骤9，如图2（I）所示，使用湿法刻蚀工艺去除二氧化硅硬掩膜103。
步骤10，如图2（J）所示，使用干法或者湿法刻蚀多晶硅106和外延层102。这一步要求刻蚀硅的速率比刻蚀氧化硅的速率快，以形成栅极氧化硅凸出的形貌。
步骤11，如图2（K）所示，进行金属阻障层107和金属阳极的沉积工艺，以及晶圆背面金属阴极的沉积工艺。金属阳极的膜层结构可以是单层金属，例如铝，也可以是多层金属，例如Ti/TiN/Al。如果有Ti/TiN，可以在Ti/TiN沉积后增加一步退火工艺，退火条件为：690℃，N2，30s。
按照上述方法制作得到的trench MOS型肖特基二极管的结构如图2（K）和图3所示，相比传统的trench MOS型肖特基二极管，其initial leakage（初始漏电）从10-3A降低到了10-6A的水平，1mA时的VR在100V以上，BV面内均一性也得到了显著提高。
Claims (10)
1.肖特基二极管的制造方法，其特征在于，步骤包括：
1）在N型高掺杂硅基片正面生长低掺杂N型外延层；
2）在外延层上生长非掺杂氧化硅硬掩膜层；
3）在氧化硅硬掩膜层上淀积氮化硅硬掩膜层；
4）在外延层上刻蚀出沟槽；
5）用热氧化法在沟槽内生长一层栅极氧化硅；
6）在沟槽内填充多晶硅，然后将多晶硅回刻至外延层的上表面；
7）去除氮化硅硬掩膜层；
8）生长接触孔介质膜，进行接触孔的图形化，然后刻蚀去除接触孔介质膜；
9）刻蚀去除氧化硅硬掩膜；
10）淀积金属阻障层和金属阳极，并在硅基片背面淀积金属阴极。
2.根据权利要求1所述的方法，其特征在于，步骤2），所述氧化硅硬掩膜层的厚度为150～500。
3.根据权利要求1所述的方法，其特征在于，步骤3），所述氮化硅硬掩膜层的厚度为1000～4500。
4.根据权利要求1所述的方法，其特征在于，步骤4），所述沟槽的深度为1～4μm。
5.根据权利要求1所述的方法，其特征在于，步骤4）和步骤5）之间还包括步骤：刻蚀氧化硅硬掩膜层，使氮化硅硬掩膜层下方形成切口形貌。
6.根据权利要求5所述的方法，其特征在于，将氧化硅硬掩膜层刻蚀掉100～1000。
7.根据权利要求1所述的方法，其特征在于，步骤5），使用高温炉管淀积所述栅极氧化硅，栅极氧化硅的厚度为500～4000。
8.根据权利要求1所述的方法，其特征在于，步骤8），所述接触孔介质膜为掺杂磷的氧化硅。
9.根据权利要求8所述的方法，其特征在于，所述掺杂磷的氧化硅中的磷浓度在6%以上。
10.根据权利要求1所述的方法，其特征在于，步骤9）和步骤10）之间，还包括步骤：刻蚀多晶硅和外延层，使栅极氧化硅凸出。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310275771.7A CN104282550B (zh) | 2013-07-03 | 2013-07-03 | 肖特基二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310275771.7A CN104282550B (zh) | 2013-07-03 | 2013-07-03 | 肖特基二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104282550A true CN104282550A (zh) | 2015-01-14 |
| CN104282550B CN104282550B (zh) | 2017-06-06 |
Family
ID=52257333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310275771.7A Active CN104282550B (zh) | 2013-07-03 | 2013-07-03 | 肖特基二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104282550B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161417A (zh) * | 2015-08-31 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管工艺方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN111584358A (zh) * | 2020-04-09 | 2020-08-25 | 中国科学院微电子研究所 | 刻蚀沟槽的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022474A1 (en) * | 2001-07-24 | 2003-01-30 | Koninklijke Philips Electronics N.V. | Manufacture of semiconductor devices with schottky barriers |
-
2013
- 2013-07-03 CN CN201310275771.7A patent/CN104282550B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030022474A1 (en) * | 2001-07-24 | 2003-01-30 | Koninklijke Philips Electronics N.V. | Manufacture of semiconductor devices with schottky barriers |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105161417A (zh) * | 2015-08-31 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管工艺方法 |
| CN105161417B (zh) * | 2015-08-31 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 肖特基二极管工艺方法 |
| CN109004035A (zh) * | 2017-06-07 | 2018-12-14 | 中航（重庆）微电子有限公司 | 肖特基器件结构及其制造方法 |
| CN109004035B (zh) * | 2017-06-07 | 2024-02-13 | 华润微电子（重庆）有限公司 | 肖特基器件结构及其制造方法 |
| CN111584358A (zh) * | 2020-04-09 | 2020-08-25 | 中国科学院微电子研究所 | 刻蚀沟槽的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104282550B (zh) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN109904223A (zh) | 栅极沟槽顶部倒角的工艺方法 | |
| CN104282550B (zh) | 肖特基二极管的制造方法 | |
| CN102129997B (zh) | N型超结vdmos中p型柱的形成方法 | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN100517644C (zh) | 半导体器件金属连接孔的制造方法和半导体器件 | |
| CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN104779164B (zh) | 一种提高沟槽型vdmos栅氧层击穿电压的方法 | |
| CN104425243B (zh) | 一种肖特基二极管的制造工艺方法 | |
| CN103928386A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN106449774A (zh) | 优化表面电场的沟槽式势垒肖特基结构及其制作方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN103474335B (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN104599972A (zh) | 一种半导体器件及其形成方法 | |
| CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN103730408B (zh) | 一种多晶硅通孔的制造方法 | |
| CN103137450A (zh) | 一种沟槽型功率mos器件及其制造工艺方法 | |
| CN105374751B (zh) | 半导体结构的形成方法 | |
| CN103378178A (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN104517836B (zh) | 场截止型绝缘栅双极型晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |