CN105161417B - 肖特基二极管工艺方法 - Google Patents

肖特基二极管工艺方法 Download PDF

Info

Publication number
CN105161417B
CN105161417B CN201510546725.5A CN201510546725A CN105161417B CN 105161417 B CN105161417 B CN 105161417B CN 201510546725 A CN201510546725 A CN 201510546725A CN 105161417 B CN105161417 B CN 105161417B
Authority
CN
China
Prior art keywords
deposit
groove
exposure mask
tungsten
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510546725.5A
Other languages
English (en)
Other versions
CN105161417A (zh
Inventor
丛茂杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510546725.5A priority Critical patent/CN105161417B/zh
Publication of CN105161417A publication Critical patent/CN105161417A/zh
Application granted granted Critical
Publication of CN105161417B publication Critical patent/CN105161417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种肖特基二极管工艺方法,包含:第1步,硅衬底上使用硬掩膜进行沟槽刻蚀;第2步,对硬掩膜进行回刻;第3步,沟槽侧壁氧化层淀积;4步,氧化层回刻,沟槽底部注入形成P阱并退火;第5步,沟槽内Ti/TiN淀积、钨淀积,以及回刻;第6步,层间介质淀积;第7步,接触金属的淀积、光刻及回刻;第8步,Ti/TiN溅射、铝/铜溅射,再进行光刻及刻蚀。本发明增加硬掩膜的湿法刻蚀,沟槽内金属钨在硅衬底表面水平突出,在接触金属刻蚀时对沟槽内氧化层起保护作用,防止沟槽内氧化层过刻蚀。

Description

肖特基二极管工艺方法
技术领域
本发明涉及半导体集成电路制造领域,特别是指一种肖特基二极管的工艺方法。
背景技术
肖特基二极管(SBD:SchottkyBarrierDiode),一种常用的电子元器件,它不是利用P型半导体与N型半导体接触形成PN结原理制作的,而是利用金属与半导体接触形成的金属-半导体结原理制作的。因此,SBD也称为金属-半导体(接触)二极管或表面势垒二极管,它是一种热载流子二极管。肖特基二极管是以贵金属(如金、银、铝、铂等)A为正极,以N型半导体B为负极,如图1所示,利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子,贵金属中仅有极少量的自由电子,所以电子便从浓度高的B中向浓度低的A中扩散。显然,金属A中没有空穴,也就不存在空穴自A向B的扩散运动。随着电子不断从B扩散到A,B表面电子浓度逐渐降低,表面电中性被破坏,于是就形成势垒,其电场方向为B→A。但在该电场作用之下,A中的电子也会产生从A→B的漂移运动,从而消弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后,电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡,便形成了肖特基势垒。当肖特基二极管反偏时,利用沟槽内的金属和沟槽底部的P阱产生横向电场保护肖特基结,从而降低肖特基漏电并提高耐压。
目前肖特基二极管的常见制造工艺包含:沟槽刻蚀;沟槽侧壁氧化层淀积;氧化层回刻及沟槽底部P阱注入及退火;沟槽内金属淀积及回刻;层间介质淀积;接触金属淀积及刻蚀;Ti/TiN溅射、铝、铜溅射;金属光刻及刻蚀等。该工艺的缺陷在于:接触金属刻蚀时,沟槽侧壁的氧化层过刻蚀会导致金属在沟槽侧壁与硅接触形成肖特基接触形成肖特基结,导致器件漏电偏高且性能不稳定。另外,氧化层不可控的过刻蚀也会导致漏电流随凹陷量的波动而波动。
发明内容
本发明所要解决的技术问题是提供一种肖特基二极管工艺方法,防止沟槽侧壁氧化层的过刻蚀。
为解决上述问题,本发明所述的肖特基二极管工艺方法,包含如下工艺步骤:
第1步,硅衬底上使用硬掩膜进行沟槽刻蚀;
第2步,对硬掩膜进行回刻;
第3步,沟槽侧壁氧化层淀积;
第4步,氧化层回刻,沟槽底部注入形成P阱并退火;
第5步,沟槽内Ti/TiN淀积、钨淀积,以及回刻;
第6步,层间介质淀积;
第7步,接触金属的淀积、光刻及回刻;
第8步,Ti/TiN溅射、铝/铜溅射,再进行光刻及刻蚀。
进一步地,所述第2步中,对硬掩膜进行湿法回刻,横向刻蚀量为
进一步地,所述第3步中,对氧化层进行干法回刻。
进一步地,所述第5步中,钨回刻至硅衬底表面上的钨保留
本发明所述的肖特基二极管工艺方法,在沟槽刻蚀之后增加一步硬掩膜的湿法刻蚀;沟槽内金属钨在硅衬底表面上方水平突出,在接触金属刻蚀时对沟槽内部氧化层起到保护作用,可以有效防止沟槽侧壁氧化层过刻蚀。
附图说明
图1是肖特基二极管结构示意图。
图2是沟槽侧壁氧化层过刻蚀形貌示意图。
图3~10是本发明各步工艺示意图。
图11是本发明工艺流程图。
附图标记说明
1是硅衬底,2是硬掩膜,3是沟槽,4是氧化层,5是P阱,6是Ti/TiN,7是金属钨,8是接触,9是金属(铝/铜)。
具体实施方式
本发明所述的肖特基二极管工艺方法,结合附图说明如下:
第1步,如图3所示,在硅衬底1上使用硬掩膜2进行沟槽刻蚀,形成沟槽3。
第2步,对硬掩膜进行湿法回刻,横向刻蚀量为硅衬底表面保留一部分硬掩膜2,如图4所示。
第3步,沟槽侧壁氧化层4淀积,如图5所示。
第4步,氧化层4干法回刻,沟槽底部注入形成P阱5并退火,如图6所示。
第5步,沟槽内Ti/TiN 6淀积、钨7淀积,以及回刻;钨7回刻至硅衬底1表面上的钨保留如图7所示,本实施例保留钨
第6步,层间介质4(层间介质与氧化层4为同一材质,使用形同的附图标记)淀积,如图8所示。
第7步,对层间介质进行回刻,只有在终端区区域有光刻胶阻挡,管芯区全面刻蚀;进行接触金属8的淀积、光刻及回刻,形成如图9所示。
第8步,Ti/TiN溅射、铝/铜9溅射,再进行光刻及刻蚀,形成引出金属互联。器件完成,如图10所示。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种肖特基二极管工艺方法,其特征在于:包含如下的工艺步骤:
第1步,硅衬底上使用硬掩膜进行沟槽刻蚀;
第2步,对硬掩膜进行回刻,回刻具有一横向刻蚀量,硅衬底表面保留一部分硬掩膜;
第3步,沟槽侧壁氧化层淀积;
第4步,氧化层回刻,沟槽底部注入形成P阱并退火;
第5步,沟槽内Ti/TiN淀积、钨淀积,以及回刻,沟槽内钨回刻后沟槽顶部金属宽度大于沟槽宽度;
第6步,层间介质淀积;
第7步,接触金属的淀积、光刻及回刻;
第8步,Ti/TiN溅射、铝/铜溅射,再进行光刻及刻蚀。
2.如权利要求1所述的肖特基二极管工艺方法,其特征在于:所述第2步中,对硬掩膜进行湿法回刻,横向刻蚀量为1000~2000Å。
3.如权利要求1所述的肖特基二极管工艺方法,其特征在于:所述第3步中,对氧化层进行干法回刻。
4.如权利要求1所述的肖特基二极管工艺方法,其特征在于:所述第5步中,钨回刻至硅衬底表面上的钨保留2000~4000Å。
CN201510546725.5A 2015-08-31 2015-08-31 肖特基二极管工艺方法 Active CN105161417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510546725.5A CN105161417B (zh) 2015-08-31 2015-08-31 肖特基二极管工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510546725.5A CN105161417B (zh) 2015-08-31 2015-08-31 肖特基二极管工艺方法

Publications (2)

Publication Number Publication Date
CN105161417A CN105161417A (zh) 2015-12-16
CN105161417B true CN105161417B (zh) 2019-01-04

Family

ID=54802236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510546725.5A Active CN105161417B (zh) 2015-08-31 2015-08-31 肖特基二极管工艺方法

Country Status (1)

Country Link
CN (1) CN105161417B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024746B (zh) * 2016-07-25 2018-08-17 扬州扬杰电子科技股份有限公司 一种适用于金属丝键合的trench肖特基芯片及其加工工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052383A1 (en) * 2001-08-02 2003-03-20 Fuji Electric Co., Ltd. Power semiconductor rectifier with ring-shaped trenches
US20040007723A1 (en) * 2002-07-11 2004-01-15 International Rectifier Corp. Trench schottky barrier diode
CN104282550A (zh) * 2013-07-03 2015-01-14 上海华虹宏力半导体制造有限公司 肖特基二极管的制造方法
CN104752521A (zh) * 2013-12-26 2015-07-01 上海华虹宏力半导体制造有限公司 肖特基二极管及工艺方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030052383A1 (en) * 2001-08-02 2003-03-20 Fuji Electric Co., Ltd. Power semiconductor rectifier with ring-shaped trenches
US20040007723A1 (en) * 2002-07-11 2004-01-15 International Rectifier Corp. Trench schottky barrier diode
CN104282550A (zh) * 2013-07-03 2015-01-14 上海华虹宏力半导体制造有限公司 肖特基二极管的制造方法
CN104752521A (zh) * 2013-12-26 2015-07-01 上海华虹宏力半导体制造有限公司 肖特基二极管及工艺方法

Also Published As

Publication number Publication date
CN105161417A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
CN107331616B (zh) 一种沟槽结势垒肖特基二极管及其制作方法
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
US20160071950A1 (en) Trench schottky rectifier device and method for manufacturing the same
CN103515451B (zh) 双凹沟槽式肖特基势垒元件
US8772900B2 (en) Trench Schottky barrier diode and manufacturing method thereof
CN105655402B (zh) 低压超结mosfet终端结构及其制造方法
US9236431B2 (en) Semiconductor device and termination region structure thereof
CN108140568A (zh) 局部半导体晶片削薄
CN105161417B (zh) 肖特基二极管工艺方法
CN104465793A (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
US20180358451A1 (en) Method of manufacturing power semiconductor device
US7851310B2 (en) Method for forming semiconductor device
EP3792980A1 (en) Semiconductor device and manufacturing method therefor
CN110931569A (zh) 具有肖特基金属结的半导体装置及其制作方法
JP5367332B2 (ja) 半導体装置の製造方法および半導体装置
JP2005135972A (ja) 半導体装置の製造方法
CN105957884A (zh) 一种分栅栅极沟槽结构和沟槽肖特基二极管及其制备方法
CN104733526A (zh) 沟渠式金氧半p-n接面二极管结构及其制作方法
CN205488142U (zh) 一种低压超结mosfet终端结构
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
JP2016063119A (ja) ダイオード
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
CN216450646U (zh) 半导体结构
CN109599443A (zh) 一种肖特基器件的制备方法及结构
CN111799336B (zh) 一种SiC MPS二极管器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant