JP2016063119A - ダイオード - Google Patents
ダイオード Download PDFInfo
- Publication number
- JP2016063119A JP2016063119A JP2014191011A JP2014191011A JP2016063119A JP 2016063119 A JP2016063119 A JP 2016063119A JP 2014191011 A JP2014191011 A JP 2014191011A JP 2014191011 A JP2014191011 A JP 2014191011A JP 2016063119 A JP2016063119 A JP 2016063119A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diode
- anode
- barrier region
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】バリア領域を有するダイオードにおいて、順バイアス時の正孔注入量を抑制する技術を提供する。【解決手段】ダイオード1は、n型のバリア領域13、バリア領域13上に設けられているp型のアノード領域14、アノード領域14上に設けられているアノード電極24、バリア領域13とアノード電極24の間を伸びるトレンチ32内に充填されているとともにアノード電極24に接する導電体部34、及び、バリア領域13と導電体部34の間に設けられており、バリア領域13及び導電体部34の双方に接するとともにアノード領域14よりも高濃度なp型半導体領域16を備える。【選択図】図1
Description
本明細書で開示する技術は、ダイオードに関する。
ダイオードの逆回復特性を改善することでダイオードのスイッチング損失を低減することが望まれている。ダイオードの逆回復特性を改善するためには、ダイオードが順バイアスされているときにアノード領域から注入される正孔量を抑制することが重要である。
特許文献1は、アノード領域から注入される正孔量を抑制するために、p型のアノード領域下にn型のバリア領域を設ける技術を開示する。バリア領域は、アノード領域を貫通して伸びているとともにアノード電極にショットキー接触するn型のピラー領域を介してアノード電極に電気的に接続される。
特許文献1に開示されるダイオードが順バイアスされると、バリア領域とアノード電極は、ピラー領域を介して短絡する。このとき、バリア領域の電位は、ピラー領域とアノード電極のショットキー接合の順方向電圧に相当する分だけアノード電極の電位よりも低くなる。ショットキー接合の順方向電圧は、アノード領域とバリア領域で構成されるPNダイオードのビルトイン電圧よりも小さい。このため、バリア領域が設けられているダイオードでは、アノード領域とバリア領域で構成されるPNダイオードに十分な順方向電圧が印加されないので、アノード領域から注入される正孔量が抑制される。
ショットキー接合の順方向電圧は、アノード電極の仕事関数に依存する。即ち、特許文献1のダイオードでは、正孔注入の抑制能は、アノード電極の仕事関数に依存する。一方、特許文献1のダイオードのアノード電極は、アノード領域にオーミック接触する必要もある。このように、アノード領域にオーミック接触しながら、ピラー領域にショットキー接触し、且つ、正孔注入の抑制能にとって最適な仕事関数のアノード電極を採用することが困難である。
本明細書は、バリア領域を有するダイオードにおいて、順バイアス時の正孔注入量を抑制する技術を提供する。
本明細書で開示されるダイオードの一実施形態は、第1導電型のバリア領域、第2導電型のアノード領域、アノード電極、導電体部及び第2導電型の半導体領域を備える。アノード領域は、バリア領域上に設けられている。アノード電極は、アノード領域上に設けられている。導電体部は、バリア領域とアノード電極の間を伸びるトレンチ内に充填されており、アノード電極に接する。第2導電型半導体領域は、バリア領域と導電体部の間に設けられており、バリア領域及び導電体部の双方に接しており、アノード領域よりも高濃度である。
上記実施形態のダイオードは、第2導電型半導体領域とバリア領域で構成されるPNダイオードを内蔵する。このため、上記実施形態のダイオードが順バイアスされると、バリア領域とアノード電極は、この内蔵PNダイオードを介して短絡する。バリア領域の電位は、内蔵PNダイオードの順方向電圧に相当する分だけアノード電極の電位よりも低くなる。内蔵PNダイオードを構成する第2導電型半導体領域の不純物濃度は、アノード領域よりも濃い。このため、内蔵PNダイオードの順方向電圧は、アノード領域とバリア領域で構成されるPNダイオードのビルトイン電圧よりも小さくなり、アノード領域から注入されるキャリア量が抑制される。内蔵PNダイオードの順方向電圧は、第2導電型半導体領域の不純物濃度に依存する。第2導電型半導体領域の不純物濃度の高低は、ダイオードの他の電気的特性への影響が無視できるものである。このため、第2導電型半導体領域の不純物濃度は、ダイオードを構成する他の構成要素の製造条件から独立して決定することができる。したがって、上記実施形態のダイオードは、高いキャリア注入の抑制能を有することができる。
図1に示されるように、ダイオード1は、シリコン単結晶の半導体基板10を用いて形成されている。半導体基板10は、n型のカソード領域11、n型のドリフト領域12、n型のバリア領域13、p型のアノード領域14、p型のコンタクト領域15及びp型の半導体領域16を備える。ダイオード1はさらに、半導体基板10の裏面を被膜するカソード電極22、半導体基板10の表面を被膜するアノード電極24及び半導体基板10の表層部に形成されているトレンチ32内に設けられているピラー部35を備える。
カソード領域11は、半導体基板10の裏層部に設けられている。カソード領域11は、リンを高濃度に含んでおり、その不純物濃度はドリフト領域12よりも濃い。カソード領域11は、カソード電極22にオーミック接触する。
ドリフト領域12は、カソード領域11とバリア領域13の間に設けられており、カソード領域11とバリア領域13の双方に接する。ドリフト領域12は、半導体基板10に各半導体領域を形成した残部であり、不純物濃度は低い。
バリア領域13は、ドリフト領域12とアノード領域14の間に設けられており、ドリフト領域12とアノード領域14の双方に接する。バリア領域13は、リンを含んでおり、その不純物濃度はドリフト領域12よりも濃い。
アノード領域14は、バリア領域13上に設けられており、バリア領域13に接する。アノード領域14は、半導体基板10の表面に露出しており、コンタクト領域15を囲むように形成されている。アノード領域14は、アノード電極24にオーミック接触する。アノード領域14は、ボロンを含んでいる。
複数のコンタクト領域15の各々は、アノード領域14上に設けられており、アノード領域14に接する。コンタクト領域15は、半導体基板10の表面に露出しており、アノード電極24にオーミック接触する。コンタクト領域15は、ボロンを含んでおり、その不純物濃度はアノード領域14よりも濃い。
複数のp型半導体領域16の各々は、バリア領域13とピラー部35の間に設けられており、バリア領域13とピラー部35(後述するように、ピラー部35の導電体部34)の双方に接しており、アノード領域14に接していない。p型半導体領域16は、ボロンを高濃度に含んでおり、その不純物濃度はアノード領域14よりも濃い。
複数のピラー部35の各々は、半導体基板10の表面からアノード領域14を貫通してバリア領域13に達するトレンチ32内に設けられており、導電体部34と絶縁膜36を有する。導電体部34は、トレンチ32内を伸びており、一端がアノード電極24に接しており、他端がp型半導体領域16にオーミック接触する。導電体部34は、導電性を有する材料で形成されており、この例では、不純物を高濃度に含むポリシリコンである。絶縁膜36は、トレンチ32の側壁を被膜している。絶縁膜36は、絶縁性を有する材料で形成されており、この例では、酸化シリコンである。
次に、ダイオード1の動作を説明する。ダイオード1は、p型半導体領域16とバリア領域13で構成されるPNダイオードを内蔵することを特徴とする。ダイオード1が順バイアスされると、バリア領域13とアノード電極24は、この内蔵PNダイオードと導電体部34を介して短絡する。導電体部34の電気抵抗値は十分に低いので、バリア領域13の電位は、内蔵PNダイオードの順方向電圧に相当する分だけアノード電極24の電位よりも低くなる。内蔵PNダイオードを構成するp型半導体領域16の不純物濃度は、アノード領域14よりも濃い。このため、内蔵PNダイオードの順方向電圧は、アノード領域14とバリア領域13で構成されるPNダイオードのビルトイン電圧よりも小さくなり、アノード領域14から注入される正孔量が抑制される。アノード電極24とカソード電極22の間には、主に導電体部34、p型半導体領域16、バリア領域13、ドリフト領域12、カソード領域11を経由する順電流が流れる。
次に、ダイオード1が逆バイアスされると、アノード領域14とバリア領域13で構成されるPNダイオード、及び、p型半導体領域16とバリア領域13で構成される内蔵PNダイオードによって逆電流が制限される。上述したように、ダイオード1では、順バイアスのときにアノード領域14から注入される正孔量が抑制されているので、逆回復電流が小さく、逆回復時間が短い。ダイオード1によれば、ドリフト領域12のライフタイム制御を行うことなく、スイッチング損失を小さくすることができる。
ダイオード1では、内蔵PNダイオードの順方向電圧が、p型半導体領域16の不純物濃度に依存する。即ち、ダイオード1では、正孔注入の抑制能が、p型半導体領域16の不純物濃度に依存する。p型半導体領域16の不純物濃度の高低は、ダイオード1の他の電気的特性への影響が無視できるものである。このため、p型半導体領域16の不純物濃度は、ダイオード1を構成する他の構成要素の製造条件から独立して決定することができる。したがって、p型半導体領域16の不純物濃度を十分に濃くすることで、ダイオード1は、高い正孔注入の抑制能を有することができる。
また、背景技術で説明したショットキー接触を利用するダイオードでは、アノード電極に含まれる添加物がアニール工程で析出し、ピラー領域とアノード電極のショットキー接合の順方向電圧がばらつき、ダイオードのスイッチング特性もばらつくという問題がある。一方、本実施例のダイオード1では、p型半導体領域16とバリア領域13の接合部に不純物が析出せず、安定した接合界面が形成されるので、p型半導体領域16とバリア領域13で構成される内蔵PNダイオードの順方向電圧が安定する。ダイオード1では、スイッチング特性のばらつきも抑えられる。
(ダイオード1の製造方法)
まず、図2に示されるように、半導体基板10を準備する。次に、イオン注入技術及び熱拡散技術を利用して、半導体基板10の表層部にバリア領域13及びアノード領域14を形成する。
まず、図2に示されるように、半導体基板10を準備する。次に、イオン注入技術及び熱拡散技術を利用して、半導体基板10の表層部にバリア領域13及びアノード領域14を形成する。
次に、図3に示されるように、フォトリソグラフィ技術を利用して、半導体基板10の表面に窒化膜マスク42をパターニングする。次に、異方性ドライエッチング技術を利用して、窒化膜マスク42から露出する半導体基板10の表層部にトレンチ32を形成する。トレンチ32は、半導体基板10の表面からアノード領域14を貫通してバリア領域13に達する。次に、熱酸化技術を利用して、トレンチ32の側面及び底面に絶縁膜36を形成する。
次に、図4に示されるように、イオン注入技術を利用して、バリア領域13の一部にボロンを注入する。このとき、ボロンイオンは、窒化膜マスク42及びトレンチ32の側面を被膜する絶縁膜36を通過することができず、トレンチ32の底面を被膜する絶縁膜36のみを通過する。このため、ボロンは、トレンチ32の底面に対応した位置のバリア領域13の表面に選択的に注入される。
次に、図5に示されるように、異方性ドライエッチング技術を利用して、トレンチ32の底面を被膜する絶縁膜36を除去する。
次に、図6に示されるように、減圧CVD技術を利用して、トレンチ32内に導電体部34を埋込む。その後、窒化膜マスク42を除去するエッチバックにより、トレンチ32内にのみ導電体部34を残存させる。
次に、図7に示されるように、フォトリソグラフィ技術及びイオン注入技術を利用して、半導体基板10の表層部の一部にボロンを注入する。
次に、図8に示されるように、アニール技術を利用して、注入したボロンを活性化させてコンタクト領域15及びp型半導体領域16を形成する。
次に、スパッタリング技術を利用して、半導体基板10の表面にアノード電極24を形成する。次に、ドリフト領域12が所望の厚さになるまで、半導体基板10の裏面を研磨して薄化する。次に、イオン注入技術を利用して半導体基板10の裏層部にリンを注入し、レーザーアニール技術を利用して注入したリンを活性化してカソード領域11を形成する。最後に、スパッタリング技術を利用して、半導体基板10の裏面にカソード電極22を形成する。これらの工程を経て、図1に示されるダイオード1を製造することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体基板
11:カソード領域
12:ドリフト領域
13:バリア領域
14:アノード領域
15:コンタクト領域
16:p型半導体領域
22:カソード電極
24:アノード電極
32:トレンチ
34:導電体部
35:ピラー部
36:絶縁膜
11:カソード領域
12:ドリフト領域
13:バリア領域
14:アノード領域
15:コンタクト領域
16:p型半導体領域
22:カソード電極
24:アノード電極
32:トレンチ
34:導電体部
35:ピラー部
36:絶縁膜
Claims (1)
- ダイオードであって、
第1導電型のバリア領域と、
前記バリア領域上に設けられている第2導電型のアノード領域と、
前記アノード領域上に設けられているアノード電極と、
前記バリア領域と前記アノード電極の間を伸びるトレンチ内に充填されており、前記アノード電極に接する導電体部と、
前記バリア領域と前記導電体部の間に設けられており、前記バリア領域及び前記導電体部の双方に接しており、前記アノード領域よりも高濃度な第2導電型の半導体領域と、
を備える、ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191011A JP2016063119A (ja) | 2014-09-19 | 2014-09-19 | ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014191011A JP2016063119A (ja) | 2014-09-19 | 2014-09-19 | ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016063119A true JP2016063119A (ja) | 2016-04-25 |
Family
ID=55798200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014191011A Pending JP2016063119A (ja) | 2014-09-19 | 2014-09-19 | ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016063119A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115312581A (zh) * | 2022-10-10 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 快恢复二极管及其制备方法 |
CN116454119A (zh) * | 2023-06-15 | 2023-07-18 | 广东巨风半导体有限公司 | 一种快恢复二极管及其制备方法 |
-
2014
- 2014-09-19 JP JP2014191011A patent/JP2016063119A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115312581A (zh) * | 2022-10-10 | 2022-11-08 | 深圳市威兆半导体股份有限公司 | 快恢复二极管及其制备方法 |
CN115312581B (zh) * | 2022-10-10 | 2023-01-03 | 深圳市威兆半导体股份有限公司 | 快恢复二极管及其制备方法 |
CN116454119A (zh) * | 2023-06-15 | 2023-07-18 | 广东巨风半导体有限公司 | 一种快恢复二极管及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4314277B2 (ja) | SiCショットキー障壁半導体装置 | |
US7952143B2 (en) | Semiconductor device having IGBT and diode | |
US10840238B2 (en) | Semiconductor device | |
US8878327B2 (en) | Schottky barrier device having a plurality of double-recessed trenches | |
JP5922886B2 (ja) | ダイオードおよび半導体装置 | |
US20130248882A1 (en) | Semiconductor device | |
US8772900B2 (en) | Trench Schottky barrier diode and manufacturing method thereof | |
WO2016072074A1 (ja) | 半導体装置 | |
US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
JP2010141310A (ja) | 半導体装置およびその製造方法 | |
JP2015095618A (ja) | 半導体装置の製造方法 | |
JP2015207723A (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN107833921B (zh) | 开关器件和制造开关器件的方法 | |
JP2018056304A (ja) | スイッチング装置とその製造方法 | |
JP2005229071A (ja) | ショットキーバリアダイオード | |
US20150255629A1 (en) | Semiconductor device | |
JP2014150226A (ja) | 半導体装置および半導体装置の製造方法 | |
US9634154B1 (en) | Schottky diode having a well with peripherial cathod regions and center andoe region | |
JP2016063119A (ja) | ダイオード | |
JP6351863B2 (ja) | 半導体装置 | |
JP2014154849A (ja) | 半導体装置 | |
JP6930113B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6658560B2 (ja) | 半導体装置 | |
JP2016201498A (ja) | ダイオード | |
CN103887286A (zh) | 一种具有提高抗浪涌电流能力的半导体装置 |