JP6351863B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6351863B2
JP6351863B2 JP2017541203A JP2017541203A JP6351863B2 JP 6351863 B2 JP6351863 B2 JP 6351863B2 JP 2017541203 A JP2017541203 A JP 2017541203A JP 2017541203 A JP2017541203 A JP 2017541203A JP 6351863 B2 JP6351863 B2 JP 6351863B2
Authority
JP
Japan
Prior art keywords
layer
type layer
impurity
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017541203A
Other languages
English (en)
Other versions
JPWO2017051464A1 (ja
Inventor
藤井　秀紀
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017051464A1 publication Critical patent/JPWO2017051464A1/ja
Application granted granted Critical
Publication of JP6351863B2 publication Critical patent/JP6351863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

本明細書に開示される技術は、半導体装置に関し、特に、パワー半導体装置で用いられるＰＩＮダイオードに関するものである。
従来のＰＩＮダイオードは、カソード層（ｃａｔｈｏｄｅ）であるｎ＋型層と、ｎ＋型層上に形成されるｎ−型層と、ｎ−型層の表層に部分的に形成される、アノード（ａｎｏｄｅ）層であるｐ−型層と、ｎ−型層の表層に互いに離間して形成され、かつ、平面視においてそれぞれがｐ−型層を囲んで形成されるｐ型層とを備える。
上記の構成によれば、ｐ−型層と、ｎ＋型層とで伝導度変調（ｍｏｄｕｌａｔｉｏｎ）のレベルを上げ、低オン抵抗（低Ｖｆ）を実現することができる。伝導度変調のレベルを調整するため、アノード層であるｐ−型層の不純物濃度とカソード層であるｎ＋型層の不純物濃度とを、深さ方向に対してほぼ一定とする構造も開示される（たとえば、特許文献１を参照）。
特許第５３０９３６０号公報
近年、主にパワー半導体装置で用いられるＰＩＮダイオードは、半導体基板を薄厚化することで、順方向電圧（Ｖｆ）とリカバリー損失とのトレードオフ（ｔｒａｄｅ−ｏｆｆ）を改善した。しかし、半導体基板が非常に薄く形成されるため、オン状態での伝導度変調のレベルが非常に高く、リカバリー動作時にキャリアが部分的に集中して破壊が起こる場合がある。すなわち、ｓａｆｅ ｏｐｅｒａｔｉｎｇ ａｒｅａ（ＳＯＡ）が劣化するという問題がある。
また、特性を調整して低リカバリー損失仕様、すなわち、高順方向電圧（Ｖｆ）仕様とするためには、電子線照射などによってライフタイム制御（ｌｉｆｅ ｔｉｍｅ ｃｏｎｔｒｏｌ）を行う必要があった。
本明細書に開示される技術は、上記のような問題を解決するためのものであり、電子線照射などを必要とせずに、伝導度変調のレベルを調整することによって、リカバリー動作時にキャリアが部分的に集中することを抑制することができる半導体装置に関するものである。
本明細書に開示される技術の一態様に関する半導体装置は、第１導電型の半導体層と、前記半導体層の裏面において部分的に拡散され、かつ、前記半導体層の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層と、前記半導体層の表面において部分的に拡散される第２導電型の複数の第２不純物層とを備え、前記第１不純物層は、平面視において、前記第２不純物層同士の間であって、前記第２不純物層と重ならない位置に形成され、前記半導体層の表面における前記第２不純物層同士の間には、前記半導体層のみが存在する。
本明細書に開示される技術の別の態様に関する半導体装置は、第１導電型の半導体層と、前記半導体層の裏面において部分的に拡散され、かつ、前記半導体層の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層と、前記半導体層の表面において部分的に拡散される第２導電型の複数の第２不純物層とを備え、前記第１不純物層は、平面視において、前記第２不純物層同士の間であって、前記第２不純物層と重ならない位置に形成され、前記半導体層の表面における前記第２不純物層同士の間には、前記半導体層のみが存在し、前記第１不純物層が、セル領域の前記半導体層の裏面においてのみ部分的に拡散され、前記半導体層の裏面において拡散される第２導電型の第３不純物層と、前記半導体層の裏面において拡散される第１導電型の第４不純物層とをさらに備え、前記第４不純物層の不純物濃度は、前記第１不純物層の不純物濃度よりも低く、前記第１不純物層は、前記第４不純物層上に部分的に拡散され、前記第３不純物層は、前記第４不純物層上に部分的に拡散される。
本明細書に開示される技術の一態様に関する半導体装置は、第１導電型の半導体層と、前記半導体層の裏面において部分的に拡散され、かつ、前記半導体層の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層と、前記半導体層の表面において部分的に拡散される第２導電型の複数の第２不純物層とを備え、前記第１不純物層は、平面視において、前記第２不純物層同士の間であって、前記第２不純物層と重ならない位置に形成され、前記半導体層の表面における前記第２不純物層同士の間には、前記半導体層のみが存在する。
このような構成によれば、半導体層の表面における第２不純物層と、半導体層の裏面における第１不純物層とが、平面視において重ならない位置に配置される。よって、たとえば、第１不純物層と第２不純物層との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。そのため、電子線照射などを必要とせずに、リカバリー動作時にキャリアが部分的に集中することを抑制することができる。
本明細書に開示される技術の別の態様に関する半導体装置は、第１導電型の半導体層と、前記半導体層の裏面において部分的に拡散され、かつ、前記半導体層の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層と、前記半導体層の表面において部分的に拡散される第２導電型の複数の第２不純物層とを備え、前記第１不純物層は、平面視において、前記第２不純物層同士の間であって、前記第２不純物層と重ならない位置に形成され、前記半導体層の表面における前記第２不純物層同士の間には、前記半導体層のみが存在し、前記第１不純物層が、セル領域の前記半導体層の裏面においてのみ部分的に拡散され、前記半導体層の裏面において拡散される第２導電型の第３不純物層と、前記半導体層の裏面において拡散される第１導電型の第４不純物層とをさらに備え、前記第４不純物層の不純物濃度は、前記第１不純物層の不純物濃度よりも低く、前記第１不純物層は、前記第４不純物層上に部分的に拡散され、前記第３不純物層は、前記第４不純物層上に部分的に拡散される。
このような構成によれば、半導体層の表面における第２不純物層と、半導体層の裏面における第１不純物層とが、平面視において重ならない位置に配置される。よって、たとえば、第１不純物層と第２不純物層との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。そのため、電子線照射などを必要とせずに、リカバリー動作時にキャリアが部分的に集中することを抑制することができる。また、第４不純物層を備えることにより、半導体装置の耐圧が安定する。よって、リーク電流を小さくすることができる。
本明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、より明白となる。
実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 リカバリー動作時の波形を例示する図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 実施形態に関する、半導体装置を実現するための構成を概略的に例示する断面図である。 半導体装置の構成を例示する断面図である。 半導体装置の構成を例示する断面図である。 図１０および図１１に例示されたＰＩＮダイオードの、深さ方向における不純物濃度分布を例示する図である。
以下、添付される図面を参照しながら実施形態について説明する。なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下に示される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しない。
また、以下では、第１導電型がｎ型であり、第２導電型がｐ型であるとして説明する。
＜第１実施形態＞
以下、本実施形態に関する半導体装置について説明する。
図１０および図１１は、半導体装置の構成を例示する断面図である。以下では、半導体装置の一例としてのＰＩＮダイオードについて説明する。
図１０および図１１に例示されるように、ＰＩＮダイオードは、カソード層（ｃａｔｈｏｄｅ）であるｎ＋型層１００と、ｎ＋型層１００上に形成されるｎ−型層１０１と、ｎ−型層１０１の表層に部分的に形成される、アノード（ａｎｏｄｅ）層であるｐ−型層１０２と、ｎ−型層１０１の表層に互いに離間して形成され、かつ、平面視においてそれぞれがｐ−型層１０２を囲んで形成されるｐ型層１０３とを備える。ｎ＋型層１００は、ｎ−型層１０１の裏面の全面に形成される。
図１２は、図１０および図１１に例示されたＰＩＮダイオードの、深さ方向における不純物濃度分布を例示する図である。図１２においては、縦軸が深さを示し、横軸が不純物濃度を示す。
図１２に例示されるように、ｎ＋型層１００の不純物濃度は、ｎ−型層１０１の裏面から所定の深さに亘りほぼ一定である。ｎ−型層１０１の不純物濃度は、深さ方向に対してほぼ一定である。ｐ−型層１０２の不純物濃度は、ｎ−型層１０１の表面からｎ−型層１０１にかけて比較的急激に減少する。
上記の構成によれば、図１２における点線で例示されるように、ｐ−型層１０２とｎ＋型層１００とで伝導度変調のレベルを上げ、低オン抵抗（低Ｖｆ）を実現することができる。伝導度変調のレベルを調整するため、アノード層であるｐ−型層１０２の不純物濃度とカソード層であるｎ＋型層１００の不純物濃度とを、深さ方向に対してほぼ一定とする構造も開示される（たとえば、特許文献１を参照）。
近年、主にパワー半導体装置で用いられるＰＩＮダイオードは、半導体基板を薄厚化することで、順方向電圧（Ｖｆ）とリカバリー損失とのトレードオフを改善した。しかし、半導体基板が非常に薄く形成されるため、オン状態での伝導度変調のレベルが非常に高く、リカバリー動作時にキャリアが部分的に集中して破壊が起こる場合がある。すなわち、ｓａｆｅ ｏｐｅｒａｔｉｎｇ ａｒｅａ（ＳＯＡ）が劣化する。
また、特性を調整して低リカバリー損失仕様、すなわち、高順方向電圧（Ｖｆ）仕様とするためには、電子線照射などによってライフタイム制御（ｌｉｆｅ ｔｉｍｅ ｃｏｎｔｒｏｌ）を行う必要があった。
＜構成＞
図１は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
図１に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０と、ｎ−型層１０１の表層に部分的に形成されるｐ−型層１２と、ｎ−型層１０１の表層に互いに離間して形成され、かつ、平面視においてそれぞれがｐ−型層１２を囲んで形成されるｐ型層１３と、ｐ−型層１２とｐ型層１３とに挟まれたｎ−型層１０１上、および、ｐ型層１３とｐ型層１３とに挟まれたｎ−型層１０１上に形成される酸化膜１４と、ｐ−型層１２上とｐ型層１３上とに形成される電極１５と、酸化膜１４を覆って形成される保護膜１６とを備える。
ここで、ｎ＋型層１０とｐ−型層１２とは、セル領域において平面視において重ならない位置にそれぞれ形成される。また、ｎ＋型層１０とｐ型層１３とは、終端領域において平面視において重ならない位置にそれぞれ形成される。より具体的には、ｎ＋型層１０は、平面視において、ｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間であって、ｐ−型層１２およびｐ型層１３と重ならない位置に形成される。
また、ｎ−型層１０１の表面におけるｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間には、ｎ−型層１０１のみが存在する。また、ｎ＋型層１０の不純物濃度は、ｎ−型層１０１の不純物濃度よりも高い。
＜製造方法＞
次に、図１に例示される半導体装置の製造方法について説明する。
まず、シリコン（Ｓｉ）などの半導体基板であるｎ−型層１０１上に酸化膜１４を形成する。酸化膜１４の厚さは、たとえば、３０００Å程度以上、かつ、１００００Å程度以下である。
次に、写真製版とエッチングとでパターンを形成した後、露出したｎ−型層１０１上にボロンを注入する。ボロンの注入量は、たとえば、１×１０１３［１／ｃｍ２］程度以上、かつ、１×１０１６［１／ｃｍ２］程度以下とする。そして、たとえば、９００℃程度以上、かつ、１２００℃程度以下、３０ｍｉｎ程度以上、かつ、１２０ｍｉｎ程度以下でドライブを行い、終端領域のｐ型層１３を形成する。
続いて、写真製版とエッチングとでパターンを形成した後、露出したｎ−型層１０１上にボロンを注入する。ボロンの注入量は、たとえば、１×１０１２［１／ｃｍ２］程度以上、かつ、１×１０１５［１／ｃｍ２］程度以下とする。そして、たとえば、９００℃程度以上、かつ、１２００℃程度以下、３０ｍｉｎ程度以上、かつ、１２０ｍｉｎ程度以下でドライブを行い、セル領域のｐ−型層１２を形成する。
次に、５０００Å程度以上、かつ、１００００Å程度以下の酸化膜１４を堆積させ、コンタクト部分のパターニングと酸化膜エッチングとを行う。その後、アルミニウムを１μｍ程度以上、かつ、８μｍ程度以下の厚さでスパッタする。そして、配線のパターンニング後、エッチングによって電極１５を形成する。
続いて、保護膜１６を成膜し、さらに、ワイヤー接続部の保護膜１６を除去する。ここで、保護膜１６は、下層が半絶縁膜（ＳＩｎＳｉＮ膜）であり、上層が絶縁膜である。
下層の半絶縁膜は、厚さが２０００Å程度以上、かつ、１００００Å程度以下であり、屈折率が２．２程度以上、かつ、２．７程度以下である。また、上層の絶縁膜は、厚さが２０００Å程度以上、かつ、１００００Å程度以下であり、屈折率が１．８程度以上、かつ、２．２程度以下である。
その後、半導体基板であるｎ−型層１０１が所望の厚みとなるまで裏面を研磨し、写真製版でｎ−型層１０１の表面におけるｐ−型層１２およびｐ型層１３と重ならないようにパターンを形成する。
その後、イオン注入を行い、さらに熱処理（たとえば、ｌａｓｅｒ ａｎｎｅａｌなど）を行うことにより、ｎ＋型層１０を形成する。イオン注入は、たとえば、リンまたはヒ素を１×１０１３［１／ｃｍ２］程度以上、かつ、１×１０１６［１／ｃｍ２］程度以下で注入するものとする。
＜作用＞
上記の構成によれば、ｎ−型層１０１の表面におけるｐ−型層１２と、ｎ−型層１０１の裏面におけるｎ＋型層１０とが、平面視において重ならない。また、ｎ−型層１０１の表面におけるｐ型層１３と、ｎ−型層１０１の裏面におけるｎ＋型層１０とが、平面視において重ならない。よって、伝導度変調のレベルの上昇を抑制することができるため、低リカバリー損失仕様、すなわち、高順方向電圧（Ｖｆ）仕様の半導体装置を実現することができる。
＜第２実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図２は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
図２に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０ａと、ｐ−型層１２と、ｐ型層１３と、酸化膜１４と、電極１５と、保護膜１６とを備える。
ここで、ｎ＋型層１０ａは、セル領域に対応するｎ−型層１０１の裏面においてのみ形成される。また、ｎ＋型層１０ａとｐ−型層１２とは、平面視において重ならない位置にそれぞれ形成される。
＜作用＞
上記の構成によれば、ｎ＋型層１０ａが形成されない終端領域においては、キャリアレベルが抑えられる。そのため、リカバリー動作時のＳＯＡ耐量を向上させることができる。
＜第３実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図３は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。なお、図３においては、特にセル領域における構造が概略的に例示される。
図３に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０ｂと、ｎ−型層１０１の表層に部分的に形成されるｐ−型層１２ｂと、電極１５とを備える。
ここで、ｎ＋型層１０ｂとｐ−型層１２ｂとは、平面視において重ならない位置にそれぞれ形成される。
ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離は、ｎ＋型層１０ｂの端部の平面視における位置とｐ−型層１２ｂの端部の平面視における位置とによって異なる。よって、ｎ＋型層１０ｂの平面視における形成位置、ｎ＋型層１０ｂの形成幅、ｐ−型層１２ｂの平面視における形成位置、および、ｐ−型層１２ｂの形成幅のうちの少なくとも１つを調整することにより、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離を制御することができる。
たとえば、図３に例示される断面図における、ｎ＋型層１０ｂからｐ−型層１２ｂを見上げる角度が角度θ１または角度θ２となるように、すべてのｎ＋型層１０ｂの形成幅を調整することにより、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離を一定にすることができる。
また、たとえば、ｎ＋型層１０ｂからｐ−型層１２ｂを見上げる角度が角度θ１となるように、一部のｎ＋型層１０ｂの形成幅を調整し、かつ、ｎ＋型層１０ｂからｐ−型層１２ｂを見上げる角度が角度θ２となるように、残りのｎ＋型層１０ｂの形成幅を調整することにより、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離を制御してもよい。
＜作用＞
上記の構成によれば、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離を制御することによって、伝導度変調のレベルを調整することができる。また、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離が複数パターン混在した構成とすることで、複数の特性を有する素子が並列接合された場合と同じ効果が得られる。
なお、電流は、ｎ＋型層１０ｂからｐ−型層１２ｂを見上げる角度が４５度以上となるようには流れないため、伝導度変調のレベルの調整が可能な角度範囲は４５度以内である。すなわち、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の平面視における距離である層間距離は、ｎ−型層１０１の厚さ以下である。
＜第４実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図４は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
図４に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０ｃと、ｐ−型層１２と、ｐ型層１３と、酸化膜１４と、電極１５と、保護膜１６と、ｎ−型層１０１の裏面において部分的に形成されるｐ型層１７を備える。
ここで、ｎ＋型層１０ｃは、セル領域に対応するｎ−型層１０１の裏面においてのみ形成される。また、ｐ型層１７は、終端領域に対応するｎ−型層１０１の裏面においてのみ形成される。
そして、ｎ＋型層１０ｃとｐ−型層１２とは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７とｐ型層１３とは、平面視において重ならない位置にそれぞれ形成される。
＜作用＞
上記の構成によれば、ｎ＋型層１０ｃが形成されない終端領域においては、キャリアレベルが抑えられる。そのため、リカバリー動作時のＳＯＡ耐量を向上させることができる。
また、ｐ型層１７が形成される終端領域はトランジスタ構造となり、リカバリー動作時にバイポーラ動作することで、リンギング（発振）を抑えることができる。
＜第５実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図５は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。
図５に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において形成されるｎ型のバッファ層１８と、バッファ層１８の裏面において部分的に形成されるｎ＋型層１０ｄと、ｐ−型層１２と、ｐ型層１３と、電極１５と、バッファ層１８の裏面において部分的に形成されるｐ型層１７ｄとを備える。バッファ層１８の不純物濃度は、ｎ＋型層１０ｄの不純物濃度よりも低い。
ここで、ｎ＋型層１０ｄは、セル領域に対応するバッファ層１８の裏面においてのみ形成される。また、ｐ型層１７ｄは、バッファ層１８の裏面におけるｎ＋型層１０ｄが形成される領域を除く領域にのみ形成される。
そして、ｎ＋型層１０ｄとｐ−型層１２とは、平面視において重ならない位置にそれぞれ形成される。
＜製造方法＞
次に、図５に例示される半導体装置の製造方法について説明する。
まず、第１実施形態に例示される場合と同様に、酸化膜１４、終端領域のｐ型層１３、セル領域のｐ−型層１２、電極１５、保護膜１６をそれぞれ形成する。
その後、半導体基板であるｎ−型層１０１が所望の厚みとなるまで裏面を研磨し、ｎ−型層１０１の裏面においてｎ型のバッファ層１８を形成する。そして、写真製版でｎ−型層１０１の表面におけるｐ−型層１２と重ならないようにパターンを形成する。
その後、イオン注入を行い、さらに熱処理（たとえば、ｌａｓｅｒ ａｎｎｅａｌなど）を行うことにより、ｎ＋型層１０ｄを形成する。また、ｐ型層１７ｄを形成する。
＜作用＞
上記の構成によれば、半導体装置の耐圧が安定し、リーク電流を小さくすることができる。
＜第６実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図６は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。なお、図６においては、特にセル領域における構造が概略的に例示される。
図６に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０ｅと、ｎ−型層１０１の表層において部分的に形成されるｐ−型層１２ｅと、電極１５と、ｎ−型層１０１の裏面において部分的に拡散されるｐ型層１７ｅとを備える。なお、ｐ型層１７ｅは、セル領域のｎ−型層１０１の裏面に拡散される。また、ｎ＋型層１０ｅとｐ型層１７ｅとは、平面視において互いに離間して形成される。
ここで、ｎ＋型層１０ｅとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｅとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｅとｎ＋型層１０ｅとは、平面視において重ならない位置にそれぞれ形成される。
＜製造方法＞
次に、図６に例示される半導体装置の製造方法について説明する。
まず、第１実施形態に例示される場合と同様に、セル領域のｐ−型層１２ｅ、電極１５をそれぞれ形成する。
その後、半導体基板であるｎ−型層１０１が所望の厚みとなるまで裏面を研磨し、写真製版でｎ−型層１０１の表面におけるｐ−型層１２ｅと重ならないようにパターンを形成する。
その後、イオン注入を行い、さらに熱処理（たとえば、ｌａｓｅｒ ａｎｎｅａｌなど）を行うことにより、ｎ＋型層１０ｅを形成する。また、ｐ型層１７ｅを形成する。
＜作用＞
上記の構成によれば、キャリア密度を小さくすることができるため、リカバリー動作時にセル領域内でバイポーラ動作することで、リンギング（発振）を抑えることができる。
図７は、リカバリー動作時の波形を例示する図である。図７において、左側の縦軸が電圧値［Ｖ］を示し、右側の縦軸が電流値［Ａ］を示し、横軸が時間［μｓ］を示す。
図７に例示されるように、バイポーラ動作をする場合（太線）の方が、バイポーラ動作をしない場合（細線）に比べて、リンギング（発振）が抑えられることが分かる。
＜第７実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図８は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。なお、図８においては、特にセル領域における構造が概略的に例示される。
図８に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成される複数のｎ＋型層１０ｆと、ｐ−型層１２ｅと、電極１５と、ｎ−型層１０１の裏面において部分的に形成されるｐ型層１７ｆとを備える。
ここで、ｎ＋型層１０ｆとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｆとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｆは、平面視においてｎ＋型層１０ｆに挟まれて配置される。
＜作用＞
上記の構成によれば、同じ導電型である層同士の間の距離を離すことができるため、耐圧を安定化させることができる。
＜第８実施形態＞
本実施形態に関する半導体装置について説明する。以下では、上記の実施形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略する。
＜構成＞
図９は、本実施形態に関する半導体装置を実現するための構成を概略的に例示する断面図である。なお、図９においては、特にセル領域における構造が概略的に例示される。
図９に例示されるように、ＰＩＮダイオードは、ｎ−型層１０１と、ｎ−型層１０１の裏面において部分的に形成されるｎ＋型層１０ｇと、ｐ−型層１２ｅと、電極１５と、ｎ−型層１０１の裏面において部分的に形成されるｐ型層１７ｇとを備える。
ここで、ｎ＋型層１０ｇとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｇとｐ−型層１２ｅとは、平面視において重ならない位置にそれぞれ形成される。また、ｐ型層１７ｇは、平面視においてｎ＋型層１０ｇに挟まれて配置される。また、ｎ−型層１０１の裏面からの形成深さは、ｐ型層１７ｇよりもｎ＋型層１０ｇが深い。
＜作用＞
上記の構成によれば、逆バイアス時の空乏層の伸びが阻止される。そのため、リーク電流の増加を抑えられることができる。
＜効果＞
以下に、上記の実施形態による効果を例示する。なお、以下では、上記の実施形態に例示された具体的な構成に基づく効果が記載されるが、同様の効果が生じる範囲で、本明細書に例示される他の具体的な構成と置き換えられてもよい。また、当該置き換えは、複数の実施形態に跨ってなされてもよい。すなわち、異なる実施形態において例示された各構成が組み合わされて、同様の効果が生じる場合であってもよい。
上記の実施形態によれば、半導体装置が、第１導電型（ｎ型）の半導体層に対応するｎ−型層１０１と、第１導電型の第１不純物層に対応するｎ＋型層１０と、第２導電型（ｐ型）の複数の第２不純物層に対応するｐ−型層１２、さらにはｐ型層１３とを備える。
ｎ＋型層１０は、ｎ−型層１０１の裏面において部分的に拡散され、かつ、ｎ−型層１０１の不純物濃度よりも高い不純物濃度である。ｐ−型層１２およびｐ型層１３は、ｎ−型層１０１の表面においてそれぞれ部分的に拡散される。
ｎ＋型層１０は、平面視において、ｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間であって、ｐ−型層１２およびｐ型層１３と重ならない位置に形成される。
また、ｎ−型層１０１の表面におけるｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間には、ｎ−型層１０１のみが存在する。
このような構成によれば、ｎ−型層１０１の表面におけるｐ−型層１２と、ｎ−型層１０１の裏面におけるｎ＋型層１０とが、平面視において重ならない位置に配置される。また、ｎ−型層１０１の表面におけるｐ型層１３と、ｎ−型層１０１の裏面におけるｎ＋型層１０とが、平面視において重ならない位置に配置される。よって、たとえば、ｎ＋型層１０とｐ−型層１２との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。そのため、電子線照射などを必要とせずに、リカバリー動作時にキャリアが部分的に集中することを抑制することができる。すなわち、低リカバリー損失仕様、すなわち、高順方向電圧（Ｖｆ）仕様の半導体装置を実現することができる。また、高速リカバリー動作（低ＥＲＥＣ）を実現することができる。
なお、これらの構成以外の本明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、上記の効果を生じさせることができる。しかし、本明細書に例示される他の構成のうちの少なくとも１つを上記の構成に適宜追加した場合、すなわち、上記の構成としては記載されなかった本明細書に例示される他の構成を上記の構成に追加した場合でも、同様に上記の効果を生じさせることができる。
また、上記の実施形態によれば、第２不純物層には、セル領域に部分的に拡散されるセル不純物層に対応するｐ−型層１２と、複数の終端不純物層に対応するｐ型層１３とが含まれる。
ｐ型層１３は、ｎ−型層１０１の表面において互いに離間して拡散され、かつ、セル領域を平面視において囲む終端領域においてそれぞれがｐ−型層１２を平面視において囲んで形成される。
このような構成によれば、終端領域におけるガードリング構造により、半導体装置の耐圧を向上させることができる。
また、上記の実施形態によれば、第１不純物層に対応するｎ＋型層１０ａが、セル領域のｎ−型層１０１の裏面においてのみ部分的に拡散される。
このような構成によれば、ｎ＋型層１０ａが形成されない終端領域においては、キャリアレベルが抑えられる。そのため、リカバリー動作時のＳＯＡ耐量を向上させることができる。
また、上記の実施形態によれば、半導体装置が、終端領域のｎ−型層１０１の裏面において部分的に拡散される、第２導電型の第３不純物層に対応するｐ型層１７を備える。
このような構成によれば、ｐ型層１７が形成される終端領域はトランジスタ構造となり、リカバリー動作時にバイポーラ動作することで、リンギング（発振）を抑えることができる。
また、上記の実施形態によれば、第３不純物層に対応するｐ型層１７ｅが、セル領域のｎ−型層１０１の裏面においても部分的に拡散される。
このような構成によれば、半導体装置の耐圧が安定し、リーク電流を小さくすることができる。
また、上記の実施形態によれば、ｐ型層１７が、平面視において、ｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間であって、ｐ−型層１２およびｐ型層１３と重ならない位置に形成される。
このような構成によれば、ｎ−型層１０１の表面におけるｐ−型層１２と、ｎ−型層１０１の裏面におけるｎ＋型層１０ｃとが、平面視において重ならない位置に配置される。また、ｎ−型層１０１の表面におけるｐ型層１３と、ｎ−型層１０１の裏面におけるｎ＋型層１０ｃとが、平面視において重ならない位置に配置される。よって、たとえば、ｎ＋型層１０ｃとｐ−型層１２との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。
また、上記の実施形態によれば、半導体装置が、ｎ−型層１０１の裏面において拡散される第１導電型（ｎ型）の第４不純物層に対応するバッファ層１８を備える。
バッファ層１８の不純物濃度は、第１不純物層に対応するｎ＋型層１０ｄの不純物濃度よりも低い。また、ｎ＋型層１０ｄは、バッファ層１８上に部分的に拡散される。また、第３不純物層に対応するｐ型層１７ｄは、バッファ層１８上に部分的に拡散される。
このような構成によれば、バッファ層１８を備えることにより、半導体装置の耐圧が安定する。よって、リーク電流を小さくすることができる。
また、上記の実施形態によれば、第１不純物層に対応するｎ＋型層１０ｅと第３不純物層に対応するｐ型層１７ｅとが、平面視において互いに離間して形成される。
このような構成によれば、キャリア密度を小さくすることができるため、リカバリー動作時にセル領域内でバイポーラ動作することで、リンギング（発振）を抑えることができる。また、高速リカバリー動作（低ＥＲＥＣ）を実現することができる。
また、上記の実施形態によれば、半導体装置が、複数の第１不純物層に対応するｎ＋型層１０ｆを備える。また、第３不純物層に対応するｐ型層１７ｆが、平面視においてｎ＋型層１０ｆに挟まれて形成される。
このような構成によれば、同じ導電型である層同士の間の距離を離すことができるため、耐圧を安定化させることができる。
また、上記の実施形態によれば、ｎ−型層１０１の裏面における第１不純物層に対応するｎ＋型層１０ｇの形成深さが、ｎ−型層１０１の裏面における第３不純物層に対応するｐ型層１７ｇの形成深さよりも深い。
このような構成によれば、逆バイアス時の空乏層の伸びが阻止される。そのため、リーク電流の増加を抑えられることができる。
また、上記の実施形態によれば、第１不純物層に対応するｎ＋型層１０ｂと第２不純物層との間の平面視における距離である層間距離は、ｎ−型層１０１の厚さ以下である。
このような構成によれば、層間距離がｎ−型層１０１の厚さ以下である範囲において、ｎ＋型層１０とｐ−型層１２との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。
また、上記の実施形態によれば、複数の層間距離には、他の層間距離と異なる層間距離が含まれる。
このような構成によれば、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離を制御することによって、伝導度変調のレベルを調整することができる。また、ｎ＋型層１０ｂとｐ−型層１２ｂとの間の距離が複数パターン混在した構成とすることで、複数の特性を有する素子が並列接合された場合と同じ効果が得られる。
また、上記の実施形態によれば、半導体装置が、第１導電型（ｎ型）の半導体層に対応するｎ−型層１０１と、第１導電型の第１不純物層に対応するｎ＋型層１０ｄと、第２導電型（ｐ型）の複数の第２不純物層に対応するｐ−型層１２、さらにはｐ型層１３と、第２導電型の第３不純物層に対応するｐ型層１７ｄと、第１導電型の第４不純物層に対応するバッファ層１８とを備える。
ｎ＋型層１０ｄは、ｎ−型層１０１の裏面において部分的に拡散され、かつ、ｎ−型層１０１の不純物濃度よりも高い不純物濃度である。ｐ−型層１２およびｐ型層１３は、ｎ−型層１０１の表面においてそれぞれ部分的に拡散される。
ｎ＋型層１０ｄは、平面視において、ｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間であって、ｐ−型層１２およびｐ型層１３と重ならない位置に形成される。
また、ｎ−型層１０１の表面におけるｐ−型層１２同士、ｐ型層１３同士、または、ｐ−型層１２とｐ型層１３との間には、ｎ−型層１０１のみが存在する。また、ｎ＋型層１０ｄが、セル領域のｎ−型層１０１の裏面においてのみ部分的に拡散される。
また、ｐ型層１７ｄは、ｎ−型層１０１の裏面において拡散される。また、バッファ層１８は、ｎ−型層１０１の裏面において拡散される。
また、バッファ層１８の不純物濃度は、ｎ＋型層１０ｄの不純物濃度よりも低い。また、ｎ＋型層１０ｄは、バッファ層１８上に部分的に拡散される。また、ｐ型層１７ｄは、バッファ層１８上に部分的に拡散される。
このような構成によれば、ｎ−型層１０１の表面におけるｐ−型層１２と、ｎ−型層１０１の裏面におけるｎ＋型層１０ｄとが、平面視において重ならない位置に配置される。また、ｎ−型層１０１の表面におけるｐ型層１３と、ｎ−型層１０１の裏面におけるｎ＋型層１０ｄとが、平面視において重ならない位置に配置される。よって、たとえば、ｎ＋型層１０ｄとｐ−型層１２との間の距離を調整して、伝導度変調のレベルの上昇を抑制することができる。また、バッファ層１８を備えることにより、半導体装置の耐圧が安定する。よって、リーク電流を小さくすることができる。
＜変形例＞
上記実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本明細書に記載されたものに限られることはない。よって、例示されていない無数の変形例が、本明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施形態における少なくとも１つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
また、矛盾が生じない限り、上記実施形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、各構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含む。また、各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。
また、本明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、上記実施形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
上記実施形態では、第１導電型がｎ型であり、第２導電型がｐ型であるとして説明されたが、逆に、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１００ ｎ＋型層、１２，１２ｂ，１２ｅ，１０２ ｐ−型層、１３，１７，１７ｄ，１７ｅ，１７ｆ，１７ｇ，１０３ ｐ型層、１４ 酸化膜、１５ 電極、１６ 保護膜、１８ バッファ層、１０１ ｎ−型層。

Claims (13)

  1. 第１導電型の半導体層（１０１）と、
    前記半導体層（１０１）の裏面において部分的に拡散され、かつ、前記半導体層（１０１）の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層（１０、１０ａから１０ｇ）と、
    前記半導体層（１０１）の表面において部分的に拡散される第２導電型の複数の第２不純物層（１２、１３）とを備え、
    前記第１不純物層（１０、１０ａから１０ｇ）は、平面視において、前記第２不純物層（１２、１３）同士の間であって、前記第２不純物層（１２、１３）と重ならない位置に形成され、
    前記半導体層（１０１）の表面における前記第２不純物層（１２、１３）同士の間には、前記半導体層（１０１）のみが存在する、
    半導体装置。
  2. 前記第２不純物層には、
    セル領域に部分的に拡散されるセル不純物層（１２）と、
    前記半導体層（１０１）の表面において互いに離間して拡散され、かつ、前記セル領域を平面視において囲む終端領域においてそれぞれが前記セル不純物層（１２）を平面視において囲んで形成される複数の終端不純物層（１３）とが含まれる、
    請求項１に記載の半導体装置。
  3. 前記第１不純物層（１０ａから１０ｇ）が、前記セル領域の前記半導体層（１０１）の裏面においてのみ部分的に拡散される、
    請求項２に記載の半導体装置。
  4. 前記終端領域の前記半導体層（１０１）の裏面において部分的に拡散される、第２導電型の第３不純物層（１７、１７ｄから１７ｇ）をさらに備える、
    請求項２または請求項３に記載の半導体装置。
  5. 前記第３不純物層（１７ｄから１７ｇ）が、前記セル領域の前記半導体層（１０１）の裏面においても部分的に拡散される、
    請求項４に記載の半導体装置。
  6. 前記第３不純物層（１７、１７ｅから１７ｇ）が、平面視において、前記第２不純物層（１２、１３）同士の間であって、前記第２不純物層（１２、１３）と重ならない位置に形成される、
    請求項４に記載の半導体装置。
  7. 前記半導体層（１０１）の裏面において拡散される第１導電型の第４不純物層（１８）をさらに備え、
    前記第４不純物層（１８）の不純物濃度は、前記第１不純物層（１０ｄ）の不純物濃度よりも低く、
    前記第１不純物層（１０ｄ）は、前記第４不純物層（１８）上に部分的に拡散され、
    前記第３不純物層（１７ｄ）は、前記第４不純物層（１８）上に部分的に拡散される、
    請求項５に記載の半導体装置。
  8. 前記第１不純物層（１０ｅ）と前記第３不純物層（１７ｅ）とが、平面視において互いに離間して形成される、
    請求項４に記載の半導体装置。
  9. 複数の前記第１不純物層（１０ｆ）を備え、
    前記第３不純物層（１７ｆ）が、平面視において前記第１不純物層（１０ｆ）に挟まれて形成される、
    請求項４に記載の半導体装置。
  10. 前記半導体層（１０１）の裏面における前記第１不純物層（１０ｇ）の形成深さが、前記半導体層（１０１）の裏面における前記第３不純物層（１７ｇ）の形成深さよりも深い、
    請求項４に記載の半導体装置。
  11. 前記第１不純物層（１０ｂ）と前記第２不純物層（１２、１３）との間の平面視における距離である層間距離は、前記半導体層（１０１）の厚さ以下である、
    請求項１または請求項２に記載の半導体装置。
  12. 複数の前記第１不純物層（１０ｂ）と、複数の前記第２不純物層（１２、１３）とを備え、
    複数の前記層間距離には、他の前記層間距離と異なる前記層間距離が含まれる、
    請求項１１に記載の半導体装置。
  13. 第１導電型の半導体層（１０１）と、
    前記半導体層（１０１）の裏面において部分的に拡散され、かつ、前記半導体層（１０１）の不純物濃度よりも高い不純物濃度である第１導電型の第１不純物層（１０ｄ）と、
    前記半導体層（１０１）の表面において部分的に拡散される第２導電型の複数の第２不純物層（１２、１３）とを備え、
    前記第１不純物層（１０ｄ）は、平面視において、前記第２不純物層（１２、１３）同士の間であって、前記第２不純物層（１２、１３）と重ならない位置に形成され、
    前記半導体層（１０１）の表面における前記第２不純物層（１２、１３）同士の間には、前記半導体層（１０１）のみが存在し、
    前記第１不純物層（１０ｄ）が、セル領域の前記半導体層（１０１）の裏面においてのみ部分的に拡散され、
    前記半導体層（１０１）の裏面において拡散される第２導電型の第３不純物層（１７ｄ）と、
    前記半導体層（１０１）の裏面において拡散される第１導電型の第４不純物層（１８）とをさらに備え、
    前記第４不純物層（１８）の不純物濃度は、前記第１不純物層（１０ｄ）の不純物濃度よりも低く、
    前記第１不純物層（１０ｄ）は、前記第４不純物層（１８）上に部分的に拡散され、
    前記第３不純物層（１７ｄ）は、前記第４不純物層（１８）上に部分的に拡散される、
    半導体装置。
JP2017541203A 2015-09-25 2015-09-25 半導体装置 Active JP6351863B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/077018 WO2017051464A1 (ja) 2015-09-25 2015-09-25 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017051464A1 JPWO2017051464A1 (ja) 2017-11-02
JP6351863B2 true JP6351863B2 (ja) 2018-07-04

Family

ID=58386345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017541203A Active JP6351863B2 (ja) 2015-09-25 2015-09-25 半導体装置

Country Status (5)

Country Link
US (1) US10546961B2 (ja)
JP (1) JP6351863B2 (ja)
CN (1) CN108028284B (ja)
DE (1) DE112015006951B4 (ja)
WO (1) WO2017051464A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149607A1 (ja) 2016-02-29 2017-09-08 三菱電機株式会社 半導体装置
CN112366231A (zh) * 2020-11-20 2021-02-12 济南新芯微电子有限公司 一种稳压二极管及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539360A (en) 1976-07-12 1978-01-27 Fuji System Drink flavor enhancing composition
JP2706072B2 (ja) * 1987-10-02 1998-01-28 株式会社豊田自動織機製作所 ｐｎ接合ダイオード
JP2797046B2 (ja) * 1992-07-08 1998-09-17 尚茂 玉蟲 プレーナ構造を有する静電誘導ダイオード
JP2851026B2 (ja) * 1993-10-05 1999-01-27 東洋電機製造株式会社 高速ダイオード
US5682044A (en) * 1995-01-31 1997-10-28 Takashige Tamamushi Reverse conducting thyristor with a planar-gate, buried-gate, or recessed-gate structure
JP4260402B2 (ja) * 2002-01-29 2009-04-30 新電元工業株式会社 二端子サイリスタ
JP2008244312A (ja) * 2007-03-28 2008-10-09 Sanyo Electric Co Ltd 半導体装置
JP5309360B2 (ja) 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP5175872B2 (ja) * 2010-01-21 2013-04-03 株式会社東芝 半導体整流装置
JP5321669B2 (ja) * 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
JP2014063980A (ja) * 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
KR101427948B1 (ko) 2012-12-18 2014-08-08 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
JP6118471B2 (ja) * 2013-12-23 2017-04-19 アーベーベー・テクノロジー・アーゲー 逆導通半導体素子
CN104051547B (zh) * 2014-06-18 2017-04-19 江苏润奥电子制造股份有限公司 一种高压快速软恢复二极管及其制备方法
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
DE112015006951B4 (de) 2022-09-08
CN108028284A (zh) 2018-05-11
JPWO2017051464A1 (ja) 2017-11-02
CN108028284B (zh) 2021-06-22
WO2017051464A1 (ja) 2017-03-30
DE112015006951T5 (de) 2018-06-14
US20180158963A1 (en) 2018-06-07
US10546961B2 (en) 2020-01-28

Similar Documents

Publication Publication Date Title
US10840238B2 (en) Semiconductor device
JP6728953B2 (ja) 半導体装置及びその製造方法
US20170018637A1 (en) Semiconductor device and manufacturing method of the same
US9793343B2 (en) Semiconductor device
JPWO2013030943A1 (ja) 半導体装置
JP5473397B2 (ja) 半導体装置およびその製造方法
US20190081030A1 (en) Semiconductor device
JP2012204411A (ja) 半導体装置
US10756200B2 (en) Silicon carbide semiconductor element and method of manufacturing silicon carbide semiconductor
CN105122458A (zh) 半导体装置及其制造方法
JP2018082007A (ja) 半導体装置の製造方法
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
JP5822032B2 (ja) 半導体装置の製造方法
US10121862B2 (en) Switching device and method of manufacturing the same
JP6150542B2 (ja) 半導体装置および半導体装置の製造方法
JP6351863B2 (ja) 半導体装置
JP2016162897A (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP2013105798A (ja) 半導体装置及びその製造方法
JP6935373B2 (ja) 半導体装置
JP7257912B2 (ja) 半導体装置
JP2013135078A (ja) ダイオード
JP2016063119A (ja) ダイオード
KR102335328B1 (ko) 반도체 소자의 제조 방법
JP2016201498A (ja) ダイオード
KR101667669B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180605

R150 Certificate of patent or registration of utility model

Ref document number: 6351863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250