CN104051547B - 一种高压快速软恢复二极管及其制备方法 - Google Patents

一种高压快速软恢复二极管及其制备方法 Download PDF

Info

Publication number
CN104051547B
CN104051547B CN201410274457.1A CN201410274457A CN104051547B CN 104051547 B CN104051547 B CN 104051547B CN 201410274457 A CN201410274457 A CN 201410274457A CN 104051547 B CN104051547 B CN 104051547B
Authority
CN
China
Prior art keywords
area
active
substrate layer
layer
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410274457.1A
Other languages
English (en)
Other versions
CN104051547A (zh
Inventor
王彩琳
张磊
李丹
杨晶
高占成
徐爱民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu yangjierunao Semiconductor Co.,Ltd.
Original Assignee
Jiangsu Run Austrian Electronic Manufacturing Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Run Austrian Electronic Manufacturing Ltd By Share Ltd filed Critical Jiangsu Run Austrian Electronic Manufacturing Ltd By Share Ltd
Priority to CN201410274457.1A priority Critical patent/CN104051547B/zh
Publication of CN104051547A publication Critical patent/CN104051547A/zh
Application granted granted Critical
Publication of CN104051547B publication Critical patent/CN104051547B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种高压快速软恢复二极管,包括有源区和终端区两部分;所述有源区的n衬底层上表面向上依次设置的p缓冲层、p+阳极层和阳极铝电极;以n衬底层下表面为底依次向下设置的有源n缓冲层和阴极铝电极,还包括设置在有源n缓冲层和阴极铝电极之间的一个有源p+调整区和两个宽度相等的n+阴极区,所述有源p+调整区设于两个n+阴极区之间。本发明终端部分上表面采用沟槽,选择性地除去p型场限环表面的高浓度区,可缓解pn结的弯曲,降低表面电场,有利于提高终端击穿电压,并获得较小的终端尺寸;终端部分下表面的p+调整区有利于缓解导通期间有源区与终端区交界处的电流集中,并提高反向恢复软度因子。

Description

一种高压快速软恢复二极管及其制备方法
技术领域
本发明涉及一种高压快速软恢复二极管的结构及其制备方法。
背景技术
高压快速软恢复二极管(FSRD)是一种在电路中用来续流的二极管,通常为方形芯片结构,与高压绝缘栅双极晶体管(IGBT)配套封装成模块。在实际应用中,要求FSRD具有高耐压、低损耗、快速的软恢复特性及高可靠性。
在高压FSRD芯片的开发过程中,存在的两个主要技术问题:一是综合特性的优化问题。由于受器件结构参数的制约,高阻断电压、低通态压降及快速的软恢复特性之间存在矛盾关系,很难获得优良的综合特性。通常可以实现高耐压、低通态压降,但无法保证快速的软恢复。为此,采用均匀的少子寿命控制技术,以改善高压FSRD的反向恢复特性,但这又会导致二极管的高温漏电流及其静态功耗显著增加。二是结终端问题。为了适用于模块封装,需采用场板、场限环等平面终端结构来形成方形芯片。但当阻断电压较高时,采用场限环终端会导致器件的终端区所占面积显著增加,大大降低了芯片有效面积利用率;并且平面终端受表面因素的影响较大,导致耐压不稳定。所以,上述这些问题都会使高压快速软恢复二极管的开发受到很大限制。
如图1所示,为现有的高压快速软恢复二极管结构剖面图。有源区采用p+n-nn+结构,在阳极p+区和n-区、阴极n+区和n-区之间分别增加了低浓度、较厚的p缓冲层和n缓冲层;终端区采用常规的场限环结构,背面阴极侧为n+区,其电子注入效率为1,以满足高耐压、低通态压降及快恢复特性的要求,但反向恢复软度和可靠性无法保证。
发明内容
本发明所要解决的技术问题是提供一种不仅使器件具有优良的综合特性及高可靠性,而且制造工艺简单,并同时适用于方形芯片和圆形芯片的高压快速软恢复二极管。
本发明解决上述技术问题的技术方案如下:一种高压快速软恢复二极管,包括共用n-衬底层的有源区和终端区;
所述有源区的n-衬底层上表面向上依次设置的p缓冲层、p+阳极层和阳极铝电极;以n-衬底层下表面为底依次向下设置的有源n缓冲层和阴极铝电极,还包括设置在有源n缓冲层和阴极铝电极之间的一个有源p+调整区和两个宽度相等的n+阴极区,所述有源p+调整区设于两个n+阴极区之间;
所述终端区的n-衬底层上表面的外侧设置有沟槽,所述沟槽远离有源区的一侧设有n+截止环,所述沟槽内和n+截止环表面设有钝化层;所述终端区的n-衬底层上表面的内侧设置有多个互相间隔的p型场限环;还包括在n-衬底层下表面向下依次设置的终端n缓冲层、终端p+调整区和阴极铝电极;所述终端p+调整区与有源区的n+阴极区相接触。
本发明的有益效果是:本发明FSRD的阳极由浅p+区形成,阴极由n+区和p+调整区形成,不仅可以有效地控制导通期间阳极的空穴注入效率及阴极的电子注入效率,同时还可以调整反向恢复期间阴极的空穴注入效率,有利于协调器件的正向导通特性和反向恢复特性。终端部分上表面采用沟槽,选择性地除去表面的p型场限环的高浓度区,可缓解pn结的弯曲,降低表面电场,有利于提高终端击穿电压,并获得较小的终端尺寸;终端部分下表面的p+调整区有利于控制导通期间有源区与终端区交界处的电流集中,并提高反向恢复软度因子。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述有源p+调整区的结深比两侧的n+阴极区深,宽度比两侧的n+阴极区的宽度窄。
进一步,所述n+阴极区深度小于10μm;有源区中的有源p+调整区深度为11~13μm,有源p+调整区宽度wsd与其两n+阴极区和有源p+调整区整体的宽度wd之比wsd/wd(简称调整比)为0.3~0.4。
进一步,所述终端区n-衬底层上表面设有五个p型场限环,每个p型场限环扩散窗口的宽度均为120μm;从有源区p缓冲层到各p型场限环到n+截止环,掩模宽度依次为78μm,83μm,88μm,93μm,123μm和100μm;p型场限环上面的沟槽深度为10~20μm,槽宽1165μm。
进一步,所述终端p+调整区深度为11~13μm,宽度与终端区尺寸相同。
本发明所要解决的另一技术问题是提供本发明解决上述技术问题的技术方案如下:一种该高压快速软恢复二极管的制备方法,具体包括以下步骤:
步骤1:选用原始高阻区熔硅单晶的硅片进行清洗,并适当减薄后,作为n-衬底层;
步骤2:在n-衬底层的上下表面同时生长掩蔽氧化层,光刻n-衬底层的上表面氧化层,形成磷扩散窗口,同时去除n-衬底层下表面的掩蔽氧化层;
步骤3:进行低温预沉积,使n-衬底层的上表面形成多个选择性n+区,使n-衬底层的下表面形成大面积的n+区;
步骤4:在n-衬底层的上表面生长掩蔽氧化层,通过光刻在n-衬底层的上表面多个选择性n+区之间形成铝扩散窗口;
步骤5:利用饱和铝源进行铝涂层,在n-衬底层的上表面形成p缓冲层和终端层的p型场限环;
步骤6:选择性蚀刻p型场限环和n+区上表面的高浓度区,形成上表面沟槽和n+截止环;
步骤7:在n-衬底层的上下表面同时生长掩蔽氧化层,通过光刻在上表面有源区内的p缓冲层表面及下表面的n缓冲层表面形成硼扩散窗口;然后,进行硼预沉积,上表面形成p+阳极区,下表面形成有源区和终端区的p+调整区;
步骤8:生长掩蔽氧化层,通过光刻在下表面形成磷扩散窗口,然后进行磷预沉积,高温推进形成n+阴极区;
步骤9:在上表面沟槽内填充钝化保护膜,之后进行光刻,形成终端区钝化膜;
步骤10:对经过步骤9处理后的芯片的上下表面分别蒸铝膜,在下表面溅射多层金属膜,反刻上表面铝膜,之后,进行合金化形成铝金属化阳极和铝、钛、镍和银四层金属化阴极;
步骤11:对完成金属化的芯片进行质子辐照,将低寿命区定位在p+p结处,实现局部的少子寿命控制;
步骤12:对上述芯片进行划片、测试和封装,完成高压快速软恢复二极管的制备。
所述步骤2、4、7和8中采用干氧-湿氧-干氧交替的方式生长掩蔽氧化层。
所述步骤9中利用高密度等离子体化学气相沉积(HDPCVD)在芯片上表面沟槽内填充半绝缘多晶硅和致密的氮化硅薄膜。
附图说明
图1为现有的高压快速软恢复二极管的剖面结构示意图;
图2为本发明所述的一种高压快速软恢复二极管的剖面结构图;
图3为本发明所述的高压快速软恢复二极管与现有的高压快速软恢复二极管在常温300K与高温400K下的正向导通特性曲线的比较图;
图4为本发明所述的高压快速软恢复二极管与现有高压快速软恢复二极管在常温300K与高温400K下的反向恢复特性曲线的比较图;
图5为现有的高压快速软恢复二极管在反向恢复期间的动态电场变化曲线图;
图6为本发明所述的高压快速软恢复二极管在反向恢复期间的动态电场变化曲线图;
图7为高压快速软恢复二极管在常温300K与高温420K下的体击穿特性及采用本发明终端结构与现有的场限环终端结构时的终端击穿特性曲线比较图;
图8为高压快速软恢复二极管在常温下体内有源区的反向恢复特性及采用本发明终端结构与现有的场限环终端结构时的反向恢复特性曲线比较图;
图9为本发明另一实施例所述的一种高压快速软恢复二极管的剖面结构图。
附图中,各标号所代表的部件列表如下:
1、有源区,2、终端区,10、n-衬底层,20、阴极铝电极,11、p缓冲层,12、p+阳极层,13、阳极铝电极,14、有源n缓冲层,15、有源p+调整区,16、n+阴极区,21、p型场限环,22、沟槽,23、n+截止环,24、钝化层,25、终端n缓冲层,26、终端p+调整区。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
如图2所示,为本发明所述的一种高压快速软恢复二极管,包括共用n-衬底层10的有源区1和终端区2;
所述有源区1的n-衬底层10上表面向上依次设置的p缓冲层11、p+阳极层12和阳极铝电极13;以n-衬底层10下表面为底依次向下设置的有源n缓冲层14和阴极铝电极20,还包括设置在有源n缓冲层14和阴极铝电极20之间的一个有源p+调整区15和两个宽度相等的n+阴极区16,所述有源p+调整区15设于两个n+阴极区16之间;
所述终端区2的n-衬底层10上表面的外侧设置有沟槽22,所述沟槽22远离有源区1的一侧设有n+截止环23,所述沟槽22内和n+截止环23表面设有钝化层24;所述终端区2的n-衬底层10上表面的内侧设置有多个互相间隔的p型场限环21;还包括在n-衬底层10下表面向下依次设置的终端n缓冲层25、终端p+调整区26和阴极铝电极20;所述终端p+调整区26与有源区1的n+阴极区16相接触。
所述有源区1中的有源p+调整区15的结深比两侧的n+阴极区16深,宽度比两侧的n+阴极区16的宽度窄。
所述n+阴极区16深度小于10μm;有源区1中的有源p+调整区15深度为11~13μm,有源p+调整区15宽度wsd与其两n+阴极区16和有源p+调整区15整体的宽度wd之比wsd/wd(简称调整比)为0.3~0.4。
所述终端区2中n-衬底层10上表面设有五个p型场限环21,每个p型场限环21扩散窗口的宽度均为120μm;从有源区p缓冲层11到各p型场限环21到n+截止环23,掩模宽度依次为78μm,83μm,88μm,93μm,123μm和100μm;p型场限环21上面的沟槽22深度为10μm~20μm,槽宽1165μm。
所述终端p+调整区26深度为11~13μm,宽度与终端区尺寸相同。
本发明所述二极管有源区采用p+pn-nn+(p+)结构,除了在阳极p+区和n-区、阴极n+区和n-区之间增加了低浓度、较厚的p缓冲层和n缓冲层外,还在阴极侧增加了一个p+调制区,可以将有源区阴极侧的电子注入效率控制在0.7~0.8,以改善反向恢复末期载流子的复合速度,提高反向恢复的软度。终端区上表面采用一种沟槽场限环的复合结构,下表面阴极侧采用p+调制区替代传统的n+区,将终端区阴极侧的电子注入效率降至零,以改善其反向恢复特性及可靠性。
本发明FSRD的工作原理是:
当FSRD两端加上反向电压(即UAK<0)时,pn结反偏来承担反向阻断电压。由于p+调制区离n-n结较远,因此对反向阻断电压无影响。当FSRD器件两端加上正向电压(即UAK>0.6)时,FSRD由断态转为导通状态,可以通过很大的电流,同时器件两端的压降很低。由于阴极侧增加了p+调整区,电子注入效率下降为0.7~0.8,使导通压降会有微小的增加。同时,终端区背面的p+调整区使得电子注入效率降为零,从而避免了有源区与终端区交界处的电流集中;当UAK由正向转为反向时,电子从阴极侧抽取,空穴从阳极侧抽取,FSRD进入反向恢复期。随J2结的不断恢复,由阴极侧的p+调整区和n缓冲层、n-区及p基区、p+阳极形成了一个寄生的宽基区pnp晶体管,因其发射结(即p+n结)正偏,于是发射结向n缓冲层和n-区注入空穴,使其反向恢复后期的载流子浓度增加,故本发明的FSRD具有较软的反向恢复特性。
本发明FSRD的特性评价是:
为了评价FSRD的特性,以3.3kV为例,根据图2建立了新结构模型,利用ISE软件对FSRD的正向导通特性、反向阻断特性及反向恢复特性分别进行了仿真,并与具有相同结构参数现有的FSRD特性进行了比较。
1)正向导通特性
如图3所示,是本发明高压快速软恢复二极管与现有高压快速软恢复二极管在常温300K与高温400K下的正向导通特性曲线。可见,本发明的高压快速软恢复二极管的零温度系数所对应的电流明显低于现有的FSRD,因而其通态压降具有更大的正温度系数。
2)反向恢复特性
如图4所示,是本发明高压快速软恢复二极管与现有的高压快速软恢复二极管在常温300K、高温400K及相同条件(Vd=1.8kV,Ic=100A/cm2,L=1.2μH)下的反向恢复特性曲线。可见,在300K下两者结构的反向峰值电流接近,但在400K下本发明结构的反向峰值电流稍微增加,对应的阳极尖峰电压也稍有增加,且随温度的升高软度也有所下降。相比较而言,本发明高压FSRD在常温和高温下的阳极电流与电压振荡明显较小。
3)动态雪崩电场分布
如图5、6所示,是本发明高压快速软恢复二极管与现有高压快速软恢复二极管在过电应力作用下(Vd=2.5kV,Ic=100A/cm2,L=1.2μH,T=300K)反向恢复期间的动态电场变化。可见,在反向恢复过程中,随着反向电压逐渐增加,达到反向峰值电压(URM)后又逐渐减小到外加反向电压(UR),对应的nn+结处的电场强度也由小逐渐增大,达到峰值后又逐渐降低。相比较而言,在URM下,图5所示的现有高压快速软恢复二极管nn+结处的电场强度峰值约为1.3×105V/cm,而图6所示的本发明高压快速软恢复二极管nn+结处的电场强度峰值约为6.0×104V/cm。这说明本发明高压FSRD在过电应力下具有较强的抗动态雪崩能力,而现有的高压快速软恢复二极管更容易发生动态雪崩。
4)击穿特性对比
如图7所示,是高压快速软恢复二极管在常温300K与高温420K下的体击穿特性及采用本发明终端结构与现有场限环终端结构时的终端击穿特性曲线比较。可见,高压快速软恢复二极管的体击穿电压约为3900V时,当采用普通的五个场限环终端结构,FSRD的终端击穿电压约为3650V,可达到体击穿电压的93.5%,所需终端尺寸为1.69mm;而采用本发明终端结构的FSRD终端击穿电压约为3800V,可达到体击穿电压的97.4%,比现有场限环终端提高了约4.1%,所需终端尺寸仅为1.39mm,比现有场限环终端缩小了约17.8%。并且本发明的终端结构在高温下的漏电流更低。说明本发明终端结构可以在终端耐压效率与终端尺寸之间获得良好的折衷。
如图8所示,是高压快速软恢复二极管在常温下体内有源区的反向恢复特性及采用本发明终端结构与现有的场限环终端结构时的反向恢复特性曲线。可见,两种终端结构的反向峰值电流基本相同,并且均比体内有源区的稍大,但本发明终端结构的反向恢复特性曲线明显比较软。
本发明的FSRD的终端结构,当阻断电压等级提高后,仍然可以在阻断电压、终端尺寸及制作工艺之间获得很好的折衷。若FSRD的阻断电压较低(≥3.3kV)时,p型场限环的结深较浅,终端区表面的沟槽也较浅,可以选择图2所示的结构;当阻断电压较高(≥4.5kV)时,p型场限环的结深较深,终端区表面的沟槽也较深,p型场限环有可能连通,如图9所示,仍然可以保证耐压。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的技术和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种高压快速软恢复二极管,其特征在于,包括共用n-衬底层的有源区和终端区;
所述有源区的n-衬底层上表面向上依次设置的p缓冲层、p+阳极层和阳极铝电极;以n-衬底层下表面为底依次向下设置的有源n缓冲层和阴极铝电极,还包括设置在有源n缓冲层和阴极铝电极之间的一个有源p+调整区和两个宽度相等的n+阴极区,所述有源p+调整区设于两个n+阴极区之间;
所述终端区的n-衬底层上表面的外侧设置有沟槽,所述沟槽远离有源区的一侧设有n+截止环,所述沟槽内和n+截止环表面设有钝化层;所述终端区的n-衬底层上表面的内侧设置有多个互相间隔的p型场限环,且靠近有源区的两个所述p型场限环不连通或连通,其余所述p型场限环不连通;还包括在n-衬底层下表面向下依次设置的终端n缓冲层、终端p+调整区和阴极铝电极;所述终端p+调整区与有源区的n+阴极区相接触;
所述n+阴极区深度小于10μm;有源区中的有源p+调整区深度为11~13μm,有源p+调整区宽度wsd与其两n+阴极区和有源p+调整区整体的宽度wd之比wsd/wd为0.3~0.4。
2.根据权利要求1所述的一种高压快速软恢复二极管,其特征在于,所述终端区n-衬底层上表面设有五个p型场限环,每个p型场限环扩散窗口的宽度均为120μm;从有源区p缓冲层到各p型场限环到n+截止环,掩模宽度依次为78μm,83μm,88μm,93μm,123μm和100μm;p型场限环上面的沟槽深度为10~20μm,槽宽1165μm。
3.根据权利要求1所述的一种高压快速软恢复二极管,其特征在于,所述终端p+调整区深度为11~13μm,宽度与终端区尺寸相同。
4.一种高压快速软恢复二极管的制备方法,其特征在于,制备上述权利要求1至3任一项所述的一种高压快速软恢复二极管,具体包括以下步骤:
步骤1:选用原始高阻区熔硅单晶的硅片进行清洗,并适当减薄后,作为n-衬底层;
步骤2:在n-衬底层的上下表面同时生长掩蔽氧化层,光刻终端区n-衬底层的上表面掩蔽氧化层,形成磷扩散窗口,同时去除n-衬底层下表面的掩蔽氧化层;
步骤3:进行低温预沉积,使终端区n-衬底层的上表面形成多个选择性n+区,使n-衬底层的下表面形成n缓冲层;
步骤4:在n-衬底层的上表面生长掩蔽氧化层,通过光刻在整个有源区n-衬底层的上表面形成铝扩散窗口和在终端区n-衬底层的上表面多个选择性n+区之间形成铝扩散窗口;
步骤5:利用饱和铝源进行铝涂层,在有源区n-衬底层的上表面形成p缓冲层和在终端区n-衬底层的上表面的多个选择性n+区之间形成p型场限环;
步骤6:选择性蚀刻掉p型场限环上表面的高浓度区和多个选择性n+区,形成上表面沟槽和n+截止环;
步骤7:在n-衬底层的上下表面同时生长掩蔽氧化层,通过光刻在上表面有源区内的p缓冲层表面及下表面的n缓冲层表面形成硼扩散窗口;然后,进行硼预沉积,上表面形成p+阳极区,下表面形成有源区和终端区的p+调整区;
步骤8:生长掩蔽氧化层,通过光刻在下表面形成磷扩散窗口,然后进行磷预沉积,高温推进形成n+阴极区;
步骤9:在上表面沟槽内填充钝化保护膜,之后进行光刻,形成终端区钝化膜;
步骤10:对经过步骤9处理后的芯片的上下表面分别蒸铝膜,在下表面溅射多层金属膜,反刻上表面铝膜,之后,进行合金化形成铝金属化阳极和铝、钛、镍和银四层金属化阴极;
步骤11:对完成金属化的芯片进行质子辐照,将低寿命区定位在p+p结处,实现局部的少子寿命控制;
步骤12:对上述芯片进行划片、测试和封装,完成高压快速软恢复二极管的制备。
CN201410274457.1A 2014-06-18 2014-06-18 一种高压快速软恢复二极管及其制备方法 Active CN104051547B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410274457.1A CN104051547B (zh) 2014-06-18 2014-06-18 一种高压快速软恢复二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410274457.1A CN104051547B (zh) 2014-06-18 2014-06-18 一种高压快速软恢复二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN104051547A CN104051547A (zh) 2014-09-17
CN104051547B true CN104051547B (zh) 2017-04-19

Family

ID=51504162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410274457.1A Active CN104051547B (zh) 2014-06-18 2014-06-18 一种高压快速软恢复二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN104051547B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795450B (zh) * 2015-03-19 2018-07-06 北京时代民芯科技有限公司 一种新型高电流密度快恢复二极管结构及其制作方法
US10546961B2 (en) * 2015-09-25 2020-01-28 Mitsubishi Electric Corporation Semiconductor device with non-overlapping impurity layers
CN106601826B (zh) * 2015-10-16 2024-03-15 国网智能电网研究院 一种快恢复二极管及其制作方法
CN106252390A (zh) * 2016-09-19 2016-12-21 西安理工大学 一种沟槽‑场限环复合终端结构及其制备方法
CN106816463B (zh) * 2017-01-16 2023-02-03 全球能源互联网研究院有限公司 一种终端结构、半导体器件及其制备方法
CN107275387A (zh) * 2017-06-26 2017-10-20 电子科技大学 一种功率半导体器件终端结构及其制备方法
TWI635611B (zh) * 2017-09-25 2018-09-11 新唐科技股份有限公司 高壓半導體元件
CN108110040A (zh) * 2017-11-02 2018-06-01 全球能源互联网研究院有限公司 功率半导体器件及其制造方法
CN109390389A (zh) * 2018-09-17 2019-02-26 西安理工大学 具有双侧调整区的高压快速软恢复二极管及其制备方法
CN109411530A (zh) * 2018-11-30 2019-03-01 中国振华集团永光电子有限公司(国营第八七三厂) 一种电力电子半导体芯片终端结构及其制造方法
CN109742160B (zh) * 2019-03-13 2023-03-28 捷捷半导体有限公司 浅沟槽高压gpp芯片及其制备方法
CN110164980A (zh) * 2019-05-24 2019-08-23 湖北台基半导体股份有限公司 一种高压快软恢复二极管
CN111211175A (zh) * 2020-03-23 2020-05-29 上海道之科技有限公司 一种快恢复二极管器件结构及其制作方法
CN111628007B (zh) * 2020-04-29 2023-09-05 株洲中车时代半导体有限公司 功率二极管及其制造方法
CN112635564A (zh) * 2020-12-18 2021-04-09 西安电子科技大学 一种基于柔性衬底的soi基ldmos器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819260A (zh) * 2005-01-28 2006-08-16 三菱电机株式会社 半导体装置
CN103208531A (zh) * 2013-04-07 2013-07-17 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409503B2 (ja) * 1995-05-22 2003-05-26 株式会社日立製作所 ダイオード及びダイオードの駆動方法並びに半導体回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819260A (zh) * 2005-01-28 2006-08-16 三菱电机株式会社 半导体装置
CN103208531A (zh) * 2013-04-07 2013-07-17 株洲南车时代电气股份有限公司 一种快恢复二极管frd芯片及其制作方法
CN103746002A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种台阶形沟槽-场限环复合终端结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
4.5KV快软恢复二极管的特性优化与工艺设计;李佳斌;《万方学位论文》;20121031;第9页最后1段-第14页第1段、第25页第2段-第28页最后1段,附图2-7 *

Also Published As

Publication number Publication date
CN104051547A (zh) 2014-09-17

Similar Documents

Publication Publication Date Title
CN104051547B (zh) 一种高压快速软恢复二极管及其制备方法
CN109698230A (zh) 具有dV/dt可控性的IGBT
CN103515383B (zh) 集成功率半导体器件、其制造方法和斩波电路
CN104303285B (zh) 半导体装置以及半导体装置的制造方法
CN104425569B (zh) 半导体器件、结型场效应晶体管和垂直场效应晶体管
CN104393034B (zh) 一种mos栅控晶闸管的制造方法
CN107195678B (zh) 一种载流子存储增强的超结igbt
CN100464428C (zh) 一种注入效率可控的门极换流晶闸管
CN102270640B (zh) 大电流整晶圆全压接平板式封装的igbt及其制造方法
CN105789289B (zh) 一种双向igbt器件及其制造方法
CN106601789B (zh) 一种氮化镓基肖特基势垒整流器
CN111446293A (zh) 一种增强体二极管的碳化硅功率mosfet器件
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
CN110085681A (zh) 一种氧化镓基异质pn结二极管及其制备方法
CN107026209A (zh) 基于氧化镓的结势垒肖特基二极管及其制备方法
JPS5951743B2 (ja) 半導体集積装置
CN115579399A (zh) 一种碳化硅mosfet元胞版图结构
CN102044543B (zh) 一种单片集成igbt和frd的半导体器件
CN109390389A (zh) 具有双侧调整区的高压快速软恢复二极管及其制备方法
JP2010258327A (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
Alexandrov et al. Demonstration of high voltage (600–1300 V), high current (10–140 A), fast recovery 4H-SiC pin/Schottky (MPS) barrier diodes
CN203179900U (zh) 一种快恢复二极管frd芯片
CN104681434B (zh) 一种fs‑igbt的制备方法
CN201430143Y (zh) 反向阻断二极晶闸管
CN108695396A (zh) 一种二极管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 225006 entrepreneurship Road, Guangling Industrial Park, Yangzhou, Jiangsu

Applicant after: Jiangsu run Austrian electronic manufacturing Limited by Share Ltd

Address before: 225006 Jiangsu city of Yangzhou province Guangling Industrial Park Science Park building B2

Applicant before: Runao Electronics (Yangzhou) Co.,Ltd.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A high voltage fast soft recovery diode and its preparation method

Effective date of registration: 20200729

Granted publication date: 20170419

Pledgee: Bank of China Limited Yangzhou Development Zone Branch

Pledgor: JIANGSU RUNAU ELECTRONICS MANUFACTURING Co.,Ltd.

Registration number: Y2020980004507

PE01 Entry into force of the registration of the contract for pledge of patent right
CP03 Change of name, title or address

Address after: 225000 Guangling Industrial Park Pioneering Road, Yangzhou City, Jiangsu Province

Patentee after: Jiangsu yangjierunao Semiconductor Co.,Ltd.

Address before: 225006 entrepreneurship Road, Guangling Industrial Park, Yangzhou, Jiangsu

Patentee before: JIANGSU RUNAU ELECTRONICS MANUFACTURING Co.,Ltd.

CP03 Change of name, title or address
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20220525

Granted publication date: 20170419

Pledgee: Bank of China Limited Yangzhou Development Zone Branch

Pledgor: JIANGSU RUNAU ELECTRONICS MANUFACTURING CO.,LTD.

Registration number: Y2020980004507

PC01 Cancellation of the registration of the contract for pledge of patent right