CN107026209A - 基于氧化镓的结势垒肖特基二极管及其制备方法 - Google Patents
基于氧化镓的结势垒肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN107026209A CN107026209A CN201710264497.1A CN201710264497A CN107026209A CN 107026209 A CN107026209 A CN 107026209A CN 201710264497 A CN201710264497 A CN 201710264497A CN 107026209 A CN107026209 A CN 107026209A
- Authority
- CN
- China
- Prior art keywords
- layer
- drift layer
- gallium oxide
- contact electrode
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 229910001195 gallium oxide Inorganic materials 0.000 title claims abstract description 83
- 230000004888 barrier function Effects 0.000 title claims abstract description 43
- 238000002360 preparation method Methods 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 150000002500 ions Chemical class 0.000 claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 32
- 230000012010 growth Effects 0.000 claims description 28
- 238000000137 annealing Methods 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000005036 potential barrier Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 3
- -1 Substrate (100) Chemical compound 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 24
- 238000005516 engineering process Methods 0.000 abstract description 17
- 239000010931 gold Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种基于氧化镓的结势垒肖特基二极管及其制备方法，包括：衬底，由氧化镓材料制备；上漂移层，形成于衬底的上侧，由氧化镓材料制备；n型掺杂区，存在于上漂移层和下漂移层中；p‑n结势垒，形成于上漂移层中，包含n型掺杂区和p+离子掺杂区；下漂移层，形成于衬底的下侧，由氧化镓材料制备；肖特基接触电极，与上漂移层上表面的一部分相接触；氧化层，形成于上漂移层上表面，部分与肖特基接触电极的外侧相切；以及金属欧姆接触电极，与下漂移层下表面接触。通过在结势垒肖特基二极管上采用氧化镓材料，其较大的禁带宽度和较高的击穿场强适合用作大功率半导体器件，且制备工艺简单，成本较低，实现与现有半导体工艺的接驳。
Description
技术领域
本发明属于半导体器件领域，尤其是涉及一种基于氧化镓的结势垒肖特基二极管及其制备方法。
背景技术
电力电子器件发展至今已有60多年的历史，新型功率器件以及相关半导体材料的研究，是推动技术不断进步的原动力。随着信息技术及电子电力系统的不断发展，市场对宽禁带半导体的需求越来越大，对于第一代半导体材料Si，Ge，第二代半导体材料GaAs，InP，以及第三代半导体材料SiC，GaN的不断普及与发展，在新能源、智能电网、电动汽车、高速列车、以及航空航天等领域都起到了关键作用。作为一种理想的功率半导体器件，要求其具有理想的静态和动态特性：在阻断状态下，能承受高电压；在导通状态，具有高的电流密度和低的导通压降；在开关状态和转换时，开关时间短，具有低的开关损耗，并具有全控功能。
目前应用最广泛的半导体硅材料，具有很多优点，包括其单质/氧化物界面容易获得，掺杂和扩散工艺较为成熟以及地球储量大、原料成本较低等，但是由于硅本身的电子和空穴迁移速度的限制，其在大功率半导体器件的应用受到局限；而作为第三代半导体代表的氮化镓材料，因其具有较宽的禁带宽度，较高的热导率，因此具有击穿电压高、工作承受的温度高以及抗辐射能力强等优点，是比较理想的大功率半导体材料，然而其制备工艺复杂，制备成本较高，难以实现量产。
因此对于目前大功率半导体器件的研究来说，需解决如下技术问题：在强电压、大电流的工作模式下，如何寻找到一种具有良好的开关频率特性的材料，其制备工艺简单、成本较低、可以与现有的半导体工艺接驳。
发明内容
(一)要解决的技术问题
本发明提供了一种基于氧化镓的结势垒肖特基二极管及其制备方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本发明的一个方面，提供了一种基于氧化镓的结势垒肖特基二极管，包括：衬底100，由氧化镓材料制备；上漂移层201，形成于衬底的上侧，由氧化镓材料制备；n型掺杂区211，经由上漂移层201的氧化镓材料进行n型离子轻掺杂后获得；p-n结势垒210，形成于上漂移层201中，包含n型掺杂区211和p+离子掺杂区212，该p+离子掺杂区212是将p+离子注入所述n型掺杂区211而得到的；下漂移层202，形成于衬底的下侧，由氧化镓材料制备；n型掺杂区221，经由下漂移层202的氧化镓材料进行n型离子重掺杂后获得；肖特基接触电极300，与上漂移层201上表面的一部分相接触；氧化层500，形成于上漂移层201上表面，部分与肖特基接触电极300的外侧相切；以及金属欧姆接触电极400，与下漂移层202下表面接触。
在本发明的一实施例中，衬底100的材料为n型离子重掺杂的氧化镓材料，其掺杂浓度不小于1×1018/cm；n型掺杂区211的掺杂浓度介于1×1016/cm3～1×1017/cm3之间；p+离子掺杂区212的p+离子掺杂浓度介于1×1018/cm3～1×1020/cm3之间；n型掺杂区221的掺杂浓度不小于1×1018/cm3。
在本发明的一实施例中，肖特基接触电极300包括：肖特基接触金属层301，与上漂移层201接触；粘附层302，形成于肖特基接触金属层301之上；以及阳极金属触点层303，形成于粘附层302之上。
在本发明的一实施例中，肖特基接触金属层301选用Pt；和/或粘附层302选用Ti；和/或阳极金属触点层303选用Au。
在本发明的一实施例中，金属欧姆接触电极400包括：欧姆接触电极401，与下漂移层202接触；以及背侧金属触点层402，与欧姆接触电极401接触。
在本发明的一实施例中，欧姆接触电极401选用Ti；和/或背侧金属触点层402选用Au。
在本发明的一实施例中，上漂移层201和下漂移层202的厚度均介于5μm～10μm之间；氧化层500选用禁带宽度大于氧化镓的材料；其厚度介于200nm～400nm之间。
根据本发明的另一个方面，提供了一种基于氧化镓的结势垒肖特基二极管的制备方法，包括：在氧化镓衬底100的上侧外延生长氧化镓薄膜，形成上漂移层201，下侧外延生长氧化镓薄膜，形成下漂移层202；生长过程中利用高温扩散或调控氧空位的方式制作n型掺杂区211和n型掺杂区221；在上漂移层201中制作p-n结势垒210；制作金属欧姆接触电极400；以及沉积氧化层500，制作肖特基接触电极300。
在本发明的一实施例中，高温扩散的掺杂工艺选用Si或Sn元素；在上漂移层201中制作p-n结势垒210包括：对上漂移层201进行光刻处理，得到p+离子注入区域；在p+离子注入区域内进行p+离子注入，得到p+离子掺杂区212，注入完成后进行快速热退火处理，p-n结势垒制作完成；制作金属欧姆接触电极400包括：将上漂移层201放置于底部，保护好底部，在下漂移层202的上面依次生长欧姆接触电极401和背侧金属触点层402，进行快速退火处理，完成金属欧姆接触电极400的制备；沉积氧化层500，制作肖特基接触电极300包括：在上漂移层200上方生长氧化层500，然后刻蚀出电极形状，在所述电极形状区域依次生长肖特基接触金属层301、粘附层302和阳极金属触点层303，完成肖特基接触电极300的制备。
在本发明的一实施例中，注入完成后进行快速热退火处理的工艺为：退火温度为1000℃，退火时间为1min；依次生长欧姆接触电极401和背侧金属触点层402，进行快速退火处理的工艺为：退火温度为470℃，退火时间为1min。
在本发明的一实施例中，在氧化镓衬底100的上侧外延生长氧化镓薄膜与下侧外延生长氧化镓薄膜的方法选用MBE或者CVD；制作金属欧姆接触电极400；以及沉积氧化层500，制作肖特基接触电极300的方法选用ALD和PVD。
(三)有益效果
从上述技术方案可以看出，本发明提供的基于氧化镓的结势垒肖特基二极管及其制备方法，具有以下有益效果：通过在结势垒肖特基二极管上采用氧化镓材料，因其具有高达4.8eV的禁带宽度与较大的击穿场强，在强电压、大电流的工作模式下，既保留了肖特基二极管高的开关频率特性，又提高了二极管的击穿场强，且可以在目前已经成熟的半导体工艺基础上进行改进制备，成本较低，实现与现有半导体工艺的接驳。
附图说明
图1A和图1B分别为根据本发明实施例基于氧化镓的结势垒肖特基二极管的垂直剖面结构与立体结构示意图。
图2为根据本发明实施例基于氧化镓的结势垒肖特基二极管去除顶电极后的俯视图。
图3为根据本发明实施例基于氧化镓的结势垒肖特基二极管的制备方法流程图。
图4为实施图3所示基于氧化镓的结势垒肖特基二极管的制备方法流程各步骤对应的垂直剖面结构示意图。
【符号说明】
100-衬底；
201-上漂移层；
210-p-n结势垒；
211-n型掺杂区； 212-p+离子掺杂区；
202-下漂移层；
221-n型掺杂区；
300-肖特基接触电极；
301-肖特基接触金属层； 302-粘附层；
303-阳极金属触点层；
400-金属欧姆接触电极；
401-欧姆接触电极； 402-背侧金属触点层；
500-氧化层。
具体实施方式
肖特基二极管已经在市场上有了很广泛的应用，由于其主要依赖多数载流子的传导，没有扩散电容，工作时拥有较低的有效开启电压，故具有较低的开态损失、很高的开关速度，也不会在截断时出现真正的反向恢复，更不会在导通时出现正向电压过冲；但是其过高的漏电流会给应用带来不便。
结势垒肖特基二极管是结合了肖特基结与p-n结的一种复合结构，主要是通过p-n结来屏蔽高电场，使整个器件既具有肖特基二极管的开关特性，又具有类似于PIN二极管的截止状态特性。结势垒肖特基二极管的功率损失主要来源于截止过程中反向恢复电荷的扩散，相较现有的Si肖特基二极管来说，具有大于其几倍以上的功率密度，并且耐压性也获得大幅度提升。
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步详细说明。
本发明提出的基于氧化镓的结势垒肖特基二极管及其制备方法，通过在结势垒肖特基二极管上采用氧化镓材料，因其具有高达4.8eV的禁带宽度与较大的击穿场强，在强电压、大电流的工作模式下，既保留了肖特基二极管高的开关频率特性，又提高了二极管的击穿场强，且可以在目前已经成熟的半导体工艺基础上进行改进制备，成本较低，实现与现有半导体工艺的接驳。
本发明的一个示意性实施例提供了一种基于氧化镓的结势垒肖特基二极管。图1A和图1B分别为根据本发明实施例基于氧化镓的结势垒肖特基二极管的垂直剖面结构与立体结构示意图。图2为根据本发明实施例基于氧化镓的结势垒肖特基二极管去除顶电极后的俯视图。
如图1A、图1B和图2所示，基于氧化镓的结势垒肖特基二极管包括：
衬底100；
形成于衬底上方的上漂移层201和形成于衬底下方的下漂移层202；上漂移层201中包含若干个由n型掺杂区211和p+离子掺杂区212形成的p-n结势垒210；下漂移层202包含n型掺杂区221；
肖特基接触电极300，与上漂移层201上表面的一部分相接触；
氧化层500，形成于上漂移层201上表面，部分与肖特基接触电极300的外侧相切；以及
金属欧姆接触电极400，与下漂移层202下表面相接触；
其中，肖特基接触电极300包括：肖特基接触金属层301，与上漂移层201接触；粘附层302，形成于肖特基接触金属层301之上；以及阳极金属触点层303，形成于粘附层302之上；
金属欧姆接触电极400包括：欧姆接触电极401，与下漂移层202接触；以及背侧金属触点层402，与欧姆接触电极401接触。
下面对本实施例基于氧化镓的结势垒肖特基二极管的各组成部分进行详细介绍。
本实施例中，衬底100选用经过n型离子重掺杂的单晶氧化镓材料，其掺杂浓度不小于1×1018/cm3；
本实施例中上漂移层201与下漂移层202选用氧化镓材料制备，通过CVD的方法分别外延生长于衬底100的上下侧，形成氧化镓薄膜；
本实施例中上漂移层201和下漂移层202的厚度均介于5μm～10μm之间，上漂移层201的氧化镓薄膜进行n型离子轻掺杂后获得的n型掺杂区211，其掺杂浓度约为1×1016/cm3～1×1017/cm3；下漂移层202的氧化镓薄膜进行n型离子重掺杂后获得的n型掺杂区221，其掺杂浓度不小于1×1018/cm3；
本实施例中若干个由n型掺杂区211和p+离子掺杂区212形成的p-n结势垒210位于上漂移层201内，其中p+离子掺杂区212是将p+离子注入经过n型离子轻掺杂后获得的n型掺杂区211而得到的；p+离子掺杂区212的形状如图2所示，呈现环形和若干圆圈组合的图案，其中若干圆圈形成正六边形，本实施例中p+离子掺杂的浓度介于1×1018/cm3～1×1020/cm3之间；
氧化层500选用禁带宽度大于氧化镓的材料，即上述氧化层500的禁带宽度大于4.8eV，其厚度介于200nm～400nm之间，本实施例中氧化层厚度为300nm，其作用为一方面增强器件的耐压性，另一方面在制备过程中该氧化物为沉积肖特基接触电极刻蚀图形做准备；
欧姆接触电极401选用功函数小于4eV的金属，本实施例选用Ti作为欧姆接触电极；
本实施例中Au作为背侧金属触点层；
本实施例选用Pt作为肖特基接触金属层301，Ti作为粘附层302，防止扩散，Au作为阳极金属触点层303。
需要注意的是，本实施例中上述p+离子掺杂区212的形状是光刻形成的图案，可以在实际操作中换成其他光刻图案，只要满足p+离子掺杂，不影响p-n结势垒210的形成即可；
特别说明的是，上述“轻掺杂”与“重掺杂”均代表半导体的掺杂程度，实现掺杂的方式有：高温扩散与离子注入，可以发生于材料的生长过程中，也可以发生于材料生长过程完成之后，一般高温扩散实现的掺杂发生于材料的生长过程中；而离子注入发生于材料生长过程完成后，通常工艺较为复杂；对于氧化镓材料的高温扩散方式的掺杂工艺来说，p型扩散选用Mg或Cu等元素；n型扩散选用Si或Sn元素；也可以通过调控氧空位的方式实现n型掺杂。
图3为根据本发明实施例基于氧化镓的结势垒肖特基二极管的制备方法流程图。图4为实施图3所示基于氧化镓的结势垒肖特基二极管的制备方法流程各步骤对应的垂直剖面结构图。
参照图3与图4，基于氧化镓的结势垒肖特基二极管的制备方法，包括：
步骤S302：在氧化镓衬底100的上侧外延生长氧化镓薄膜，形成上漂移层201，下侧外延生长氧化镓薄膜，形成下漂移层202；生长过程中利用高温扩散或调控氧空位的方式制作n型掺杂区211和n型掺杂区221；
在氧化镓衬底100的上、下侧外延生长氧化镓薄膜，形成上漂移层201，和下漂移层202，如图4(a)所示；生长过程中利用高温扩散或调控氧空位的方式制作n型掺杂区211和n型掺杂区221，如图4(b)所示；
其中，氧化镓衬底100选用n型离子重掺杂的单晶氧化镓衬底，其掺杂浓度不小于1×1018/cm3；
上漂移层201和下漂移层202的厚度介于5μm～10μm之间；
n型掺杂区211经由上漂移层201的氧化镓材料进行n型离子轻掺杂后获得，是在外延生长氧化镓薄膜的过程中通过n型扩散形成的，n型扩散的元素选用Si或Sn元素，其掺杂浓度介于1×1016/cm3～1×1017/cm3之间；
n型掺杂区221经由下漂移层202的氧化镓材料进行n型离子重掺杂后获得；在外延生长氧化镓薄膜的过程中通过n型扩散形成，n型扩散的元素选用Si或Sn元素，其掺杂浓度不小于1×1018/cm3；
外延生长的方法选用CVD或者MBE，本实施例选用CVD；
步骤S304：在上漂移层201中制作p-n结势垒210；
根据上述，包括如下子步骤：
子步骤S304a：对上漂移层201进行光刻处理，得到p+离子注入区域，示意图参照图4(c)；
子步骤s304b：在p+离子注入区域内进行p+离子注入，得到p+离子掺杂区212，注入完成后进行快速热退火处理，p-n结势垒210制作完成，如图4(d)所示；
其中，上述p+离子掺杂区212与n型掺杂区211形成p-n结势垒210：
本实施例中p+离子掺杂的浓度介于1×1018/cm3～1×1020/cm3之间；
本实施例中快速热退火处理的工艺如下：退火温度为：1000℃，退火时间为：1min；进行快速热退火的目的是降低离子注入后产生的缺陷；根据实际离子注入的状态，上述快速热退火的工艺可以进行灵活调整，并不局限于本实施例的工艺参数；
步骤S306：制作金属欧姆接触电极400；
将上漂移层201放置于底部，保护好底部，在下漂移层202的上面依次生长欧姆接触电极401和背侧金属触点层402，在制作完成后进行快速退火处理，结果如图4(e)所示；
本实施例选用PVD的生长方式；
欧姆接触电极401选用功函数小于4eV的金属；
本实施例选用Ti作为欧姆接触电极401，Au作为背侧金属触点层402，退火工艺如下：退火温度为470℃，退火时间为1min，通过调控退火温度和时间，在氧化镓/欧姆接触金属界面之间调控杂质浓度和氧空位，从而可以更好的实现欧姆接触，有利于保证器件的整体性能；
步骤S308：沉积氧化层500，制作肖特基接触电极300；
在上漂移层200上方生长氧化层500，然后刻蚀出电极形状，在电极形状区域依次生长肖特基接触金属层301、粘附层302和阳极金属触点层303，完成肖特基接触电极300的制备，结果如图4(f)所示；
本实施例中经过刻蚀工艺形成的电极形状为圆形，刻蚀后氧化物除去中间电极的圆形的剩余部分会保留在上漂移层201的上方，参照图1A、图1B和图2所示；
生长氧化层500的目的是通过刻蚀在氧化层上形成电极形状，为制作肖特基接触电极做准备，同时其具有增强器件耐压性的作用；
氧化层500厚度介于200nm～400nm之间，本实施例中选用300nm，选用禁带宽度大于氧化镓的材料，采用ALD的方式进行生长；
本实施例选用Pt作为肖特基接触金属层301，Ti作为粘附层302，防止扩散，Au作为阳极金属触点层303，生长方式采用PVD；
至此，完成上述实施例基于氧化镓的结势垒肖特基二极管的制备。
在实际应用中，在本发明实施例的基础上还可以在器件的上端沉积一层氧化物，作为防钝化介质，可以选用ALD的方式进行沉积。
需要说明的是：上述制备方法是工艺较为简单的一种实施例，上述基于氧化镓的结势垒肖特基二极管的制备步骤中轻掺杂的n型掺杂区211和重掺杂的n型掺杂区221的制备还可以通过离子注入的方式，在外延生长氧化镓薄膜完成之后再以n型离子注入的方式进行掺杂，基于此种方式会引入较多的缺陷，还需要增加额外的退火工艺，只作为本发明基于氧化镓的结势垒肖特基二极管的一种可供选择的技术方案，不作为最优实施方案，这里不作详细描述。
上述基于氧化镓的结势垒肖特基二极管具有较大的击穿场强，在强电压、大电流的工作模式下，既保留了肖特基二极管高的开关频率特性，又提高了二极管的击穿场强，其制备工艺基于现有的半导体工艺，成本较低，且经过探索工艺后，器件性能稳定，比起现有的大功率半导体器件的生产工艺来说更为简单，有利于产品的实用化。
综上所述，本实施例提供的基于氧化镓的结势垒肖特基二极管及其制备方法，通过在结势垒肖特基二极管上采用氧化镓材料，因其具有高达4.8eV的禁带宽度与较大的击穿场强，在强电压、大电流的工作模式下，既保留了肖特基二极管高的开关频率特性，又提高了二极管的击穿场强，且可以在目前已经成熟的半导体工艺基础上进行改进制备，成本较低，实现与现有半导体工艺的接驳。
还需要说明的是，本文可提供包含特定值的参数的示范，但这些参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
当然，根据实际需要，本发明提供的基于氧化镓的结势垒肖特基二极管及其制备方法还包含其他的常用制备方法和步骤，由于同发明的创新之处无关，此处不再赘述。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种基于氧化镓的结势垒肖特基二极管，包括：
衬底(100)，由氧化镓材料制备；
上漂移层(201)，形成于衬底的上侧，由氧化镓材料制备；
n型掺杂区(211)，经由所述上漂移层(201)的氧化镓材料进行n型离子轻掺杂后获得；
p-n结势垒(210)，形成于上漂移层(201)中，包含所述n型掺杂区(211)和p+离子掺杂区(212)，该p+离子掺杂区(212)是将p+离子注入所述n型掺杂区(211)而得到的；
下漂移层(202)，形成于衬底的下侧，由氧化镓材料制备；
n型掺杂区(221)，经由所述下漂移层(202)的氧化镓材料进行n型离子重掺杂后获得；
肖特基接触电极(300)，与所述上漂移层(201)上表面的一部分相接触；
氧化层(500)，形成于所述上漂移层(201)上表面，部分与肖特基接触电极(300)的外侧相切；以及
金属欧姆接触电极(400)，与所述下漂移层(202)下表面接触。
2.根据权利要求1所述的结势垒肖特基二极管，其中，
所述衬底(100)的材料为n型离子重掺杂的氧化镓材料，其掺杂浓度不小于1×1018/cm；
所述n型掺杂区(211)的掺杂浓度介于1×1016/cm3～1×1017/cm3之间；
所述p+离子掺杂区(212)的p+离子掺杂浓度介于1×1018/cm3～1×1020/cm3之间；
所述n型掺杂区(221)的掺杂浓度不小于1×1018/cm3。
3.根据权利要求1所述的结势垒肖特基二极管，其中，所述肖特基接触电极(300)包括：
肖特基接触金属层(301)，与上漂移层(201)接触；
粘附层(302)，形成于肖特基接触金属层(301)之上；以及
阳极金属触点层(303)，形成于粘附层(302)之上。
4.根据权利要求3所述的结势垒肖特基二极管，
所述肖特基接触金属层(301)选用Pt；和/或
所述粘附层(302)选用Ti；和/或
阳极金属触点层(303)选用Au。
5.根据权利要求1所述的结势垒肖特基二极管，其中，所述金属欧姆接触电极(400)包括：
欧姆接触电极(401)，与下漂移层(202)接触；以及
背侧金属触点层(402)，与欧姆接触电极(401)接触。
6.根据权利要求5所述的结势垒肖特基二极管，其中，
所述欧姆接触电极(401)选用Ti；和/或
所述背侧金属触点层(402)选用Au。
7.根据权利要求1-6任一项所述的结势垒肖特基二极管，其中，
所述上漂移层(201)和下漂移层(202)的厚度均介于5μm～10μm之间；
所述氧化层(500)选用禁带宽度大于氧化镓的材料；其厚度介于200nm～400nm之间。
8.一种基于氧化镓的结势垒肖特基二极管的制备方法，包括：
在氧化镓衬底(100)的上侧外延生长氧化镓薄膜，形成上漂移层(201)，下侧外延生长氧化镓薄膜，形成下漂移层(202)；生长过程中利用高温扩散或调控氧空位的方式制作n型掺杂区(211)和n型掺杂区(221)；
在上漂移层(201)中制作p-n结势垒(210)；
制作金属欧姆接触电极(400)；以及
沉积氧化层(500)，制作肖特基接触电极(300)。
9.根据权利要求8所述的制备方法，其中，
所述高温扩散的掺杂工艺选用Si或Sn元素；
所述在上漂移层(201)中制作p-n结势垒(210)包括：
对上漂移层(201)进行光刻处理，得到p+离子注入区域；
在p+离子注入区域内进行p+离子注入，得到p+离子掺杂区(212)，注入完成后进行快速热退火处理，p-n结势垒制作完成；
所述制作金属欧姆接触电极(400)包括：
将上漂移层(201)放置于底部，保护好底部，在下漂移层(202)的上面依次生长欧姆接触电极(401)和背侧金属触点层(402)，进行快速退火处理，完成金属欧姆接触电极(400)的制备；
所述沉积氧化层(500)，制作肖特基接触电极(300)包括：
在上漂移层(200)上方生长氧化层(500)，然后刻蚀出电极形状，在所述电极形状区域依次生长肖特基接触金属层(301)、粘附层(302)和阳极金属触点层(303)，完成肖特基接触电极(300)的制备。
10.根据权利要求9所述的制备方法，其中，
所述注入完成后进行快速热退火处理的工艺为：
退火温度为1000℃，退火时间为1min；
所述依次生长欧姆接触电极(401)和背侧金属触点层(402)，进行快速退火处理的工艺为：
退火温度为470℃，退火时间为1min。
11.根据权利要求8-10任一项所述的制备方法，其中，
所述在氧化镓衬底(100)的上侧外延生长氧化镓薄膜与下侧外延生长氧化镓薄膜的方法选用MBE或者CVD；
所述制作金属欧姆接触电极(400)；以及沉积氧化层(500)，制作肖特基接触电极(300)的方法选用ALD和PVD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710264497.1A CN107026209A (zh) | 2017-04-20 | 2017-04-20 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710264497.1A CN107026209A (zh) | 2017-04-20 | 2017-04-20 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107026209A true CN107026209A (zh) | 2017-08-08 |
Family
ID=59527551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710264497.1A Pending CN107026209A (zh) | 2017-04-20 | 2017-04-20 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107026209A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108461404A (zh) * | 2018-05-23 | 2018-08-28 | 大连理工大学 | 一种氧化镓欧姆接触电极的制备方法 |
| CN110112207A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓基混合PiN肖特基二极管及其制备方法 |
| CN110556430A (zh) * | 2019-07-31 | 2019-12-10 | 中国科学技术大学 | 氧化镓基肖特基二极管及其制备方法 |
| CN111095570A (zh) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | 肖特基势垒二极管 |
| CN111326590A (zh) * | 2020-02-19 | 2020-06-23 | 珠海格力电器股份有限公司 | 半导体装置及其制造方法 |
| CN113257924A (zh) * | 2021-05-14 | 2021-08-13 | 中国科学技术大学 | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 |
| CN117747675A (zh) * | 2024-02-20 | 2024-03-22 | 北京怀柔实验室 | 肖特基二极管及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887346A (zh) * | 2012-12-24 | 2014-06-25 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| US20160042949A1 (en) * | 2014-08-06 | 2016-02-11 | Tamura Corporation | METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT |
-
2017
- 2017-04-20 CN CN201710264497.1A patent/CN107026209A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887346A (zh) * | 2012-12-24 | 2014-06-25 | 比亚迪股份有限公司 | 一种肖特基二极管及其制造方法 |
| US20160042949A1 (en) * | 2014-08-06 | 2016-02-11 | Tamura Corporation | METHOD OF FORMING HIGH-RESISTIVITY REGION IN Ga2O3-BASED SINGLE CRYSTAL, AND CRYSTAL LAMINATE STRUCTURE AND SEMICONDUCTOR ELEMENT |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111095570A (zh) * | 2017-09-11 | 2020-05-01 | Tdk株式会社 | 肖特基势垒二极管 |
| CN111095570B (zh) * | 2017-09-11 | 2023-07-25 | Tdk株式会社 | 肖特基势垒二极管 |
| CN108461404A (zh) * | 2018-05-23 | 2018-08-28 | 大连理工大学 | 一种氧化镓欧姆接触电极的制备方法 |
| CN108461404B (zh) * | 2018-05-23 | 2020-12-11 | 大连理工大学 | 一种氧化镓欧姆接触电极的制备方法 |
| CN110112207A (zh) * | 2019-05-20 | 2019-08-09 | 中山大学 | 一种氧化镓基混合PiN肖特基二极管及其制备方法 |
| CN110556430A (zh) * | 2019-07-31 | 2019-12-10 | 中国科学技术大学 | 氧化镓基肖特基二极管及其制备方法 |
| CN110556430B (zh) * | 2019-07-31 | 2021-07-09 | 中国科学技术大学 | 氧化镓基肖特基二极管及其制备方法 |
| CN111326590A (zh) * | 2020-02-19 | 2020-06-23 | 珠海格力电器股份有限公司 | 半导体装置及其制造方法 |
| CN113257924A (zh) * | 2021-05-14 | 2021-08-13 | 中国科学技术大学 | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 |
| CN113257924B (zh) * | 2021-05-14 | 2023-04-21 | 中国科学技术大学 | 带高阻层的肖特基二极管及其制备方法、功率二极管模块 |
| CN117747675A (zh) * | 2024-02-20 | 2024-03-22 | 北京怀柔实验室 | 肖特基二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107026209A (zh) | 基于氧化镓的结势垒肖特基二极管及其制备方法 | |
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN103337459A (zh) | 带有改良型终止结构的氮化镓半导体器件 | |
| CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
| CN106601789B (zh) | 一种氮化镓基肖特基势垒整流器 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN110112207A (zh) | 一种氧化镓基混合PiN肖特基二极管及其制备方法 | |
| CN103383957B (zh) | 一种逆导型igbt器件 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN102916042B (zh) | 逆导igbt器件结构及制造方法 | |
| CN104218087A (zh) | 半导体器件及其制造方法 | |
| CN107731898A (zh) | 一种cstbt器件及其制造方法 | |
| CN105720110A (zh) | 一种SiC环状浮点型P+结构结势垒肖特基二极管及制备方法 | |
| CN109103094A (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN114628499A (zh) | 一种带有沟槽的碳化硅二极管及其制备方法 | |
| CN206332033U (zh) | 优化表面电场的沟槽式势垒肖特基结构 | |
| CN110752260A (zh) | 新型GaN结势垒肖特基二极管及其制备方法 | |
| JP2000049363A (ja) | ショットキーダイオード及びその製造方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170808 |