CN103887346A - 一种肖特基二极管及其制造方法 - Google Patents
一种肖特基二极管及其制造方法 Download PDFInfo
- Publication number
- CN103887346A CN103887346A CN201210564400.6A CN201210564400A CN103887346A CN 103887346 A CN103887346 A CN 103887346A CN 201210564400 A CN201210564400 A CN 201210564400A CN 103887346 A CN103887346 A CN 103887346A
- Authority
- CN
- China
- Prior art keywords
- doped
- diffusion region
- type
- doped diffusion
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 239000000203 mixture Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003276 anti-hypertensive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出一种肖特基二极管及其形成方法，该肖特基二极管包括：阴极金属层；形成在阴极金属层之上的重掺第一类型掺杂衬底层；形成在重掺第一类型掺杂衬底层之上的轻掺第一类型掺杂外延层；形成在轻掺第一类型掺杂外延层之上的阳极金属层，其中，轻掺第一类型掺杂外延层与阳极金属层的界面处形成了肖特基势垒区；以及形成在肖特基势垒区和轻掺第一类型掺杂外延层之中的至少一个第二类型掺杂扩散区，其中，第二类型掺杂扩散区与阳极金属层形成欧姆接触。本发明具有反向耐压高、正向降压效果好、功耗小的优点。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种肖特基二极管及其制造方法。
背景技术
肖特基势垒二极管SBD（Schottky Barrier Diode，简称肖特基二极管）是德国科学家肖特基(Schottky)1938年发明的。它是一种低功耗、超高速半导体器件，广泛应用于开关电源、变频器、驱动器等电路，作高频、低压、大电流整流二极管、续流二极管、保护二极管使用。肖特基二极管比普通二极管有正向压降低、反向电荷恢复时间短(10ns以内)等优点。
目前传统肖特基二极管在获得广泛应用同时，亦遇到了新的问题：随着半导体技术的发展，对肖特基二极管反向耐压要求越来越高，近些年甚至达到200V~250V，反向耐压的提高势必造成正向压降的增大，导致在高压整流电路中产生较大的功耗，造成不必要的资源浪费。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的目的在于提出一种具有反向耐压高、正向降压效果好、功耗小的肖特基二极管及其形成方法。
根据本发明实施例的肖特基二极管，包括：阴极金属层；形成在所述阴极金属层之上的重掺第一类型掺杂衬底层；形成在所述重掺第一类型掺杂衬底层之上的轻掺第一类型掺杂外延层；形成在所述轻掺第一类型掺杂外延层之上的阳极金属层，其中，所述轻掺第一类型掺杂外延层与所述阳极金属层的界面处形成了肖特基势垒区；形成在所述肖特基势垒区和轻掺第一类型掺杂外延层之中的至少一个第二类型掺杂扩散区，其中，所述第二类型掺杂扩散区与所述阳极金属层形成欧姆接触，其中，多个所述第二类型掺杂扩散区总面积小于所述肖特基势垒区面积的一半，并且相邻两个所述第二类型掺杂扩散区的间隔大于所述第二类型掺杂扩散区的宽度与深度之和。
在本发明的一个实施例中，还包括：形成在所述轻掺第一类型掺杂外延层的顶部表面的、且位于所述至少一个第二类型掺杂扩散区的外围的第二类型掺杂保护环。
在本发明的一个实施例中，还包括：形成在所述第二类型掺杂保护环之上的边缘二氧化硅保护层。
在本发明的一个实施例中，所述第二类型掺杂扩散区和所述第二类型掺杂保护环的掺杂浓度相等。
在本发明的一个实施例中，所述第二类型掺杂扩散区的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
在本发明的一个实施例中，所述第二类型掺杂扩散区的形状为正方形、圆形、六边形或八边形。根据本发明实施例的肖特基二极管的形成方法，包括：A.提供重掺第一类型掺杂衬底层；B.在所述重掺第一类型掺杂衬底层之上形成轻掺第一类型掺杂外延层；C.在所述轻掺第一类型掺杂外延层的顶部形成至少一个第二类型掺杂扩散区；D.在所述轻掺第一类型掺杂外延层和所述第二类型掺杂扩散区之上形成阳极金属层，其中，所述轻掺第一类型掺杂外延层与所述阳极金属层的界面处形成了肖特基势垒区，所述第二类型掺杂扩散区与所述阳极金属层形成欧姆接触，其中，多个所述第二类型掺杂扩散区总面积小于所述肖特基势垒区面积的一半，并且相邻两个所述第二类型掺杂扩散区的间隔大于所述第二类型掺杂扩散区的宽度与深度之和；以及E.在所述重掺第一类型掺杂衬底层的下表面形成阴极金属层。
在本发明的一个实施例中，在所述步骤C的同时，还包括：在所述轻掺第一类型掺杂外延层的顶部表面、所述至少一个第二类型掺杂扩散区的外围形成第二类型掺杂保护环。
在本发明的一个实施例中，在所述步骤C的同时，还包括：在所述第二类型掺杂保护环之上形成边缘二氧化硅保护层。
在本发明的一个实施例中，所述第二类型掺杂扩散区和所述第二类型掺杂保护环的掺杂浓度相等。
在本发明的一个实施例中，所述第二类型掺杂扩散区的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
在本发明的一个实施例中，所述第二类型掺杂扩散区的形状为正方形、圆形、六边形或八边形。
本发明提出的肖特基二极管，比传统肖特基二极管在肖特基势垒区多了至少一个第二类型掺杂扩散区，在高反向耐压条件下，轻掺第一类型掺杂外延层较厚，其对正向压降的贡献，在整个器件结构中所占比重较大，因此造成高反压情况下，正向压降较大。本发明中提到的在肖特基势垒区增加至少一个第二类型掺杂扩散区，可在轻掺第一类型掺杂外延层区产生电导调制效应：当第二类第一类结上流过的正向电流较大时，由第二类型掺杂扩散区注入并积累在轻掺第一类型掺杂外延层区的少子空穴浓度将很大，为了维持半导体的电中性条件，其多子浓度也相应大幅度增加，使其电阻率明显下降，也就是电导大大增加，使得肖特基二极管在正向电流较大时正向压降仍然很低。鉴于以上理论，可以预见反向耐压越高，该发明降低正向压降效果越明显，可有效的降低高压肖特基二极管功耗。本发明提出的肖特基二极管的形成方法，与现有半导体工艺兼容，操作简单，并不增加生产成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是传统肖特基二极管的剖面图。
图2是本发明实施例的肖特基二极管的剖面图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
如图2所示，本发明提出的肖特基二极管包括：阴极金属层1；形成在阴极金属层1之上的重掺第一类型掺杂衬底层2；形成在重掺第一类型掺杂衬底层2之上的轻掺第一类型掺杂外延层3；形成在轻掺第一类型掺杂外延层3之上的阳极金属层7，其中，轻掺第一类型掺杂外延层3与阳极金属层7的界面处形成了肖特基势垒区6；以及形成在肖特基势垒区6和轻掺第一类型掺杂外延层3之中的至少一个第二类型掺杂扩散区8，其中，第二类型掺杂扩散区8与阳极金属层7形成欧姆接触，其中，至少一个第二类型掺杂扩散区8的总面积小于肖特基势垒区6面积的一半，并且相邻两个第二类型掺杂扩散区8的间隔大于第二类型掺杂扩散区8的宽度与深度之和。
值得指出的是，“至少一个第二类型掺杂扩散区总面积小于肖特基势垒区面积的一半，并且相邻两个第二类型掺杂扩散区的间隔大于第二类型掺杂扩散区的宽度与深度之和”的条件是必须的。在满足此条件情况下，第二类型掺杂扩散区可在轻掺第一类型掺杂外延层区产生电导调制效应：当第二类第一类结上流过的正向电流较大时，由第二类型掺杂扩散区注入并积累在轻掺第一类型掺杂外延层区的少子空穴浓度将很大，为了维持半导体的电中性条件，其多子浓度也相应大幅度增加，使其电阻率明显下降，也就是电导大大增加，使得肖特基二极管在正向电流较大时正向压降仍然很低。若不满足该条件，则第二类型掺杂扩散区在总面积中所占比例过大，当在反向偏压时会使第二类型掺杂扩散区结耗尽层相连，肖特基势垒区被第二类型掺杂扩散区夹断，使金属低势垒效应降低，第二类型掺杂区面积增大带来的器件正向压降增加值大于其电导调制效应带来的器件正向压降降低值，使总体器件正向压降升高，达不到本专利的低正向压降的目的。
需要说明的是，当本发明实施例中的第一掺杂类型为N型时，第二掺杂类型对应为P型；当第一掺杂类型为P型时，第二掺杂类型对应为N型。
在本发明的一个实施例中，还包括：形成在轻掺第一类型掺杂外延层3顶部表面的、且位于至少一个第二类型掺杂扩散区8的外围的第二类型掺杂保护环4。
在本发明的一个实施例中，还包括：形成在第二类型掺杂保护环4之上的边缘二氧化硅保护层5。
在本发明的一个实施例中，第二类型掺杂扩散区8和第二类型掺杂保护环4的掺杂浓度相等。
在本发明的一个实施例中，第二类型掺杂扩散区8的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
需要说明的是，关于第二类型掺杂扩散区8的尺寸可根据生产线能力进行调整，在能够满足的条件下，其尺寸越小越好，反向耐压越高，降低正向压降的效果越明显，主要适用于100V以上产品。
需要说明的是，第二类型掺杂扩散区8的形状不作限定，可为正方形、圆形、六边形、八边形或其他形状。
本发明还提出一种肖特基二极管的形成方法，包括：
A.提供重掺第一类型掺杂衬底层2。
B.在重掺第一类型掺杂衬底层2之上形成轻掺第一类型掺杂外延层3。
C.在轻掺第一类型掺杂外延层3的顶部形成至少一个第二类型掺杂扩散区8。
具体地，在轻掺第一类型掺杂外延层3上热生长二氧化硅护层作为硬掩膜，并在其上刻出至少一个第二类型掺杂扩散区孔，然后通过离子注入或者固体源扩散等方法形成至少一个第二类型掺杂扩散区8，随后去除二氧化硅保护层。
D.在轻掺第一类型掺杂外延层3和第二类型掺杂扩散区8之上形成阳极金属层7。
具体地，可以通过溅射或蒸镀的方式形成阳极金属层7。其中，轻掺第一类型掺杂外延层3与阳极金属层7的界面处形成了肖特基势垒区6，第二类型掺杂扩散区8与阳极金属层7形成欧姆接触；以及
E.在重掺第一类型掺杂衬底层2的下表面形成阴极金属层1。
需要说明的是，当本发明实施例中的第一掺杂类型为N型时，第二掺杂类型对应为P型；当第一掺杂类型为P型时，第二掺杂类型对应为N型。
在本发明的一个实施例中，在步骤C的同时，还包括：在轻掺第一类型掺杂外延层3的顶部表面、至少一个第二类型掺杂扩散区8的外围形成第二类型掺杂保护环4。
在本发明的一个实施例中，在步骤C的同时，还包括：在第二类型掺杂保护环4之上形成边缘二氧化硅保护层5。
在本发明的一个实施例中，第二类型掺杂扩散区8和第二类型掺杂保护环4的掺杂浓度相等。
在本发明的一个实施例中，第二类型掺杂扩散区8的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
需要说明的是，关于第二类型掺杂扩散区8的尺寸可根据生产线能力进行调整，在能够满足的条件下，其尺寸越小越好，反向耐压越高，降低正向压降的效果越明显，主要适用于100V以上产品。
需要说明的是，第二类型掺杂扩散区8的形状不作限定，可为正方形、圆形、六边形、八边形或其他形状。
本发明提出的肖特基二极管，比传统肖特基二极管在肖特基势垒区多了至少一个第二类型掺杂扩散区，在高反向耐压条件下，轻掺第一类型掺杂外延层较厚，其对正向压降的贡献，在整个器件结构中所占比重较大，因此造成高反压情况下，正向压降较大。本发明中提到的在肖特基势垒区增加至少一个第二类型掺杂扩散区，可在轻掺第一类型掺杂外延层区产生电导调制效应：当第二类第一类结上流过的正向电流较大时，由第二类型掺杂扩散区注入并积累在轻掺第一类型掺杂外延层区的少子空穴浓度将很大，为了维持半导体的电中性条件，其多子浓度也相应大幅度增加，使其电阻率明显下降，也就是电导大大增加，使得肖特基二极管在正向电流较大时正向压降仍然很低。鉴于以上理论，可以预见反向耐压越高，该发明降低正向压降效果越明显，可有效的降低高压肖特基二极管功耗。本发明提出的肖特基二极管的形成方法，与现有半导体工艺兼容，操作简单，并不增加生产成本。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (12)
1.一种肖特基二极管，其特征在于，包括：
阴极金属层；
形成在所述阴极金属层之上的重掺第一类型掺杂衬底层；
形成在所述重掺第一类型掺杂衬底层之上的轻掺第一类型掺杂外延层；
形成在所述轻掺第一类型掺杂外延层之上的阳极金属层，其中，所述轻掺第一类型掺杂外延层与所述阳极金属层的界面处形成了肖特基势垒区；以及
形成在所述肖特基势垒区和轻掺第一类型掺杂外延层之中的至少一个第二类型掺杂扩散区，其中，所述第二类型掺杂扩散区与所述阳极金属层形成欧姆接触，
其中，多个所述第二类型掺杂扩散区总面积小于所述肖特基势垒区面积的一半，并且相邻两个所述第二类型掺杂扩散区的间隔大于所述第二类型掺杂扩散区的宽度与深度之和。
2.如权利要求1所述的肖特基二极管，其特征在于，还包括：
形成在所述轻掺第一类型掺杂外延层的顶部表面的、且位于所述至少一个第二类型掺杂扩散区的外围的第二类型掺杂保护环。
3.如权利要求2所述的肖特基二极管，其特征在于，还包括：
形成在所述第二类型掺杂保护环之上的边缘二氧化硅保护层。
4.如权利要求3所述的肖特基二极管，其特征在于，所述第二类型掺杂扩散区和所述第二类型掺杂保护环的掺杂浓度相等。
5.如权利要求4所述的肖特基二极管，其特征在于，所述第二类型掺杂扩散区的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
6.如权利要求4所述的肖特基二极管，其特征在于，所述第二类型掺杂扩散区的形状为正方形、圆形、六边形或八边形。
7.一种肖特基二极管的形成方法，其特征在于，包括：
A.提供重掺第一类型掺杂衬底层；
B.在所述重掺第一类型掺杂衬底层之上形成轻掺第一类型掺杂外延层；
C.在所述轻掺第一类型掺杂外延层的顶部形成至少一个第二类型掺杂扩散区；
D.在所述轻掺第一类型掺杂外延层和所述第二类型掺杂扩散区之上形成阳极金属层，
其中，所述轻掺第一类型掺杂外延层与所述阳极金属层的界面处形成了肖特基势垒区，所述第二类型掺杂扩散区与所述阳极金属层形成欧姆接触，其中，多个所述第二类型掺杂扩散区总面积小于所述肖特基势垒区面积的一半，并且相邻两个所述第二类型掺杂扩散区的间隔大于所述第二类型掺杂扩散区的宽度与深度之和；以及
E.在所述重掺第一类型掺杂衬底层的下表面形成阴极金属层。
8.如权利要求7所述的肖特基二极管的形成方法，其特征在于，在所述步骤C的同时，还包括：
在所述轻掺第一类型掺杂外延层的顶部表面、所述至少一个第二类型掺杂扩散区的外围形成第二类型掺杂保护环。
9.如权利要求8所述的肖特基二极管的形成方法，其特征在于，在所述步骤C的同时，还包括：
在所述第二类型掺杂保护环之上形成边缘二氧化硅保护层。
10.如权利要求9所述的肖特基二极管的形成方法，其特征在于，所述第二类型掺杂扩散区和所述第二类型掺杂保护环的掺杂浓度相等。
11.如权利要求10所述的肖特基二极管的形成方法，其特征在于，所述第二类型掺杂扩散区的掺杂原子为硼或磷，掺杂浓度为1014-1018原子/立方厘米。
12.如权利要求11所述的肖特基二极管的形成方法，其特征在于，所述第二类型掺杂扩散区的形状为正方形、圆形、六边形或八边形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210564400.6A CN103887346A (zh) | 2012-12-24 | 2012-12-24 | 一种肖特基二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210564400.6A CN103887346A (zh) | 2012-12-24 | 2012-12-24 | 一种肖特基二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103887346A true CN103887346A (zh) | 2014-06-25 |
Family
ID=50956164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210564400.6A Pending CN103887346A (zh) | 2012-12-24 | 2012-12-24 | 一种肖特基二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887346A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107026209A (zh) * | 2017-04-20 | 2017-08-08 | 中国科学院微电子研究所 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN108183135A (zh) * | 2017-12-28 | 2018-06-19 | 重庆平伟伏特集成电路封测应用产业研究院有限公司 | 一种高频快恢复二极管及其制造方法 |
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN113690323A (zh) * | 2021-09-10 | 2021-11-23 | 电子科技大学 | 一种基于薄膜工艺的无衬底单台面肖特基二极管 |
| CN117219679A (zh) * | 2023-08-30 | 2023-12-12 | 海信家电集团股份有限公司 | 肖特基二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294805A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | ショットキバリアダイオード及びその製造方法 |
| US20020105044A1 (en) * | 2000-01-19 | 2002-08-08 | Buchanan Walter R. | Distributed reverse surge guard |
| CN101621080A (zh) * | 2008-10-14 | 2010-01-06 | 常州星海电子有限公司 | 一种高抗静电肖特基二极管 |
| CN102097493A (zh) * | 2009-12-09 | 2011-06-15 | 璟茂科技股份有限公司 | 利用所产生的空乏区降低逆向漏电流的萧特基二极管结构 |
-
2012
- 2012-12-24 CN CN201210564400.6A patent/CN103887346A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000294805A (ja) * | 1999-04-09 | 2000-10-20 | Matsushita Electronics Industry Corp | ショットキバリアダイオード及びその製造方法 |
| US20020105044A1 (en) * | 2000-01-19 | 2002-08-08 | Buchanan Walter R. | Distributed reverse surge guard |
| CN101621080A (zh) * | 2008-10-14 | 2010-01-06 | 常州星海电子有限公司 | 一种高抗静电肖特基二极管 |
| CN102097493A (zh) * | 2009-12-09 | 2011-06-15 | 璟茂科技股份有限公司 | 利用所产生的空乏区降低逆向漏电流的萧特基二极管结构 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| US10930797B2 (en) | 2016-07-05 | 2021-02-23 | Hyundai Motor Company, Ltd. | Schottky barrier diode and method of manufacturing the same |
| CN107579121B (zh) * | 2016-07-05 | 2021-05-28 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN107026209A (zh) * | 2017-04-20 | 2017-08-08 | 中国科学院微电子研究所 | 基于氧化镓的结势垒肖特基二极管及其制备方法 |
| CN109148605A (zh) * | 2017-06-19 | 2019-01-04 | 宁波比亚迪半导体有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN109148605B (zh) * | 2017-06-19 | 2022-02-18 | 比亚迪半导体股份有限公司 | 快恢复二极管及制备方法、电子设备 |
| CN108183135A (zh) * | 2017-12-28 | 2018-06-19 | 重庆平伟伏特集成电路封测应用产业研究院有限公司 | 一种高频快恢复二极管及其制造方法 |
| CN108183135B (zh) * | 2017-12-28 | 2020-10-23 | 重庆平伟伏特集成电路封测应用产业研究院有限公司 | 一种高频快恢复二极管及其制造方法 |
| CN113690323A (zh) * | 2021-09-10 | 2021-11-23 | 电子科技大学 | 一种基于薄膜工艺的无衬底单台面肖特基二极管 |
| CN113690323B (zh) * | 2021-09-10 | 2024-01-30 | 电子科技大学 | 一种基于薄膜工艺的无衬底单台面肖特基二极管 |
| CN117219679A (zh) * | 2023-08-30 | 2023-12-12 | 海信家电集团股份有限公司 | 肖特基二极管 |
| CN117219679B (zh) * | 2023-08-30 | 2024-05-07 | 海信家电集团股份有限公司 | 肖特基二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887346A (zh) | 一种肖特基二极管及其制造方法 | |
| CN102354704B (zh) | 具有高反向阻断性能肖特基二极管制造方法 | |
| JP5175872B2 (ja) | 半導体整流装置 | |
| JP5306392B2 (ja) | 半導体整流装置 | |
| CN103718297B (zh) | 超结肖特基pin二极管 | |
| CN102473738B (zh) | 半导体装置 | |
| WO2007130505A3 (en) | Semiconductor device with surge current protection and method of making the same | |
| CN103930974A (zh) | 制造GaN混合P-I-N肖特基(MPS)二极管的方法 | |
| US8841741B2 (en) | High breakdown voltage semiconductor rectifier | |
| TWI543381B (zh) | 半導體裝置 | |
| CN105144392B (zh) | 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法 | |
| CN102709317B (zh) | 一种低开启电压二极管 | |
| JP5726314B2 (ja) | ショットキーダイオードを備えた半導体装置 | |
| US9691909B2 (en) | Current aperture diode and method of fabricating the same | |
| CN102184853B (zh) | 肖特基二级管的制作方法 | |
| CN113838909A (zh) | 沟槽型原胞结构及制备方法 | |
| CN202307905U (zh) | 具有高反向阻断性能肖特基二极管 | |
| CN102938421B (zh) | 一种梯形终端的碳化硅结势垒肖特基二极管器件 | |
| CN203260589U (zh) | 一种肖特基二极管 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN102456570A (zh) | 一种肖特基二极管的制造方法 | |
| CN108695396A (zh) | 一种二极管及其制作方法 | |
| CN108565291A (zh) | 基于横向外延过生长的GaN超级结二极管制作方法 | |
| CN201741702U (zh) | 网格保护结构肖特基二极管 | |
| CN103178095A (zh) | 一种高温肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140625 |