CN103930974A - 制造GaN混合P-I-N肖特基(MPS)二极管的方法 - Google Patents

制造GaN混合P-I-N肖特基(MPS)二极管的方法 Download PDF

Info

Publication number
CN103930974A
CN103930974A CN201280056163.0A CN201280056163A CN103930974A CN 103930974 A CN103930974 A CN 103930974A CN 201280056163 A CN201280056163 A CN 201280056163A CN 103930974 A CN103930974 A CN 103930974A
Authority
CN
China
Prior art keywords
nitride
iii family
region
epitaxial
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280056163.0A
Other languages
English (en)
Inventor
安德鲁·P·爱德华兹
聂辉
伊舍克·C·克孜勒亚尔勒
林达·罗马诺
大卫·P·布尔
理查德·J·布朗
托马斯·R·普朗蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Woji Co Ltd
Avogy Inc
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/270,625 external-priority patent/US8778788B2/en
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN103930974A publication Critical patent/CN103930974A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66416—Static induction transistors [SIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构包括具有第一侧和与第一侧相反的第二侧的III族-氮化物衬底。III族-氮化物衬底的特征在于第一导电类型和第一掺杂剂浓度。半导体结构还包括III族-氮化物外延结构，该III族-氮化物外延结构包括耦合到III族-氮化物衬底的第一侧的第一III族-氮化物外延层和多个第二导电类型的III族-氮化物区。多个III族-氮化物区在多个III族-氮化物区中的每个之间具有至少一个第一导电类型的III族-氮化物外延区。半导体结构还包括电耦合到多个III族-氮化物区中的一个或更多个和至少一个III族-氮化物外延区的第一金属结构。在第一金属结构与所述至少一个III族-氮化物外延区之间产生肖特基接触。

Description

制造GaN混合P-I-N肖特基(MPS)二极管的方法
相关申请的交叉引用
本申请要求2011年10月11日提交的美国申请第13/270606号、2011年10月11日提交的美国申请第13/270625号以及2011年10月11日提交的美国申请第13/270641号的权益和优先权，将其全部内容通过引用并入本文。
背景技术
功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以调整电能的形式，例如，从AC到DC、从一个电压电平到另一电压电平、或者以其它方式。这样的器件能够在宽范围的功率水平内(从移动设备中的几毫瓦到高压电力传输系统中的几百兆瓦)操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统及其操作方法存在需求。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及使用III族-氮化物半导体材料形成混合P-i-N肖特基(MPS)二极管。仅通过示例的方式，已经将发明应用于用于使用氮化镓(GaN)基外延层来制造MPS二极管的方法和系统。这些MPS二极管能够用在能够受益于具有低电容和在关断状态下非常低的漏电流的高压开关的一系列应用中。
根据本发明的实施方案，提供了一种用于在氮化镓(GaN)基材料中制造混合P-i-N肖特基(MPS)二极管的方法。该方法包括提供具有第一表面和第二表面的n型GaN基衬底以及形成耦合到n型GaN基衬底的第一表面的n型GaN基外延层。该方法还包括形成具有多个p型GaN基区(GaN-based region)的GaN结构，在多个p型GaN基区中的每个之间设置有至少一个n型GaN基外延区。该方法还包括形成电耦合到多个p型GaN基区中的一个或更多个和至少一个n型GaN基外延区的第一金属结构。在第一金属结构与至少一个n型GaN基外延区之间产生肖特基接触。
根据本发明的实施方案，提供了一种用于制造外延结构的方法。该方法包括提供具有第一表面和第二表面的第一导电类型的III族-氮化物衬底以及形成耦合到III族-氮化物衬底的第一表面的第一导电类型的第一III族-氮化物外延层。该方法还包括形成多个第二导电类型的III族-氮化物区，在多个III族-氮化物区中的每个之间具有至少一个第一导电类型的III族-氮化物外延结构。该方法还包括形成电耦合到多个III族-氮化物区中的一个或更多个和至少一个III族-氮化物外延结构的第一金属结构。在第一金属结构与至少一个III族-氮化物外延结构之间产生肖特基接触。
根据本发明的具体实施方案，提供了一种半导体结构。半导体结构包括具有第一侧和与第一侧相反的第二侧的III族-氮化物衬底。III族-氮化物衬底的特征在于第一导电类型和第一掺杂剂浓度。半导体结构还包括III族-氮化物外延结构，该III族-氮化物外延结构包括耦合到III族-氮化物衬底的第一侧的第一III族-氮化物外延层以及多个第二导电类型的III族-氮化物区。多个III族-氮化物区在多个III族-氮化物区中的每个之间具有至少一个第一导电类型的III族-氮化物外延区。半导体结构还包括电耦合到多个III族-氮化物区中的一个或更多个和至少一个III族-氮化物外延区的第一金属结构。在第一金属结构与至少一个III族-氮化物外延区之间产生肖特基接触。
通过本发明的方法实现了超过常规技术的诸多益处。例如，与常规技术相比本发明的实施方案能够使用更厚的III族-氮化物半导体层，这可以使器件与常规器件相比能够在更高的电压下操作。另外，MPS二极管与常规器件相比具有优越的开关特性(例如高开关速率、低导通状态电阻和低关断状态电流)。结合下文和附图更详细地描述了本发明的这些及其他实施方案，以及其许多优点和特征。
附图说明
图1为根据本发明的实施方案的混合P-i-N肖特基(MPS)二极管的一部分的简化的横截面图；
图2至图5为示出根据本发明的实施方案的通过在外延层中注入掺杂剂来制造MPS二极管的简化的横截面图；
图6至图9为示出根据本发明的实施方案的通过在外延层中形成外延结构来制造MPS二极管的简化的横截面图；
图10至图14为示出根据本发明的实施方案的通过在外延层上形成外延结构来制造MPS二极管的简化的横截面图；
图15为示出根据本发明的实施方案的通过在外延层中注入掺杂剂来制造MPS二极管的方法的简化的流程图；
图16为示出根据本发明的实施方案的通过在外延层中形成外延结构来制造MPS二极管的方法的简化的流程图；以及
图17为示出根据本发明的实施方案的通过在外延层上形成外延结构来制造MPS二极管的方法的简化的流程图。
在附图中，类似的部分和/或特征可以具有相同的附图标记。此外，相同类型的各个部分可以通过在附图标记后面跟有破折号和在类似部分之间进行区分的第二标记来进行区分。如果在说明书中使用了仅第一附图标记，则该描述适用于具有相同第一附图标记的类似部分中的任一部分，而不考虑第二附图标记。
具体实施方式
本发明的实施方案涉及电子器件。更具体地，本发明涉及使用III族-氮化物半导体材料形成混合P-i-N肖特基(MPS)二极管。仅通过示例的方式，已经将发明应用于用于使用氮化镓(GaN)基外延层来制造MPS二极管的方法和系统。这些MPS二极管能够用在能够受益于具有低电容和在关断状态下非常低的漏电流的高压开关的一系列应用中。
GaN基电子器件和光电子器件正经历高速发展，并且预期优于硅(Si)和碳化硅(SiC)的竞争者。与GaN以及相关合金和异质结构有关的期望的特性包括对于可见光和紫外光发射的高带隙能量、有利的传输特性(例如，高电子迁移率和饱和速度)、高击穿电场、以及高热导率。特别地，对于给定的背景掺杂水平N，电子迁移率μ高于竞争材料的电子迁移率。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式(1)所示：
ρ = 1 qμN , - - - ( 1 )
其中q为元电荷。
GaN材料(包括块体GaN衬底上的同质外延GaN层)所提供的另一优越特性为对于雪崩击穿的高临界电场。与具有低临界电场的材料相比，高临界电场使得在更小的长度L上能够支持更大的电压。电流流动的更小的长度与低电阻率导致比其他材料更低的电阻R，原因是电阻可以通过公式(2)确定：
R = ρL A , - - - ( 2 )
其中A为沟道或电流路径的横截面面积。
与生长在不匹配衬底上的材料(例如，生长在硅、碳化硅(SiC)或蓝宝石上的GaN)相比，块体GaN衬底上的同质外延GaN层还具有相对低的缺陷密度。因此块体GaN衬底上的同质GaN层在使用这些材料的半导体器件的本征区和/或低掺杂区中具有大的少数载流子寿命，增强了对于更宽的基极区的载流子注入效应。低缺陷密度也产生优越的热导率。
如本文中所述，使用同质外延GaN层制造的MPS二极管不仅能够利用这些材料的突出的物理性质，而且受益于通过P-i-N和肖特基二极管的组合而提供的结构优势。MPS二极管为这样的器件结构：该器件结构可以设计为呈现肖特基二极管在正向上的低导通电压和P-i-N二极管在反向上的低反向漏电流。MPS二极管可以包括肖特基接触，在接触的区域内具有一个或更多个埋置的p-n结(或P-i-N区)。正向导通电压在p-n结在较高电压处导通之前由肖特基部分控制。操作的反向模式通过适当隔开的p-n结来控制。此外，在一些实施方案中，用于形成埋置在肖特基接触的区域内的p-n结的相同的工艺也可以用于形成边缘终端结构以提供用于MPS二极管的边缘终端。
根据本发明的实施方案，拟块体GaN衬底上的氮化镓(GaN)外延用于制造使用常规技术不可能制造的MPS二极管和/或边缘终端结构。例如，生长GaN的常规方法包括使用异质衬底例如SiC。这会由于GaN层与异质衬底之间的热膨胀系数和晶格常数上的差异而限制生长在异质衬底上的可用的GaN层的厚度。GaN与异质衬底之间的界面处的高缺陷密度进一步使制造用于各种类型的半导体器件的边缘终端结构的尝试复杂化。
图1为根据一个实施方案的MPS二极管100的一部分的简化的横截面图，示出了器件的基本物理特征。例如，MPS二极管100可以包括耦合到III族-氮化物衬底10的III族-氮化物外延层20。埋置在III族-氮化物外延层20内的是与III族-氮化物外延层20具有相反的导电类型的区域50，使得如果III族-氮化物外延层20具有n型导电性则区域50具有p型导电性，并且反之亦然。第一金属结构40耦合到区域50中的至少一些和III族-氮化物外延层20的在区域50之间的部分。第二金属结构30可以耦合到III族-氮化物衬底10的与III族-氮化物外延层20的相反的一侧。
MPS二极管100的功能性源于具有根据以上所述的MPS二极管100的特征所形成的一个或更多个肖特基区70和P-i-N区60。例如，III族-氮化物外延层20可以具有相对低的掺杂剂浓度，能够使其形成用于肖特基区70的漂移层和P-i-N区60的本征(例如，“i”)部分。P-i-N区60包括具有相对高的掺杂剂浓度的区域50。根据期望的功能性，这些区形成P-i-N区60的P部分或N部分。第一金属结构40形成用于肖特基区的与相对低掺杂的III族-氮化物外延层20的肖特基势垒，以及用于P-i-N区60的与相对高掺杂的区域50的欧姆金属接触。III族-氮化物衬底10具有相对高的掺杂剂浓度，使得III族-氮化物衬底10能够形成P-i-N区60的P部分或N部分(当该部分通过区域50形成时具有相反的导电类型)，以及能够使第二金属结构30与MPS二极管100形成欧姆接触。
肖特基区70和P-i-N区60的特性可以根据用途而变化。例如，一些实施方案可以包括单个肖特基区70和一个或更多个P-i-N区60。其他实施方案可以包括多个肖特基区70和多个P-i-N区60。另外，肖特基区70的宽度80和P-i-N区60的宽度90可以根据对于MPS二极管的期望的功能性和MPS二极管的材料组分的物理特性而变化。这些宽度80和90也可以在单个MPS二极管100内变化。根据一些实施方案，肖特基区70的宽度80可以在0.5μm至10μm之间变化。此外，根据一些实施方案，PIN区60的宽度90可以在0.2μm至10μm之间变化。区域50的深度95也可以根据用途而变化。根据一些实施方案，深度95可以在0.2μm至3μm之间变化。本领域技术人员将认识到可以如何修改这些宽度80和90以提供期望的功能性。
第二金属结构40的横向边缘处的区域50-2可以形成结终端扩展(junction termination extension)，并且第二金属结构40的横向边缘的更远处的区域50-3可以形成边缘终端结构，可以单独或共同地使用该边缘终端结构以帮助消除在MPS二极管上场拥挤的效应。此外，可以将多个边缘终端区用于单个MPS二极管。这些区域50-2和区域50-3的大小和间隔以及在操作期间其偏置电压能够影响其效力，并且可以随着应用而变化。此外间隔可以作为距MPS二极管的距离的函数而变化，其中间隔典型地随着距离增加而增加。根据一个实施方案，边缘终端区的宽度从0.5μm至5μm可以几乎相同，同时边缘终端区之间的距离随着距MPS二极管的距离增加而增加，为从0.5μm至6μm的任意位置。关于用III族-氮化物材料的边缘终端结构的形成和操作的更具体的讨论参见美国申请第13/270606号。
图2至图5示出用于制造具有通过外延层的注入而形成的边缘终端结构的GaN的MPS二极管的第一工艺。参照图2，在具有相同导电类型的GaN衬底200上形成第一GaN外延层201。GaN衬底200可以为在其上生长第一GaN外延层201的拟块体GaN材料。GaN衬底200的掺杂剂浓度(例如，掺杂密度)可以根据期望的功能性而变化。例如，GaN衬底200可以具有n+导电类型，掺杂剂浓度为1×1017cm-3至1×1019cm-3。尽管GaN衬底200示出为包括单一材料组分，也可以提供多个层作为衬底的一部分。此外，在外延生长工艺期间可以使用粘合层、缓冲层和其他层(未示出)。本领域技术人员将认识到许多变化方案、修改方案和替代方案。
第一GaN外延层201的性质也可以根据期望的功能性而变化。第一GaN外延层201可以用作用于MPS二极管的肖特基区的漂移层和用于MPS二极管的P-i-N结的本征部分。因而，第一GaN外延层201可以为相对低掺杂的材料。例如，第一GaN外延层201可以具有n-导电类型，掺杂剂浓度为1×1014cm-3至1×1018cm-3。此外，掺杂剂浓度可以是均匀的，或者可以例如作为漂移区的厚度的函数而变化。
第一GaN外延层201的厚度也可以基本上根据期望的功能性而变化。如上所讨论的，同质外延生长可以使第一GaN外延层201能够生长为远厚于使用常规方法形成的层。通常，在一些实施方案中，厚度可以在例如0.5μm至100μm之间变化。在其他实施方案中厚度大于5μm。MPS二极管100所得的击穿电压可以根据实施方案而变化。一些实施方案提供了至少100V、300V、600V、1.2kV、1.7kV、3.3kV、5.5kV、13kV或20kV的击穿电压。
可以使用不同的掺杂剂来制造本文中所公开的n型和p型GaN外延层和结构。例如，n型掺杂剂可以包括硅、氧等。p型掺杂剂可以包括镁、铍、锌等。
图3示出形成埋置在第一GaN外延层201中的区域301。区域301具有与第一GaN外延层201不同的导电类型，由此形成MPS二极管100的P-i-N结构。在一个实施方案中，例如，区域301具有p+导电类型并且第一GaN外延层201具有n-导电类型。所述区域的掺杂剂浓度可以相对高，例如为约5×1017cm-3至约1×1019cm-3。另外，区域301的掺杂剂浓度可以作为厚度的函数是均匀的或不均匀的。
该实施方案中的区域可以通过注入形成，该注入可以使用针对GaN材料的各种注入技术中的任意技术来执行。例如某些注入技术被提供在题为“METHOD AND SYSTEM FOR DIFFUSION AND IMPLANTATIONIN GALLIUM NITRIDE BASED DEVICES”的申请第13/240877号中，其全部公开内容通过引用并入本文。
图4示出形成GaN衬底200下方的背面金属结构401。背面金属结构401可以为用作MPS二极管的阴极的接触的一层或更多层欧姆金属。例如，背面金属结构401可以包含钛铝(Ti/Al)欧姆金属。可以使用包括但不限于铝、镍、金及其组合等的其他金属和/或合金。在一些实施方案中，背面金属结构401的最外金属可以包括金、钽、钨、钯、银或铝，及其组合等。背面金属结构401可以使用各种方法(例如溅射、蒸镀等)中的任意方法来形成。
图5示出在一些区域301(包括区域301-1和一部分区域301-2)以及第一GaN外延层201的在这些区域之间的部分上形成接触金属结构501。接触金属结构501可以为一层或更多层金属和/或合金以与具有相对低的掺杂剂浓度的第一GaN外延层201建立肖特基势垒。另一方面，接触金属结构501可以形成与具有相对高的掺杂剂浓度的区域301-1的欧姆接触，形成MPS二极管的P-i-N部分。剩余的区域301-2和区域301-3可以提供用于MPS二极管的结扩展和/或边缘终端。接触金属结构501可以使用可以根据所使用的金属而变化的各种技术(包括具有后续蚀刻的沉积和/或剥离)来形成。在一些实施方案中，接触金属结构501可以包含镍、铂、钯、银、金等。
尽管在GaN结构和GaN外延层方面对本文中所提供的一些实施方案(例如，图2至图5中所示的实施方案)进行了讨论，但是本发明不限于这些特定的二元III-V族材料并且适用于更广泛的III-V族材料(特别是III族-氮化物材料)。另外，尽管在一些实施方案中示出了GaN衬底，但是本发明的实施方案不限于GaN衬底。其他III-V族材料(特别地，III族-氮化物材料)包括在本发明的范围内并且可以不仅替代所示的GaN衬底，而且替代本文中所述的其他GaN基层和结构。例如，二元III-V(例如，III族-氮化物)材料、三元III-V(例如，III族-氮化物)材料(例如InGaN和AlGaN)、四元III族-氮化物材料(例如AlInGaN)、这些材料的掺杂的变化方案等包括在本发明的范围内。
图6至图9示出用于制造具有通过外延层的蚀刻而形成的边缘终端结构的GaN中的MPS二极管的工艺。工艺可以从如图2所示的提供GaN衬底200和第一GaN外延层201的相同步骤开始。结构性质(例如掺杂剂浓度和厚度)可以根据期望的功能性而与图2至图5中所示的实施方案或类似的实施方案中的结构性质不同。
图6示出去除第一GaN外延层201的一部分以在第一GaN外延层201中形成开口601。如所示，第一GaN外延层201的剩余部分形成在开口601与GaN衬底200之间以及各个开口601本身之间的区域。这使得第一GaN外延层201的剩余部分能够形成用于MPS二极管的肖特基结和P-i-N结的各漂移区和本征区。第一GaN外延层201的去除可以通过使用蚀刻掩模(未示出但具有开口601的尺寸)的受控蚀刻来进行。在开口601中形成用于MPS二极管的P-i-N结和边缘终端结构的外延结构形成部分，所以第一GaN外延层201的去除可以设计为在第一GaN外延层201中的大约用于P-i-N结和边缘终端结构的期望的深度处停止。此外，移除过程可能涉及导致对于MPS二极管100的不同部分的不同深度的多个蚀刻步骤。可以使用电感耦合等离子体(ICP)蚀刻和/或其他常规的GaN蚀刻工艺。
图7示出在第一GaN外延层201的开口601中形成外延区701或结构。这些外延区701可以具有与第一GaN外延层201不同的导电类型。例如，如果第一GaN外延层201由n型GaN材料形成，则外延区701将由p型GaN材料形成，并且反之亦然，由此建立了MPS二极管100的P-i-N结构和边缘终端结构。在一些实施方案中，外延区701利用在第一GaN外延层201的部分之上的连续再生长来形成，结构的其他部分(例如外延区701之间的区域)的特征在于由于存在再生长掩模(未示出)而减少或未生长。本领域技术人员将认识到许多变化方案、修改方案和替代方案。
外延区701的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，外延区701的厚度为0.1μm至5μm。在其他实施方案中，外延区701的厚度为0.3μm至1μm。
外延区701可以高度掺杂，例如为约5×1017cm-3至约1×1019cm-3。另外，与其他外延层一样，根据期望的功能性，外延区701的掺杂剂浓度可以作为厚度的函数是均匀的或者非均匀的。在一些实施方案中，例如，掺杂剂浓度随厚度增加，使得掺杂剂浓度在靠近GaN衬底200处相对低并且随着距GaN衬底200的距离增加而增加。这样的实施方案在外延区701的可以在随后形成金属接触的顶部处提供了更高的掺杂剂浓度。其他实施方案利用重掺杂的接触层(未示出)以形成欧姆接触。
形成本文中所描述的外延区701以及其他层的一个方法可以通过使用原位蚀刻和扩散制备工艺的再生长工艺。这些制备工艺更完整地描述在2011年8月4日提交的美国专利申请第13/198666号中，其全部公开内容通过引用并入本文。
图8示出在GaN衬底200下方形成背面金属结构401。如图2至图5中所示的先前的实施方案，背面金属结构401可以为用作MPS二极管的阴极的接触的一层或更多层欧姆金属。例如，背面金属结构401可以包含钛铝(Ti/Al)欧姆金属。可以使用包括但不限于铝、镍、金及其组合等的其他金属和/或合金。在一些实施方案中，背面金属结构401的最外金属可以包括金、钽、钨、钯、银或铝，及其组合等。背面金属结构401可以使用各种方法(例如溅射、蒸镀等)中的任意方法来形成。
图9示出在一些外延区701(包括外延区域701-1和外延区701-2的一部分)上形成接触金属结构501。接触金属结构501也与第一GaN外延层201的在这些区之间的部分耦合。与图4中所示的实施方案类似，接触金属结构501可以为一层或更多层金属和/或合金以与具有相对低的掺杂剂浓度的第一GaN外延层201建立肖特基势垒。另一方面，接触金属结构501可以与具有相对高的掺杂剂浓度的区域701-1形成欧姆接触，形成MPS二极管的P-i-N部分。剩余的区域701-2和区域701-3可以提供用于MPS二极管的结扩展和/或边缘终端。可以使用与图4的实施方案中的接触金属结构501的材料和制造技术类似的材料和制造技术来形成接触金属结构501。
图10至图14示出用于制造具有通过附加外延层的形成和蚀刻而形成的边缘终端结构的GaN中的MPS二极管的工艺。工艺可以从如图2所示的提供GaN衬底200和第一GaN外延层201的相同步骤开始。结构性质(例如掺杂剂浓度和厚度)可以根据期望的功能性而与图2至图5和图6至图9中所示的实施方案中的结构性质不同或者类似。
图10示出形成耦合到第一GaN外延层201的第二GaN外延层1001。第二GaN外延层1001可以具有与第一GaN外延层201的导电性相反的导电类型。例如，如果第一GaN外延层201由n型GaN材料形成，则外延区701将由p型GaN材料形成，并且反之亦然。在一些实施方案中，使用随后可以用于形成MPS二极管的P-i-N和边缘终端结构的外延生长或再生长来形成第二GaN外延层701。本领域技术人员将认识到许多变化方案、修改方案和替代方案。
第二GaN外延层1001的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，第二GaN外延层1001的厚度在0.1μm与5μm之间。在其他实施方案中，第二GaN外延层1001的厚度在0.1μm与1μm之间。
第二GaN外延层1001可以高度掺杂，例如为约5×1017cm-3至约1×1019cm-3。另外，与其他外延层一样，根据期望的功能性，第二GaN外延层1001的掺杂剂浓度作为厚度的函数可以是均匀的或非均匀的。
图11示出去除第二GaN外延层1001(图10中所示的)的至少一部分以形成GaN外延区1101或结构。这些GaN外延区1101最终将用于形成P-i-N、结扩展和/或边缘终端结构，并且因此具有相应的大小并且通过各个GaN外延区1101之间的预定间隔1102相应地隔开。去除可以通过使用蚀刻掩模(未示出但具有GaN外延区1101的尺寸)的受控蚀刻来进行，该受控蚀刻设计为大约在第二GaN外延层1001与第一GaN外延层201之间的界面处停止。可以使用ICP蚀刻和/或其他常规GaN蚀刻工艺。在所示的实施方案中，用于去除GaN外延区1101的部分的材料去除工艺在第二GaN外延层1001与第一GaN外延层201之间的界面处终止。然而，在其他实施方案中，工艺可以在不同的深度处终止，例如，扩展到第一GaN外延层201的一部分中或留下第一GaN外延层201的一部分。
图12示出在GaN外延区1101之间的预定间隔1102中形成GaN外延结构1201。这些GaN外延结构1201可以具有与第一GaN外延层201相同的导电类型，也具有与第一GaN外延层201几乎相同的掺杂剂浓度。例如，在GaN外延区1101包括p+导电类型的实施方案中，第一GaN外延层201和GaN外延结构1201两者均可以具有n-导电类型。正如GaN外延区1101用于形成MPS二极管的P-i-N区的情况下，GaN外延结构1201设置为形成MPS二极管的肖特基接触。在一些实施方案中，利用在第一GaN外延层201的一部分之上的连续再生长来形成GaN外延结构1201，结构的其他部分(例如GaN外延区1101)的特征在于由于存在再生长掩模(未示出)而减少或未生长。
可以对所示的实施方案作出各种改变。例如，一些实施方案可以具有用于建立MPS二极管的肖特基接触的单个GaN外延结构1201，同时其他实施方案可以包括两个或更多个GaN外延结构1201。另外地或可替代地，尽管所示的实施方案示出GaN外延结构1201具有与GaN外延区1101几乎相同的高度，根据各种因素(例如制造能力、期望的功能性以及其他的问题)，GaN外延结构1201的高度可以大于或小于GaN外延区1101的高度。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
图13示出在GaN衬底200的下方形成背面金属结构401。与本文中所公开的其他实施方案一样，背面金属结构401可以为用作用于MPS二极管的阴极的接触的一层或更多层欧姆金属。背面金属结构401的组分及其大小和制造方法可以与以上所述的实施方案类似。
图14示出在GaN外延区1101的一部分(包括GaN外延区1101-1和外延GaN外延区1101-2的一部分)上形成接触金属结构501。接触金属结构501也与GaN外延结构1201中的至少一个耦合。与先前所公开的实施方案类似，接触金属结构501可以为一层或更多层金属和/或合金以建立与第一GaN外延层201的肖特基势垒和与GaN外延区1101-1的欧姆接触。剩余的GaN外延区1101-2和1101-3可以提供用于MPS二极管的结扩展和/或边缘终端。接触金属结构501可以与在先前的实施方案中所提供的第二金属结构501类似，具有类似的组成和制造方法。
结合图2至图5、图6至图9以及图10至图14中所示的制造工艺的描述所提供的实例利用了使用n型衬底生长n型漂移层的工艺流程。然而，本发明不限于该特定的构造。在其他实施方案中，利用具有p型掺杂的衬底。另外，实施方案可以使用具有相反导电类型的材料以提供具有不同功能性的器件。因而，尽管一些实例涉及被掺杂有硅的n型GaN外延层的生长，在其他实施方案中本文中所述的技术适用于高掺杂或轻掺杂材料、p型材料、被掺杂有除硅之外的掺杂剂(例如Mg、Ca、Be、Ge、Se、S、O、Te等)的材料的生长。本文中所讨论的衬底可以包括单个材料系统或者含有多个层的组合结构的多个材料系统。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
图15为示出根据本发明的实施方案的制造III族-氮化物材料的具有边缘终端结构的MPS二极管的方法的简化的流程图。参照图15，提供III族-氮化物衬底(1510)，其特征在于第一导电型和第一掺杂剂浓度。在实施方案中，III族-氮化物为具有n+导电类型的GaN衬底。方法还包括形成耦合到III族-氮化物衬底的第一表面的第一III族-氮化物外延层(例如，n型GaN外延层)(1520)。III族-氮化物衬底和第一III族-氮化物外延层的特征在于第一导电类型(例如n型导电性)并且第一III族-氮化物外延层的特征在于小于第一掺杂剂浓度的第二掺杂剂浓度。使用本文中所述的同质外延技术，第一III族-氮化物外延层的厚度可以比使用常规方法可获得的厚度更厚，例如，在约3μm与约100μm之间。
方法还包括通过将第二导电类型的掺杂剂注入到第一III族-氮化物外延层来形成多个第二导电类型的III族-氮化物区(例如p+导电类型的GaN外延层)(1530)。在多个III族-氮化物区中的每个之间可以沉积至少一个第一导电类型的III族-氮化物外延结构(例如，第一导电类型的第一III族-氮化物外延层的一部分)。如本文中所讨论的，多个第二导电类型的III族-氮化物区随后形成MPS二极管的P-i-N区和边缘终端结构。因此，III族-氮化物区的数量可以根据得到的器件中期望的P-i-N区和边缘终端结构的数量而变化。根据一些实施方案，边缘终端的数量可以从一个至七个或更多而变化。根据MPS二极管的物理特性和其他考虑，可以以各种方法中的任意方法对边缘终端结构进行塑造。MPS二极管的实施方案还可以具有两个或更多个P-i-N区。
继续图15的方法，形成电耦合到多个III族-氮化物区中的大于一个和III族-氮化物区之间的至少一个III族-氮化物外延结构的第一金属结构(1504)。还可以沉积第一金属结构并且进行图案化以重叠第一(例如，最近的)边缘终端结构。用于形成MPS二极管和边缘终端结构的各种外延层不一定随厚度在掺杂剂浓度上是均匀的，而是可以利用变化的掺杂分布，只要适合于特定的应用即可。可选地，形成电耦合到III族-氮化物衬底的第二表面的第二金属结构(1550)，提供用于MPS二极管的阴极。
应理解，图15中所示的具体步骤提供了根据本发明的实施方案的制造具有边缘终端结构的MPS二极管的特定方法。根据可替代的实施方案也可以执行其他顺序的步骤。例如，本发明的可替代的实施方案可以以不次序执行以上所概括的步骤。此外，图15中所示的单独步骤可以包括可以以各种次序执行的多个子步骤，只要适合于单独步骤即可。此外，根据特定的应用可以添加或去除附加的步骤。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
图16为示出根据本发明的另一实施方案的制造III族-氮化物材料的具有边缘终端结构的MPS二极管的方法的简化的流程图。与图15中所示的方法类似，提供具有第一导电类型和第一掺杂剂浓度的III族-氮化物衬底(1610)。方法还包括形成耦合到III族-氮化物衬底的第一III族-氮化物外延层(例如，n型GaN外延层)(1620)。在此，第一III族-氮化物外延层可以为本征层或非常轻掺杂的层以用作P-i-N二极管的本征区。
方法还包括通过去除第一III族-氮化物外延层的一部分以在第一III族-氮化物外延层中形成多个开口来形成多个第二导电类型的III族-氮化物区；并且使用外延再生长在多个开口中形成多个第二导电类型的III族-氮化物区(1603)。如上所述，去除可以通过蚀刻第一III族-氮化物外延层来进行。根据第一III族-氮化物外延层和多个III族-氮化物区的导电类型，多个III族-氮化物区形成MPS二极管中的P-i-N区的P部分或N部分。
继续图16的方法，形成电耦合到多个III族-氮化物区中的大于一个以及III族-氮化物区之间的至少一个III族-氮化物外延结构(例如，第一III族-氮化物外延层的一部分)的第一金属结构(1640)。与本文中所提供的其他实施方案一样，还可以沉积第一金属结构并且进行图案化以重叠最近的边缘终端结构。可选地，可以形成电耦合到III族-氮化物衬底的第二表面的第二金属结构(1650)，提供用于MPS二极管的阴极。
应理解，图16中所示的具体步骤提供了根据本发明的实施方案的制造具有边缘终端结构的MPS二极管的特定方法。也可以根据替代的实施方案执行其他顺序的步骤。例如，本发明的替代实施方案可以以不同次序执行以上概述的步骤。此外，图16中所示的单独步骤可以包括可以以各种次序进行的多个子步骤，只要适合于单独步骤即可。此外，根据特定的应用可以添加或去除附加的步骤。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
图17为示出根据本发明的又另一实施方案的制造III族-氮化物材料的具有边缘终端结构的P-i-N二极管的方法的简化的流程图。与图15和图16中所示的方法类似，提供了具有第一导电类型和第一掺杂剂浓度的III族-氮化物衬底(1710)。方法还包括形成耦合到III族-氮化物衬底的第一III族-氮化物外延层(例如，n型GaN外延层)(1720)。
方法还包括通过形成耦合到第一III族-氮化物外延层的第二导电型的第二III族-氮化物外延层来形成多个第二导电类型的III族-氮化物区，去除第二III族-氮化物外延层的至少一部分以形成在多个III族-氮化物区的每个之间具有至少一个预定间隔的多个III族-氮化物区，以及在至少一个预定间隔中形成至少一个III族-氮化物外延结构(1730)。与图15和图16中提供的方法不同，图17的方法在第一III族-氮化物外延层上方形成多个III族-氮化物区和至少一个III族-氮化物外延结构(沉积在III族-氮化物区之间)两者，其在考虑某些制造和其他考虑方面可以是优选的。
与以上所公开的实施方案类似，也形成电耦合到多个III族-氮化物区中的大于一个和III族-氮化物区之间的至少一个III族-氮化物外延结构的第一金属结构(1740)。与本文中所提供的其他实施方案一样，还可以沉积第一金属结构并且进行图案化以重叠最近的边缘终端结构。可选地，形成电耦合到III族-氮化物衬底的第二表面的第二金属结构(1750)，提供用于MPS二极管的阴极。
应该理解的是图17中所示的具体步骤提供了根据本发明的实施方案的制造具有边缘终端结构的MPS二极管的特定方法。根据可替代的实施方案也可以执行其他顺序的步骤。例如，本发明的替代实施方案可以以不同次序执行以上概述的步骤。此外，图17中所示的单独步骤可以包括可以以各种次序进行的多个子步骤，只要适合于单独步骤即可。此外，根据特定的应用可以添加或去除附加的步骤。本领域技术人员之一将认识到许多变化方案、修改方案和替代方案。
本领域技术人员之一将认识到对本文中所提供的示例的许多变化方案、修改方案和替代方案。如本文中所示，根据经边缘终端结构被提供有边缘终端的半导体器件的物理特征，边缘终端结构可以以各种形状和形式中的任意形状和形式设置。例如，在某些实施方案中，边缘终端结构可以不外接于半导体器件。另外地或可替代地，根据期望的功能性，本文中所提供的示例的导电类型可以反转(例如，用p型材料替代n型半导体材料，并且反之亦然)。考虑其他变化方案、修改方案和替代方案。
还应该理解的是本文中所描述的示例和实施方案仅为了示例目的并且依照其的各种修改和改变将暗示给本领域技术人员并且被包括在该申请的精神和范围以及所附权利要求的范围内。

Claims (23)

1.一种用于在氮化镓(GaN)基材料中制造混合P-i-N肖特基(MPS)二极管的方法，所述方法包括：
提供具有第一表面和第二表面的n型GaN基衬底；
形成耦合到所述n型GaN基衬底的所述第一表面的n型GaN基外延层；
形成具有多个p型GaN基区的GaN结构，在所述多个p型GaN基区中的各个p型GaN基区之间设置有至少一个n型GaN基外延区；以及
形成电耦合到所述多个p型GaN基区中的一个或更多个和所述至少一个n型GaN基外延区的第一金属结构，其中在所述第一金属结构与所述至少一个n型GaN基外延区之间产生肖特基接触。
2.根据权利要求1所述的方法，还包括形成电耦合到所述n型GaN基衬底的所述第二表面的第二金属结构。
3.根据权利要求1所述的方法，其中形成所述GaN基结构包括将p型掺杂剂注入到所述n型GaN基外延层中。
4.根据权利要求1所述的方法，其中形成所述GaN基结构包括：
去除所述n型GaN基外延层的一部分以在所述n型GaN外延层中形成多个开口；以及
利用外延再生长在所述多个开口中形成所述多个p型GaN基区。
5.根据权利要求1所述的方法，其中形成所述GaN结构包括：
形成耦合到所述n型GaN外延层的p型GaN外延层；
去除所述p型GaN外延层的至少一部分以形成所述多个p型GaN区，在所述多个p型GaN区中的各个p型GaN区之间具有预定间隔；以及
在所述多个p型GaN区中的每个之间的所述预定间隔中形成所述至少一个n型GaN外延区。
6.根据权利要求1所述的方法，其中所述n型GaN基衬底的特征在于第一n型掺杂剂浓度，所述n型GaN基外延层的特征在于第二n型掺杂剂浓度，所述第二n型掺杂剂浓度小于所述第一n型掺杂剂浓度。
7.根据权利要求1所述的方法，其中所述多个p型GaN基区中的至少一个配置为给所述MPS二极管提供边缘终端。
8.根据权利要求1所述的方法，其中所述多个p型GaN基区中的至少一个配置为给所述MPS二极管提供结终端扩展。
9.一种用于制造外延结构的方法，所述方法包括：
提供具有第一表面和第二表面的第一导电类型的III族-氮化物衬底；
形成耦合到所述III族-氮化物衬底的所述第一表面的所述第一导电类型的第一III族-氮化物外延层；
形成多个第二导电类型的III族-氮化物区，在所述多个III族-氮化物区中的每个之间具有至少一个所述第一导电类型的III族-氮化物外延结构；以及
形成电耦合到所述多个III族-氮化物区中的一个或更多个和所述至少一个III族-氮化物外延结构的第一金属结构，其中在所述第一金属结构与所述至少一个III族-氮化物外延结构之间产生肖特基接触。
10.根据权利要求9所述的方法，还包括形成电耦合到所述III族-氮化物衬底的所述第二表面的第二金属结构。
11.根据权利要求9所述的方法，其中形成所述多个III族-氮化物区包括将所述第二导电类型的掺杂剂注入到所述第一III族-氮化物外延层中。
12.根据权利要求9所述的方法，其中形成所述多个III族-氮化物区包括：
去除所述第一III族-氮化物外延层的一部分以在所述第一III族-氮化物外延层中形成多个开口；以及
在所述多个开口中外延再生长所述多个所述第二导电类型的III族-氮化物区。
13.根据权利要求9所述的方法，其中形成所述多个III族-氮化物区包括：
形成耦合到所述第一III族-氮化物外延层的所述第二导电类型的第二III族-氮化物外延层；
去除所述第二III族-氮化物外延层的至少一部分以形成所述多个III族-氮化物区，在所述多个III族-氮化物区中的每个之间具有至少一个预定间隔；以及
在所述至少一个预定间隔中形成所述至少一个III族-氮化物外延结构。
14.根据权利要求9所述的方法，其中所述III族-氮化物衬底的特征在于第一掺杂剂浓度，所述第一III族-氮化物外延层的特征在于第二n型掺杂剂浓度，所述第二n型掺杂剂浓度小于所述第一掺杂剂浓度。
15.根据权利要求9所述的方法，其中所述多个III族-氮化物区中的至少一个配置为给半导体器件提供边缘终端。
16.根据权利要求9所述的方法，其中所述多个III族-氮化物区中的至少一个配置为给半导体器件提供结终端扩展。
17.一种半导体结构，包括：
III族-氮化物衬底，所述III族-氮化物衬底具有第一侧和与所述第一侧相反的第二侧，其中所述III族-氮化物衬底的特征在于第一导电类型和第一掺杂剂浓度；
III族-氮化物外延结构，所述III族-氮化物外延结构包括：
耦合到所述III族-氮化物衬底的所述第一侧的第一III族-氮化物外延层；以及
多个第二导电类型的III族-氮化物区，所述多个III族-氮化物区具有在所述多个III族-氮化物区中的各个III族-氮化物区之间的至少一个所述第一导电类型的III族-氮化物外延区；以及
第一金属结构，所述第一金属结构电耦合到所述多个III族-氮化物区的一个或更多个和所述至少一个III族-氮化物外延区，其中在所述第一金属结构与所述至少一个III族-氮化物外延区之间产生肖特基接触。
18.根据权利要求17所述的半导体结构，还包括电耦合到所述III族-氮化物衬底的所述第二侧的第二金属结构。
19.根据权利要求17所述的半导体结构，其中：
所述多个III族-氮化物区包括埋置在所述第一III族-氮化物外延层中的多个所述第二导电类型的III族-氮化物外延结构；并且
所述至少一个III族-氮化物外延区包括所述第一III族-氮化物外延层的至少一部分。
20.根据权利要求17所述的半导体结构，其中：
所述多个III族-氮化物区包括在所述第一III族-氮化物外延层中的掺杂有所述第二导电类型的掺杂剂的多个区域；并且
所述至少一个III族-氮化物外延区包括所述第一III族-氮化物外延层的至少一部分。
21.根据权利要求17所述的半导体结构，其中：
所述多个III族-氮化物区包括形成在所述第一III族-氮化物外延层上的多个所述第二导电类型的III族-氮化物外延结构；并且
所述至少一个III族-氮化物外延区包括形成在所述第一III族-氮化物外延层上的至少一个所述第一导电类型的外延结构。
22.根据权利要求17所述的半导体结构，其中所述第一III族-氮化物外延层的特征在于第二掺杂剂浓度，所述第二掺杂剂浓度小于所述第一掺杂剂浓度。
23.根据权利要求17所述的半导体结构，所述多个III族-氮化物区的至少一个配置为给半导体器件提供边缘终端。
CN201280056163.0A 2011-10-11 2012-10-08 制造GaN混合P-I-N肖特基(MPS)二极管的方法 Pending CN103930974A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US13/270,641 US8933532B2 (en) 2011-10-11 2011-10-11 Schottky diode with buried layer in GaN materials
US13/270,606 US9224828B2 (en) 2011-10-11 2011-10-11 Method and system for floating guard rings in gallium nitride materials
US13/270,625 2011-10-11
US13/270,641 2011-10-11
US13/270,606 2011-10-11
US13/270,625 US8778788B2 (en) 2011-10-11 2011-10-11 Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
PCT/US2012/059245 WO2013055629A1 (en) 2011-10-11 2012-10-08 Method of fabricating a gan merged p-i-n schottky (mps) diode

Publications (1)

Publication Number Publication Date
CN103930974A true CN103930974A (zh) 2014-07-16

Family

ID=48082328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056163.0A Pending CN103930974A (zh) 2011-10-11 2012-10-08 制造GaN混合P-I-N肖特基(MPS)二极管的方法

Country Status (3)

Country Link
US (4) US8933532B2 (zh)
CN (1) CN103930974A (zh)
WO (2) WO2013055631A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171923B2 (en) 2011-10-11 2015-10-27 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
CN105810756A (zh) * 2016-04-25 2016-07-27 复旦大学 一种混合pin肖特基二极管及其制备方法
CN105870205A (zh) * 2016-04-25 2016-08-17 复旦大学 一种GaN基混合PIN肖特基二极管及其制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749015B2 (en) * 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US8822311B2 (en) 2011-12-22 2014-09-02 Avogy, Inc. Method of fabricating a GaN P-i-N diode using implantation
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8772144B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Vertical gallium nitride Schottky diode
US8772901B2 (en) 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US9159784B2 (en) * 2011-11-17 2015-10-13 Avogy, Inc. Aluminum gallium nitride etch stop layer for gallium nitride based devices
US8969926B2 (en) * 2011-12-09 2015-03-03 Avogy, Inc. Vertical GaN JFET with low gate-drain capacitance and high gate-source capacitance
US8716716B2 (en) 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
US9105579B2 (en) 2012-07-18 2015-08-11 Avogy, Inc. GaN power device with solderable back metal
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US8916871B2 (en) * 2012-09-12 2014-12-23 Avogy, Inc. Bondable top metal contacts for gallium nitride power devices
US8866148B2 (en) 2012-12-20 2014-10-21 Avogy, Inc. Vertical GaN power device with breakdown voltage control
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9159799B2 (en) * 2013-04-19 2015-10-13 Avogy, Inc. Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
JP6005306B2 (ja) 2014-04-28 2016-10-12 三菱電機株式会社 半導体装置
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
CN106356402A (zh) * 2016-08-31 2017-01-25 吉林麦吉柯半导体有限公司 具有Al‑Si3N4‑Ti/Ni/Ag结构的快恢复二极管
CN106601798A (zh) * 2016-12-30 2017-04-26 中国科学院微电子研究所 氮化镓基功率开关器件及其制作方法
DE112017007040T5 (de) 2017-02-10 2019-10-24 Mitsubishi Electric Corporation Halbleitereinheit
US11107933B2 (en) * 2018-03-06 2021-08-31 Teresa Oh Two-terminal device and lighting device using the same
CN111192928B (zh) * 2020-01-09 2021-08-13 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744326A (zh) * 2004-09-01 2006-03-08 住友电气工业株式会社 外延基底和半导体元件
US20060289891A1 (en) * 2005-06-28 2006-12-28 Hutchins Edward L Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
US20070096239A1 (en) * 2005-10-31 2007-05-03 General Electric Company Semiconductor devices and methods of manufacture
US20070235768A1 (en) * 2006-04-10 2007-10-11 Kazushi Nakazawa Semiconductor device
CN101290927A (zh) * 2007-04-20 2008-10-22 株式会社日立制作所 具有续流二极管的电路装置
US20090166677A1 (en) * 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof
CN101536194A (zh) * 2006-11-03 2009-09-16 克里公司 包括整流结分流器的功率开关半导体器件
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL268758A (zh) * 1960-09-20
US4982260A (en) * 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
SE0004377D0 (sv) * 2000-11-29 2000-11-29 Abb Research Ltd A semiconductor device and a method for production thereof
US6611002B2 (en) 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
ATE536635T1 (de) * 2004-07-08 2011-12-15 Semisouth Lab Inc Monolithischer vertikal- sperrschichtfeldeffekttransistor und aus siliziumcarbid hergestellte schottky- barrierendiode und herstellungsverfahren dafür
CN101405871A (zh) * 2004-11-24 2009-04-08 美高森美公司 用于宽禁带功率器件的结终端结构
US7355223B2 (en) * 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
JP5225549B2 (ja) 2006-03-15 2013-07-03 日本碍子株式会社 半導体素子
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
DE102007009227B4 (de) 2007-02-26 2009-01-02 Infineon Technologies Ag Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
CN102318045B (zh) 2008-02-14 2014-08-06 马克斯半导体股份有限公司 改良式击穿电压的边缘端点
US8357607B2 (en) 2009-03-11 2013-01-22 Panasonic Corporation Method for fabricating nitride-based semiconductor device having electrode on m-plane
WO2010148266A2 (en) * 2009-06-19 2010-12-23 Semisouth Laboratories, Inc. Vertical junction field effect transistors and diodes having graded doped regions and methods of making
CN101656260B (zh) 2009-09-08 2011-09-21 厦门市三安光电科技有限公司 一种抗静电氮化镓基发光器件及其制作方法
US9184305B2 (en) * 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744326A (zh) * 2004-09-01 2006-03-08 住友电气工业株式会社 外延基底和半导体元件
US20060289891A1 (en) * 2005-06-28 2006-12-28 Hutchins Edward L Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
US20070096239A1 (en) * 2005-10-31 2007-05-03 General Electric Company Semiconductor devices and methods of manufacture
US20070235768A1 (en) * 2006-04-10 2007-10-11 Kazushi Nakazawa Semiconductor device
CN101536194A (zh) * 2006-11-03 2009-09-16 克里公司 包括整流结分流器的功率开关半导体器件
CN101290927A (zh) * 2007-04-20 2008-10-22 株式会社日立制作所 具有续流二极管的电路装置
US20090166677A1 (en) * 2007-12-28 2009-07-02 Daisuke Shibata Semiconductor device and manufacturing method thereof
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171923B2 (en) 2011-10-11 2015-10-27 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
CN105810756A (zh) * 2016-04-25 2016-07-27 复旦大学 一种混合pin肖特基二极管及其制备方法
CN105870205A (zh) * 2016-04-25 2016-08-17 复旦大学 一种GaN基混合PIN肖特基二极管及其制备方法
CN105810756B (zh) * 2016-04-25 2019-05-31 复旦大学 一种混合pin肖特基二极管及其制备方法

Also Published As

Publication number Publication date
US20150179733A1 (en) 2015-06-25
WO2013055631A1 (en) 2013-04-18
US9196679B2 (en) 2015-11-24
US20160043198A1 (en) 2016-02-11
WO2013055629A1 (en) 2013-04-18
US8933532B2 (en) 2015-01-13
US20130087835A1 (en) 2013-04-11
US20130087879A1 (en) 2013-04-11
US9224828B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
CN103930974A (zh) 制造GaN混合P-I-N肖特基(MPS)二极管的方法
JP6721401B2 (ja) エピタキシャル成長による半導体デバイスの製作
US9397186B2 (en) Method of fabricating a gallium nitride merged P-I-N schottky (MPS) diode by regrowth and etch back
CN103875075B (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US9525039B2 (en) Method of fabricating a merged P-N junction and schottky diode with regrown gallium nitride layer
CN105405897A (zh) 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
US9171923B2 (en) Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode
US9117839B2 (en) Method and system for planar regrowth in GAN electronic devices
US9070790B2 (en) Vertical semiconductor device and method of manufacturing thereof
US8785975B2 (en) GAN vertical superjunction device structures and fabrication methods
JP2006352006A (ja) 整流素子およびその製造方法
CN104321880A (zh) 电流孔径二极管及其制作方法
CN104916705A (zh) Jfet及其制造方法
CN108565291A (zh) 基于横向外延过生长的GaN超级结二极管制作方法
JP2011142355A (ja) 整流素子
KR101590477B1 (ko) 경사 이온 주입을 이용한 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법
US20230369445A1 (en) Vertical power devices having mesas and etched trenches therebetween
KR20130125530A (ko) 고전압 반도체 소자의 구조 및 그 제조 방법
KR20160012463A (ko) 수직형 질화물계 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140716