CN103875075B - 利用再生长沟道的GaN垂直JFET的方法和系统 - Google Patents

利用再生长沟道的GaN垂直JFET的方法和系统 Download PDF

Info

Publication number
CN103875075B
CN103875075B CN201280044944.8A CN201280044944A CN103875075B CN 103875075 B CN103875075 B CN 103875075B CN 201280044944 A CN201280044944 A CN 201280044944A CN 103875075 B CN103875075 B CN 103875075B
Authority
CN
China
Prior art keywords
iii
epitaxial layer
family nitride
type
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280044944.8A
Other languages
English (en)
Other versions
CN103875075A (zh
Inventor
伊舍克·C·克孜勒亚尔勒
聂辉
安德鲁·P·爱德华兹
林达·罗马诺
大卫·P·布尔
理查德·J·布朗
托马斯·R·普朗蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avoji Abc Co ltd
New Era Power System Co ltd
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN103875075A publication Critical patent/CN103875075A/zh
Application granted granted Critical
Publication of CN103875075B publication Critical patent/CN103875075B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种垂直的第III族氮化物场效应晶体管，包括：包含第一第III族氮化物材料的漏极；电耦合到漏极的漏极接触部；以及耦合到漏极的包含第二第III族氮化物材料的漂移区。该场效应晶体管还包括：耦合到漏极并且沿垂直方向与漏极相邻布置的包含第三第III族氮化物材料的沟道区；至少部分包围沟道区的栅极区。该场效应晶体管还包括：耦合到沟道区的源极；以及电耦合到源极的源极接触部。沟道区沿垂直方向布置在漏极与源极之间使得在垂直的第III族氮化物场效应晶体管的操作期间的电流流动沿着垂直方向，并且沟道区沿栅极区的第二表面的至少一部分延伸。

Description

利用再生长沟道的GaN垂直JFET的方法和系统
相关申请的交叉引用
以下常规美国专利申请（包括本申请）为同时提交的，并且将其他申请的全部公开内容出于所有目的通过引用并入本申请中：
·申请号13/198655，2011年8月4日提交，题为“METHOD AND SYSTEM FOR GANVERTICAL JFET UTILIZING A REGROWN GATE”；
·申请号13/198659，2011年8月4日提交，题为“METHOD AND SYSTEM FOR A GANVERTICAL JFET UTILIZING A REGROWN CHANNEL”；和
·申请号13/198,666，2011年8月4日提交，题为“METHOD AND SYSTEM FORFORMATION OF P-N JUNCTIONS IN GALLIUM NITRIDE BASED ELECTRONICS”。
背景技术
功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以调节电能的形式（例如，从交流到直流，从一个电压电平到另一电压电平或者以一些其他方式）。这样的器件可以在宽范围的功率电平（从可移动器件中的几毫瓦到高压输电系统中的几百兆瓦）内操作。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和操作该改善的电子系统的方法存在需求。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及形成垂直的结型场效应晶体管（JFET）。仅通过示例的方式，本发明已经应用于制造使用氮化镓（GaN）基外延层的常断型垂直JFET的方法和系统。该方法和技术可以应用于可以提供常断型或者常通型功能性的包括n沟道垂直JFET和p沟道垂直JFET的各种化合物半导体系统。
根据本发明的一个实施方案，提供了一种用于制造垂直JFET的方法。该方法包括：提供氮化镓（GaN）衬底；形成耦合到GaN衬底的n型GaN外延层；以及形成耦合到n型GaN外延层的p型GaN外延层。p型GaN外延层的特征在于p型掺杂剂浓度。该方法还包括：移除p型GaN外延层的至少一部分以露出n型GaN外延层的一部分；形成耦合到p型GaN外延层的至少一部分和n型GaN外延层的n型GaN沟道区；以及形成耦合到n型GaN沟道区的n型GaN外延结构。该方法还包括：形成电耦合到GaN衬底的第一金属结构；形成电耦合到p型GaN外延层的第二金属结构；以及形成电耦合到n型GaN外延结构的第三金属结构。
根据本发明的另一实施方案，提供了一种用于制造外延结构的方法。该方法包括：提供第III族氮化物衬底；以及形成耦合到第III族氮化物衬底的第一导电类型的第一第III族氮化物外延层。第一第III族氮化物外延层具有第一掺杂剂浓度。该方法还包括形成耦合到第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层。第二第III族氮化物外延层具有第二掺杂剂浓度。该方法还包括：移除第二第III族氮化物外延层的至少一部分以露出第一第III族氮化物外延层的表面；以及形成耦合到第一第III族氮化物外延层的表面的第一导电类型的第III族氮化物外延沟道区。第III氮化物外延沟道区具有第三掺杂剂浓度。
根据本发明的一个具体实施方案，提供了一种垂直的第III族氮化物场效应晶体管。该垂直的第III族氮化物场效应晶体管包括：包含第一第III族氮化物材料的漏极；电耦合到漏极的漏极接触部；和耦合到漏极的包含第二第III族氮化物材料的漂移区。该垂直的第III族氮化物场效应晶体管还包括：耦合到漏极并且沿垂直方向与漏极相邻布置的包含第三第III族氮化物材料的沟道区；以及至少部分包围沟道区的栅极区，该栅极区具有耦合到漂移区的第一表面和在栅极区域的与第一表面相反的一侧上的第二表面。该垂直的第III族氮化物场效应晶体管还包括：电耦合到栅极区的栅极接触部；耦合到沟道区的源极；和电耦合到源极的源极接触部。沟道区沿垂直方向布置在漏极与源极之间使得在垂直的第III族氮化物场效应晶体管的操作期间的电流流动沿着垂直方向，并且沟道区沿栅极区的第二表面的至少一部分延伸。
通过本发明的方法实现了优于常规技术的许多益处。例如，与常规技术相比，本发明的实施方案能够使用更厚的第III族氮化物半导体层，这可以得到能够在比常规器件的操作电压更高的电压下操作的器件。另外， 本发明的实施方案提供了可以使得器件具有更高的功率密度、更低的电容以及总体上更好的性能的垂直晶体管结构。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行详细描述。
附图说明
图1A至图1B为示出根据本发明的一个实施方案的垂直JFET的操作功能性的简化横截面图；
图2至图9为示出根据本发明的一个实施方案的垂直的结型场效应晶体管（JFET）的制造的简化横截面图；
图10至图17为示出根据本发明的另一实施方案的垂直JFET的制造的简化横截面图；
图18为示出根据本发明的一个实施方案的具有再生长栅极区的垂直JFET的制造方法的简化流程图；
图19为示出根据本发明的一个实施方案的具有再生长沟道区的垂直JFET的制造方法的简化流程图。
具体实施方式
本发明的实施方案涉及电子器件。更具体地，本发明涉及形成垂直的结型场效应晶体管（JFET）。仅通过示例的方式，本发明已经应用于制造使用氮化镓（GaN）基外延层的常断型垂直JFET的方法和系统。该方法和技术可以应用于可以提供常断功能性或者常通功能性的包括n沟道垂直JFET和p沟道垂直JFET的各种化合物半导体系统。
GaN基电子器件和光电子器件正经历快速发展。与GaN以及相关的合金和异质结构相关联的期望特性包括对于可见光发射和紫外光发射的高带隙能量、有利的传输特性（例如，高电子迁移率和高饱和速率）、高击穿电场以及高热导率。根据本发明的实施方案，利用在拟块体（pseudo-bulk）GaN衬底上的氮化镓（GaN）外延生长来制造不能使用常规技术制造的GaN基半导体器件。例如生长GaN的常规方法包括使用异质衬底例如碳化硅（SiC）。这可由于GaN层与异质衬底之间的热膨胀系数和晶格常数的不同而限制生长在异质衬底上的可用GaN层的厚度。 GaN与异质衬底之间的界面处的高缺陷密度进一步使制造包括功率电子器件（例如JFET和其他场效应晶体管）的垂直器件的尝试复杂化。
反之，在本文中所描述的实施方案中利用在块体GaN衬底上的同质外延GaN层来提供比常规技术和器件优异的特性。例如，对于给定的背景掺杂水平N，电子迁移率μ更高。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式（1）所示：
其中q为元电荷。
在块体GaN衬底上的同质外延GaN层所提供的另一优异特性为对于雪崩击穿的高临界电场。高临界电场使得与具有较低临界电场的材料相比能够在更小的长度L上支持更大的电压。电流流经更小的长度与低电阻率导致比其他材料更低的电阻R，原因是电阻可以通过以下公式确定：
其中A为沟道或电流路径的横截面积。
通常，在器件的关断状态中需要支持高电压的器件的物理尺寸与使电流在导通状态下经过具有低电阻的相同器件的能力之间存在折衷。在许多情况下GaN在使该折衷最小化和使性能最大化方面比其他材料优选。另外，与在不匹配的衬底上生长的层相比，在块体GaN衬底上生长的GaN层具有低缺陷密度。低缺陷密度会产生优异的热导率、较少的陷阱相关的效应（例如动态导通电阻）以及更好的可靠性。
所预期的垂直器件结构之一为垂直JFET。取决于掺杂水平、物理尺寸、导电类型（例如，n型或p型材料）以及其他因素，垂直JFET可以设计为具有常断功能性或常通功能性。常断型垂直JFET由于其在电压未施加到栅极的情况下防止电流流动的能力而特别有用，该常断型垂直JFET可以用作用于在电力应用中使用的垂直JFET的安全装置等。
常断型垂直JFET可以以各种方式制造。例如，可以通过p+栅极在任一侧上对从源极到漏极的n型电流路径进行栅控。通过足够低的背景掺杂以及由于p+栅极中的高空穴浓度引起的高正电荷，沟道可以在零偏压下载流子耗尽或夹断。在将正电压施加到栅极时，沟道可以重新打开以使 器件导通。因而，在本发明的实施方案中，因为电流穿过栅控区在源极与漏极之间垂直地流动而将垂直JFET称为垂直的结型场效应晶体管。
除支持高电压的能力、低电阻JFET应用之外，本文中所描述的GaN垂直JFET可以在其他方面与常规垂直JFET不同。例如，改变制造模式，可以利用用于制造垂直JFET的其他半导体（例如SiC）。此外，GaN外延层的使用可以考虑到在垂直JFET的各个层内作为厚度的函数的非均匀掺杂剂浓度，这可以优化器件的性能。
图1A至图1B为示出根据本发明的一个实施方案的垂直JFET100的操作功能性的简化横截面图。参照图1A，提供了漏极101。根据图1A所示的本发明的实施方案，衬底为n型GaN衬底，但本发明不限于该特定材料。在其他实施方案中，使用具有p型掺杂的衬底。另外，尽管图1A中示出了GaN衬底，但是本发明的实施方案不限于GaN衬底。其他第III-V族材料，特别是第III族氮化物材料包括在本发明的范围内并且不仅可以替换示出的GaN衬底，也可以替换本文中所描述的其他GaN基层和GaN基结构。作为实施例，二元第III-V族（例如，第III族氮化物）材料、三元第III-V族（例如，第III族氮化物）材料（例如InGaN和AlGaN）以及四元第III-V族（例如，第III族氮化物）材料（例如AlInGaN）均包含在本发明的范围内。另外，实施方案可以使用具有相反导电类型的材料来为器件提供不同的功能性。例如，本文中所提供的实施方案专注于形成具有n型漏极区和沟道区的JFET。然而，可以以对本领域技术人员明显的类似方式通过使用具有相反导电性的材料（例如，用n型材料替代p型材料，并且反之亦然）形成p型JFET。
耦合到漏极101的为n型GaN材料的漂移区103。漂移区103提供了在器件的导通状态中电流可以沿着垂直方向从漏极流到耦合到漂移区103的沟道区108的媒介。在关断状态中，漂移区提供了用于支持由源极或栅极与漏极之间的电压梯度产生的电场的媒介。沟道区108也可以包括n型GaN材料，该材料尽可能宽以使当垂直JFET100导通时的附加电阻最小，但足够窄以在垂直JFET100关断时提供足够的电流夹断。将沟道区108耦合到包含重掺杂的n型GaN材料的源极106。
至少部分包围沟道区108的为形成栅极104区（如所示出的可以耦合到漂移区103的至少一部分）的p型GaN材料。栅极104的p型GaN材料与沟道区108和漂移区103的n型材料形成具有相应耗尽区109的p-n结。最后，可以在漏极101、栅极104以及源极106上分别设置由包含多 种金属的一层或更多层导电体形成的接触部102、接触部105以及接触部107以将垂直JFET100电耦合到电路（未示出）。
垂直JFET100的操作描述如下。图1A示出可以为操作的默认模式的关断的垂直JFET。如图1A中所示，耗尽区109在沟道中的位置120处交叠，防止了电流从漏极101流过沟道区到达源极106。
图1B示出导通的垂直JFET，意味着耗尽区109分离，使得在电压VD和Vs分别施加到漏极接触部102和源极接触部107时电流沿着垂直方向110从漏极101穿过漂移区103和沟道区108流到达源极106。在该实施方案中，施加到栅极104的电压VG的施加通过降低耗尽区109的尺寸使得垂直JFET导通并且由此提供了穿过沟道108的电流路径。
垂直JFET100为常通型还是常断型可以取决于垂直JFET100的不同特征，例如沟道区108的宽度、沟道区108和栅极104的掺杂剂浓度等。例如，如果沟道区足够宽和/或掺杂剂浓度足够高，可以形成常通型垂直JFET，在该情况下在施加到栅极104的电压VG为0V时耗尽区109可以不夹断电流。常通型垂直JFET100可以在VG到达负阈值电压时关断。可替代地，对于常断型垂直JFET，当VG为0V时沟道夹断，并且常断型垂直JFET100可以在VG到达正阈值电压时导通。
图2至图9示出用于制造利用蚀刻外延层以形成垂直JFET的沟道的第一种垂直JFET的过程。在一些实施方案中，该垂直JFET称为具有再生长栅极的垂直JFET。
参照图2，在GaN衬底200上形成第一GaN外延层201。如以上所示，GaN衬底200可以为其上生长有第一GaN外延层201的拟块体GaN材料。GaN衬底200的掺杂剂浓度（例如，掺杂密度）可以变化。例如，GaN衬底200可以具有掺杂剂浓度为从1×1017cm-3至1×1019cm-3的n+导电类型。尽管GaN衬底200示出为包括单一材料组成，但是可以设置多层作为衬底的一部分。此外，在外延生长过程期间可以使用粘合层、缓冲层以及其他层（未示出）。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
第一GaN外延层201的特性也可以根据期望的功能性而变化。第一GaN外延层201可以用作用于垂直JFET100的漂移区，并且因此可以为相对低掺杂材料。例如，第一GaN外延层201可以具有掺杂剂浓度为从1×1014cm-3至1×1018cm-3的n导电类型。此外，掺杂剂浓度可以为均一的， 或者可以例如根据漂移区的厚度而变化。
第一GaN外延层201的厚度也可以根据期望的功能性而大幅变化。如上所述，同质外延生长可以使第一GaN外延层201能够生长为远厚于使用常规方法形成的层。通常，在一些实施方案中，厚度可以在0.5μm至100μm之间变化（例如，大于5μm的厚度）。得到的垂直JFET100的击穿电压可以根据实施方案而变化。一些实施方案提供了至少100V、300V、600V、1.2kV、1.7kV、3.3kV、5.5kV、13kV或20kV的击穿电压。
可以使用不同的掺杂剂来制造本文中所公开的n型和p型GaN外延层和结构。例如，n型掺杂剂可以包含硅、氧等。p型掺杂剂可以包含镁、铍、锌等。
图3示出在第一GaN外延层201之上形成第二GaN外延层301。最终构成垂直JFET100的沟道的第二GaN外延层301可以具有低掺杂剂浓度。在许多实施方案中，根据垂直JFET100的期望阈值电压，第二GaN外延层301的掺杂剂浓度可以等于或小于第一GaN外延层201的掺杂剂浓度。另外，第二GaN外延层301与第一GaN外延层201可以为相同的导电类型。如关于第一GaN外延层201所讨论的（并且对后续层同样适用），在外延生长期间可以对所制造的特定的器件结构适当地使用粘合层、缓冲层等。
第二GaN外延层301的厚度也可以根据期望的功能性而变化。在一些实施方案中，厚度可以在0.25μm至10μm之间。在其他实施方案中，第二GaN外延层301的厚度可以在2μm至5μm之间。
与第一GaN外延层201类似，第二GaN外延层301的掺杂剂浓度可以是均匀的或非均匀的。在一些实施方案中，掺杂剂浓度可以随着第二GaN外延层301的厚度而变化。例如，第二GaN外延层301中的掺杂剂浓度可以随着与第一GaN外延层201距离的增加而增加。在其他实施方案中，掺杂可以在两个或更多个值（或非掺杂区）之间调整，得到层的期望的平均掺杂浓度。
图4示出在第二GaN外延层301之上形成第三GaN外延层401。最终可以构成垂直JFET100的源极的第三GaN外延层401可以为与第一GaN外延层201和第二GaN外延层301相同导电类型的高度掺杂的外延层。通常，第三GaN外延层401的掺杂剂浓度可以超过第一GaN外延层 201和第二GaN外延层301的掺杂剂浓度。例如，第三GaN外延层401的n型掺杂剂浓度可以等于或大于1×1018cm-3。
第三GaN外延层401的厚度可以影响垂直JFET100的接触电阻和电流特性。在一些实施方案中，厚度可以在至5μm之间，例如2μm。在其他实施方案中，第三GaN外延层401的厚度可以为0.5μm，或者在0.3μm至0.7μm之间。
图5为示出在制造第一种垂直JFET的过程中移除第二外延层和第三外延层的至少一部分以形成沟道区和源极区的简化横截面图。如图5所示，将第二GaN外延层301和第三GaN外延层401中的至少一部分移除以分别形成沟道区501和源极区502。可以通过设计来在大约第二GaN外延层301与第一GaN外延层201之间的界面处停止的利用蚀刻掩模（未示出，但具有源极区502的尺寸）的受控蚀刻来执行移除。然而，由于第一GaN外延层201与第二GaN外延层301之间的相似性，蚀刻可以穿透第一GaN外延层201的一部分和/或没有移除部分第二GaN外延层301的一部分，这对垂直JFET100的性能的影响可以忽略。可以使用感应耦合等离子体（ICP）蚀刻和/或其他常规GaN蚀刻工艺。
根据用于形成沟道区501的工艺，得到的沟道区501的侧壁503的特征可以变化。在一些实施方案中，侧壁503可以为垂直的。在其他实施方案中，侧壁503与第一GaN外延层201的上表面505或通过移除工艺露出的其他层之间的外角504可以大于90度，如图5所示，在该情况下沟道区501的横截面轮廓可以为梯形。大于90度的外角504可以有利于后续层的沉积和/或再生长，并且可以通过使得能够更好地控制侧壁503和上表面505相交的位置附近的电场来帮助提升性能。在一些实施方案中，移除轮廓（例如，蚀刻轮廓）可以生成为凹角的轮廓。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
沟道区501的宽度506（在沟道的底部测量的）可以根据许多因素（例如垂直JFET100的期望的功能性、沟道区501的掺杂剂浓度以及其他因素）而变化。例如，对于沟道区501掺杂剂浓度在1×1014cm-3至1×1017cm-3之间的常断型垂直JFET，沟道区501的宽度506可以在0.5μm至10μm之间。在其他实施方案中，沟道区501的宽度506可以小于5μm、小于3μm等。对于常通型垂直JFET，沟道区501的宽度506可以更大。
图6示出第四GaN外延层601的形成。形成垂直JFET100的栅极部分的第四GaN外延层601具有不同于沟道区501的导电类型。例如， 如果沟道区501由n型GaN材料形成，则第四GaN外延层601将由p型GaN材料形成，并且反之亦然。在一些实施方案中，由于再生长掩模（未示出）的存在，所以用来形成栅极区的层601为在器件的一部分之上的连续再生长层，而其他区的特征在于生长减少的或没有生长。如图6所示，源极区502在再生长期间受保护。在其他实施方案中，在整个衬底之上连续再生长，然后移除部分再生长层以露出源极区502。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
第四GaN外延层601的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，第四GaN外延层601的厚度在0.1μm至5μm之间。在其他实施方案中，第四GaN外延层601的厚度在0.3μm至1μm之间。
第四GaN外延层601可以是高度掺杂的，例如在约5×1017cm-3至约1×1019cm-3的范围内。另外，与其他外延层一样，第四GaN外延层601的掺杂剂浓度可以是均匀的或者根据厚度是非均匀的。在一些实施方案中，掺杂剂浓度随厚度而增加，使得掺杂剂浓度在第一GaN外延层201和沟道区501附近相对低并且随着与第一GaN外延层201和沟道区501的距离增加而增加。这样的实施方案在可以随后形成金属接触部的第四GaN外延层601的顶部处提供更高的掺杂剂浓度。
形成第四GaN外延层601以及本文中所描述的其他层的一种方法可以为通过使用原位蚀刻和扩散制备工艺的再生长工艺。在以上引用的美国专利申请第13/198666号中描述了这些制备工艺。
图7示出在GaN衬底200下面形成金属结构701。金属结构701可以为用作用于垂直JFET100的漏极的接触部的一层或更多层的欧姆金属。例如，金属结构701可以包含钛-铝（Ti/Al）欧姆金属。可以使用包括但不限于铝、镍、金及其组合等的其他金属和/或合金。在一些实施方案中，金属结构701的最外面的金属可以包括金、钽、钨、钯、银或铝，及其组合等。金属结构701可以使用例如溅射、蒸镀等的各种方法中的任意方法来形成。
图8示出在第四GaN外延层601上形成附加金属结构801。附加金属结构801可以为包括与金属结构701类似的金属和/或合金的一层或更多层的欧姆金属。附加金属结构801形成在第四GaN外延层601上以用作垂直JFET100的栅极接触部。附加金属结构801可以使用可以根据所使用的金属而变化的各种技术来形成，所述各种技术包括剥离和/或伴随 后续蚀刻的沉积。示例的金属包括镍-金（Ni/Au）等。
图9示出在附加金属结构801和源极区502上分别形成附加金属结构901和附加金属结构902。附加金属结构901和附加金属结构902可以使用用于形成图8的附加金属结构801的相同技术来形成，并且也可以包括类似的金属和/或合金。形成在源极区502上的附加金属结构902可以用作垂直JFET100的源极接触部。
图10至图17示出用于制造图17所示的包括使用再生长工艺制造的沟道的第二种垂直JFET1700的过程。第二种垂直JFET的掺杂剂浓度、厚度以及其他特征可以与就图2至图8所讨论的第一种垂直JFET100的相应特征类似。因而，图10至图17所示的包括层和金属的结构可以与图2至图8中的结构具有相似性。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
图10为示出在GaN衬底1000上形成第一GaN外延层1001以形成具有再生长沟道1700的垂直JFET的漂移区的简化横截面图。第一GaN外延层1001可以为低掺杂，并且GaN衬底1000可以为具有更高掺杂剂浓度的GaN拟块体衬底。第一GaN外延层1001和GaN衬底1000的物理特征可以分别与图2的第一GaN外延层201和GaN衬底200类似。
图11示出在第一GaN外延层1001之上形成第二GaN外延层1101。最终可以构成垂直JFET1700的栅极的第二GaN外延层1101可以为具有与第一GaN外延层1001不同的导电类型的高度掺杂外延层。例如，在n沟道垂直JFET中，第二GaN外延层1101可以包括p+GaN外延层，并且第一GaN外延层1001可以包括n-GaN外延层。掺杂剂浓度、掺杂剂均匀性和层厚度可以与以上就图4所描述的第三GaN外延层401类似。
图12示出移除第二GaN外延层1101的至少一部分以露出第一GaN外延层1001的表面1201。该移除可以设置为在第一GaN外延层1001的表面处停止，但是移除（例如蚀刻）也可以穿透第一GaN外延层1001的一部分。可以使用ICP蚀刻或其他合适的GaN蚀刻工艺。
因为将在第一GaN外延层1001的表面1201上形成垂直JFET1700的沟道区，所以第二GaN外延层1101的移除的部分的尺寸限定了垂直JFET1700的沟道宽度。如先前所述，垂直JFET1700的沟道宽度可以根据各种因素（例如垂直JFET1700的期望的功能性、沟道区的掺杂剂浓度等）而变化。例如，常断型垂直JFET可以具有小于3μm、小于5μm、 或小于10μm的沟道宽度，在一些实施方案中沟道宽度在0.5μm至3μm之间。对于常通型JFET，沟道宽度可以更大。
图13示出形成在第二GaN外延层1101的移除的部分中的GaN沟道区1301的形成。GaN沟道区1301可以通过第一GaN外延层1001的露出表面1201上的GaN再生长来形成。因为再生长工艺可以包括横向生长，所以如果GaN沟道区1301的厚度超过第二GaN外延层1101的厚度，则GaN沟道区1301可以在第二GaN外延层1101的一个或更多个上表面1302中的至少一部分之上延伸。这样的横向生长在许多垂直JFET应用中是可接受的。
图14示出在GaN沟道区1301之上形成GaN外延结构1401。最终可以构成垂直JFET1700的源极的GaN外延结构1401可以为具有与第一GaN外延层1001和GaN沟道区1301相同导电类型的高度掺杂的外延层。掺杂剂浓度、掺杂剂均匀性和层厚度可以与以上就图4所描述的第三GaN外延层401类似。
图15示出与GaN衬底1000耦合的金属结构1501的形成。金属结构1501提供了用于垂直JFET1700的栅极接触部。金属结构1501的形成和组成可以与就图7所描述的金属结构701类似。
图16示出在第二GaN外延层1101上形成附加金属结构1601。附加金属结构1601用作垂直JFET1700的栅极接触部，并且附加金属结构1601的形成和组成可以与就图8所描述的附加金属结构801类似。
最后，参照图17，示出分别在附加金属结构1601和GaN外延结构1401上的附加金属结构1701和附加金属结构1702的形成。这些附加金属结构1701、1702可以使用与用来形成图16的附加金属结构1601的相同的技术来形成，并且也可以包含类似的金属和/或合金。因为附加金属结构1601可以充分形成与第二GaN外延层1101的接触，所以如果期望，可以省略附加金属结构1601。形成在GaN外延结构1401上的附加金属结构1702可以用作垂直JFET1700的源极接触部。
尽管与图2至图9中所示的第一种垂直JFET100类似，但是图10至图17中所描述的第二种垂直JFET在设计上具有若干个不同特征。例如，垂直JFET1700包括在外延生长期间沉积（而非如垂直JFET100所提供的再生长）的栅极材料（第二GaN外延层1101），在栅极材料与漂移区（第一GaN外延层1001）之间的p-n结的界面处提供更少缺陷。在 一些实施方案中，GaN沟道区1301和漂移区的界面处的缺陷对得到的垂直JFET1700的性能具有降低的影响，原因是界面未形成高质量的p-n结。
图18为示出制造根据本发明的一个实施方案的具有再生长栅极区的垂直JFET的方法的简化流程图。在一些实施方案中，垂直JFET称为受控开关器件。参照图18，提供第III族氮化物衬底（1810）。在一个实施方案中，第III族氮化物为n型GaN衬底。该方法也包括形成耦合到第III族氮化物衬底的第一第III族氮化物外延层（例如，n型GaN外延层）（1812）。第一第III族氮化物外延层的特征在于第一掺杂剂浓度，例如n型掺杂。使用本文中所描述的同质外延技术，第一第III族氮化物外延层的厚度可以厚于使用常规技术可获得的厚度，例如，在约3μm至约100μm之间，更具体地，在约1μm至80μm之间。
该方法还包括形成耦合到第一第III族氮化物外延层的第二第III族氮化物外延层（例如，GaN外延层）（1814）。第二第III族氮化物外延层具有相同类型并且小于或等于第一掺杂剂浓度的第二掺杂剂浓度，例如，具有比第一外延层更低掺杂浓度的n型掺杂。
该方法包括形成耦合到第二第III族氮化物外延层的第三第III族氮化物外延层（例如，GaN层）（1816）。第三第III族氮化物外延层具有相同类型并且大于第一掺杂剂浓度的第三掺杂剂浓度，例如，具有比第二外延层更高掺杂浓度的n型层。该方法还包括移除第三第III族氮化物外延层的至少一部分和第二第III族氮化物外延层的至少一部分以形成第二第III族氮化物外延层的沟道区（1818）。移除工艺可以包括可包括物理蚀刻部分以及化学蚀刻部分的掩模和蚀刻工艺。
另外，该方法包括形成耦合到沟道区的具有与第一第III族氮化物外延层相反类型的外延层（例如，p型GaN层）（1820）。该外延层形成至少部分围绕之前制造的沟道区的栅极区。形成电耦合到第III族氮化物衬底的第一金属结构（1822），形成电耦合到相反类型的外延层的第二金属结构（1824），以及形成电耦合到第三第III族氮化物外延层的第三金属结构（1826）。如图9所示，这些金属结构提供了与垂直JFET的漏极、源极以及栅极的电连接性。各外延层在作为厚度的函数的掺杂剂浓度上不一定是均匀的，而是对具体的应用可以使用变化的掺杂分布。
应该理解，图18中所示的具体步骤提供了制造根据本发明的实施方案的具有再生长的栅极区的垂直JFET的具体方法。根据替代方案也可以 执行其他的步骤次序。例如，本发明的替代实施方案可以以不同顺序执行以上所列的步骤。此外，图18所示的单个步骤可以包括对于单个步骤可以以各种适当的次序进行的多个子步骤。此外，根据具体的应用，可以添加或移除附加步骤。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
图19为示出制造根据本发明的一个实施方案的具有再生长沟道区的垂直JFET的方法的简化流程图。该方法包括提供氮化镓（GaN）衬底（1910）并且形成耦合到GaN衬底的n型GaN外延层（1912）。n型GaN外延层的特征在于第一n型掺杂剂浓度并且可以具有从约3μm至约100μm的厚度。可以使用包含硅或氧的各种n型掺杂剂。该方法也包括形成耦合到n型GaN外延层的p型GaN外延层（1914）。p型GaN外延层的特征在于p型掺杂剂浓度。
该方法还包括移除p型GaN外延层的至少一部分以露出n型GaN外延层的一部分（1916）。n型GaN外延层的该部分可以为外延层的初始表面或外延层的内部。另外，方法包括形成耦合到p型GaN外延层的至少一部分和n型GaN外延层的n型GaN沟道区（1918）。在一些实施方案中，沟道区的形成利用其中n型GaN沟道区的厚度大于p型GaN外延层的厚度的再生长工艺并且再生长包括横向再生长。
方法包括形成耦合到n型GaN沟道区的n型GaN外延结构（1920），以及形成与GaN衬底、p型GaN外延层以及n型GaN外延结构的接触部（1922）。在一些实施方案中，n型GaN外延层的特征在于第一n型掺杂剂浓度并且n型GaN外延结构的特征在于大于第一n型掺杂剂浓度的第三n型掺杂剂浓度。在一些特定实施方案中，第一n型掺杂剂浓度、第二n型掺杂剂浓度或第三n型掺杂剂浓度中的至少之一随厚度变化而变化。
应该理解，图19中所示的具体步骤提供了制造根据本发明的实施方案的具有再生长沟道区的垂直JFET的具体方法。根据替代实施方案也可以执行步骤的其他次序。例如，本发明的替代实施方案可以以不同顺序执行以上所列的步骤。此外，图19所示的单个步骤可以包括对于单个步骤可以以各种适当的次序进行的多个子步骤。此外，根据具体的应用，可以增加或移除附加步骤。本领域技术人员应当认识到许多变化方案、修改方案以及替代方案。
也应该理解，本文中所述的实施例和实施方案仅为说明性目的并且本 领域技术人员可提出根据实施例和实施方案的各种修改和改变并且所述各种修改和改变包括在该申请的精神和范围以及所附权利要求的范围之内。

Claims (20)

1.一种用于制造垂直JFET的方法，所述方法包括：
提供GaN衬底；
形成耦合到所述GaN衬底的n型GaN外延层；
形成耦合到所述n型GaN外延层的p型GaN外延层，其中所述p型GaN外延层的特征在于p型掺杂剂浓度；
移除所述p型GaN外延层的至少一部分以露出所述n型GaN外延层的一部分；
形成耦合到所述p型GaN外延层的至少一部分和所述n型GaN外延层的n型GaN沟道区；
形成耦合到所述n型GaN沟道区的n型GaN外延结构；
形成电耦合到所述GaN衬底的第一金属结构；
形成电耦合到所述p型GaN外延层的第二金属结构；以及
形成电耦合到所述n型GaN外延结构的第三金属结构。
2.根据权利要求1所述的方法，其中所述n型GaN外延层的厚度在1μm至100μm之间。
3.根据权利要求2所述的方法，其中所述n型GaN沟道区的厚度大于所述p型GaN外延层的厚度。
4.根据权利要求1所述的方法，其中所述n型GaN外延层的特征在于第一n型掺杂剂浓度，所述n型GaN外延结构的特征在于大于所述第一n型掺杂剂浓度的第三n型掺杂剂浓度。
5.根据权利要求4所述的方法，其中所述第一n型掺杂剂浓度或所述第三n型掺杂剂浓度中至少之一作为厚度的函数而变化。
6.根据权利要求1所述的方法，其中所述n型GaN外延层包含含有硅和氧中至少之一的n型掺杂剂。
7.一种用于制造外延结构的方法，所述方法包括：
提供第III族氮化物衬底；
形成耦合到所述第III族氮化物衬底的第一导电类型的第一第III族氮化物外延层，其中所述第一第III族氮化物外延层具有第一掺杂剂浓度；
形成耦合到所述第一第III族氮化物外延层的第二导电类型的第二第III族氮化物外延层，其中所述第二第III族氮化物外延层具有第二掺杂剂浓度；
移除所述第二第III族氮化物外延层的至少一部分以露出所述第一第III族氮化物外延层的表面；以及
形成耦合到所述第一第III族氮化物外延层的所述表面的第一导电类型的第III族氮化物外延沟道区，其中：
所述第III族氮化物外延沟道区具有第三掺杂剂浓度，以及
所述第III族氮化物外延沟道区耦合到所述第二第III族氮化物外延层以使得所述第二第III族氮化物外延层形成用于所述第III族氮化物外延沟道区的栅极区。
8.根据权利要求7所述的方法，还包括形成耦合到所述第III族氮化物外延沟道区的所述第一导电类型的第III族氮化物外延结构，所述第III族氮化物外延结构具有大于所述第一掺杂剂浓度的掺杂剂浓度。
9.根据权利要求8所述的方法，还包括形成与所述第III族氮化物衬底接触的金属结构。
10.根据权利要求8所述的方法，还包括形成与所述第二第III族氮化物外延层接触的金属结构。
11.根据权利要求8所述的方法，还包括形成与所述第III族氮化物外延结构接触的金属结构。
12.根据权利要求7所述的方法，其中所述第一导电类型为n型，所述第二导电类型为p型。
13.根据权利要求7所述的方法，其中所述第一掺杂剂浓度、所述第二掺杂剂浓度或所述第三掺杂剂浓度中至少之一为非均匀的。
14.根据权利要求7所述的方法，其中所述第一第III族氮化物外延层的厚度在1μm至100μm之间。
15.一种垂直的第III族氮化物场效应晶体管，包括：
包含第一第III族氮化物材料的漏极：
电耦合到所述漏极的漏极接触部；
耦合到所述漏极的包含第二第III族氮化物材料的漂移区；
耦合到所述漏极并且沿垂直方向布置在所述漏极之上的包含第三第III族氮化物材料的沟道区；
至少部分包围所述沟道区的栅极区，所述栅极区具有耦合到所述漂移区的第一表面以及在所述栅极区的与所述第一表面相反的一侧上的第二表面，其中所述沟道区与所述漂移区的边界在所述垂直方向上未在所述栅极区的所述第一表面之下延伸；
电耦合到所述栅极区的栅极接触部；
耦合到所述沟道区的源极；以及
电耦合到所述源极的源极接触部；
其中所述沟道区沿所述垂直方向布置在所述漏极与所述源极之间，使得在所述垂直的第III族氮化物场效应晶体管的操作期间的电流流动沿着所述垂直方向，并且所述沟道区沿所述栅极区的所述第二表面的至少一部分延伸。
16.根据权利要求15所述的垂直的第III族氮化物场效应晶体管，其中所述第一第III族氮化物材料包括n型衬底。
17.根据权利要求15所述的垂直的第III族氮化物场效应晶体管，其中所述第二第III族氮化物材料包括掺杂剂浓度小于或等于所述第一第III族氮化物材料的掺杂剂浓度并且厚度大于1μm的n型GaN外延层。
18.根据权利要求15所述的垂直的第III族氮化物场效应晶体管，其中所述沟道区的沿正交于所述漂移区的厚度的方向测量的宽度小于5μm。
19.根据权利要求15所述的垂直的第III族氮化物场效应晶体管，其中所述栅极区包含p型第III族氮化物材料。
20.根据权利要求15所述的垂直的第III族氮化物场效应晶体管，其中所述栅极区还电耦合到所述漂移区。
CN201280044944.8A 2011-08-04 2012-08-03 利用再生长沟道的GaN垂直JFET的方法和系统 Active CN103875075B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/198,659 2011-08-04
US13/198,659 US8969912B2 (en) 2011-08-04 2011-08-04 Method and system for a GaN vertical JFET utilizing a regrown channel
PCT/US2012/049520 WO2013020051A1 (en) 2011-08-04 2012-08-03 Method and system for a gan vertical jfet utilizing a regrown channel

Publications (2)

Publication Number Publication Date
CN103875075A CN103875075A (zh) 2014-06-18
CN103875075B true CN103875075B (zh) 2017-09-08

Family

ID=47626402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280044944.8A Active CN103875075B (zh) 2011-08-04 2012-08-03 利用再生长沟道的GaN垂直JFET的方法和系统

Country Status (3)

Country Link
US (2) US8969912B2 (zh)
CN (1) CN103875075B (zh)
WO (1) WO2013020051A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184305B2 (en) 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
US9093395B2 (en) 2011-09-02 2015-07-28 Avogy, Inc. Method and system for local control of defect density in gallium nitride based electronics
US9006800B2 (en) 2011-12-14 2015-04-14 Avogy, Inc. Ingan ohmic source contacts for vertical power devices
US8866200B2 (en) * 2012-02-21 2014-10-21 Robert Newton Rountree JFET ESD protection circuit for low voltage applications
US8841708B2 (en) 2012-05-10 2014-09-23 Avogy, Inc. Method and system for a GAN vertical JFET with self-aligned source metallization
US8716078B2 (en) 2012-05-10 2014-05-06 Avogy, Inc. Method and system for a gallium nitride vertical JFET with self-aligned gate metallization
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9041109B2 (en) 2013-09-19 2015-05-26 International Business Machines Corporation Field effect transistor including a recessed and regrown channel
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
WO2015179671A1 (en) 2014-05-21 2015-11-26 Arizona Board Of Regents On Behalf Of Arizona State University Iii-nitride based n polar vertical tunnel transistor
US9847233B2 (en) 2014-07-29 2017-12-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9406536B1 (en) * 2015-06-29 2016-08-02 Hermes-Epitek Corp. Method and system for manufacturing semiconductor epitaxy structure
CN105870193B (zh) * 2016-05-26 2019-01-01 中山汉臣电子科技有限公司 一种坚固的功率半导体场效应晶体管结构
CN116705861A (zh) * 2016-09-09 2023-09-05 美国联合碳化硅公司 具有改进的阈值电压控制的沟槽垂直jfet
CN118299444A (zh) * 2024-04-16 2024-07-05 红与蓝半导体(佛山)有限公司 一种垂直jfet异质光电晶体管及其制备方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262296A (en) 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4587712A (en) 1981-11-23 1986-05-13 General Electric Company Method for making vertical channel field controlled device employing a recessed gate structure
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
CA2395608C (en) 1999-12-24 2010-06-22 Sumitomo Electric Industries, Ltd. Junction field effect transistor and method of manufacturing the same
JP2001244456A (ja) 2000-02-28 2001-09-07 Nec Corp 化合物半導体装置およびその製造方法
JP4234016B2 (ja) 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
JP4122880B2 (ja) 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
JP2004103656A (ja) 2002-09-05 2004-04-02 Sony Corp 半導体装置及び半導体装置の製造方法
KR100484486B1 (ko) 2002-10-18 2005-04-20 한국전자통신연구원 질화물 반도체 전계 효과 트랜지스터 및 그 제조방법
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US8089097B2 (en) 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US20050067630A1 (en) * 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
US7439609B2 (en) 2004-03-29 2008-10-21 Cree, Inc. Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures
US7439595B2 (en) 2004-11-30 2008-10-21 Matsushita Electric Industrial Co., Ltd. Field effect transistor having vertical channel structure
US7355223B2 (en) 2005-03-04 2008-04-08 Cree, Inc. Vertical junction field effect transistor having an epitaxial gate
US7279368B2 (en) 2005-03-04 2007-10-09 Cree, Inc. Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
JP4916671B2 (ja) 2005-03-31 2012-04-18 住友電工デバイス・イノベーション株式会社 半導体装置
JP4939797B2 (ja) * 2005-11-01 2012-05-30 ルネサスエレクトロニクス株式会社 スイッチング半導体装置
KR100742988B1 (ko) 2005-11-25 2007-07-26 (주)더리즈 ｐ형 질화갈륨계 디바이스 제조방법
US7314799B2 (en) 2005-12-05 2008-01-01 Semisouth Laboratories, Inc. Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
JP2008053448A (ja) 2006-08-24 2008-03-06 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
WO2008062800A1 (fr) 2006-11-20 2008-05-29 Panasonic Corporation Dispositif à semi-conducteur et son procédé d'entraînement
US20080142811A1 (en) 2006-12-13 2008-06-19 General Electric Company MOSFET devices and methods of fabrication
US7719055B1 (en) 2007-05-10 2010-05-18 Northrop Grumman Systems Corporation Cascode power switch topologies
JP5208463B2 (ja) 2007-08-09 2013-06-12 ローム株式会社 窒化物半導体素子および窒化物半導体素子の製造方法
JP5444608B2 (ja) 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
JP5032965B2 (ja) 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8815744B2 (en) 2008-04-24 2014-08-26 Fairchild Semiconductor Corporation Technique for controlling trench profile in semiconductor structures
US7977713B2 (en) * 2008-05-08 2011-07-12 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US7985986B2 (en) 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
JP4730422B2 (ja) 2008-10-24 2011-07-20 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP5735429B2 (ja) 2008-11-05 2015-06-17 パワー・インテグレーションズ・インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
WO2010056952A1 (en) 2008-11-14 2010-05-20 S.O.I.Tec Silicon On Insulator Technologies Methods for improving the quality of structures comprising semiconductor materials
US8030188B2 (en) 2008-12-05 2011-10-04 Electronics And Telecommunications Research Institute Methods of forming a compound semiconductor device including a diffusion region
JP4700125B2 (ja) * 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2013513252A (ja) 2009-12-08 2013-04-18 エスエス エスシー アイピー、エルエルシー 打込みされた側壁を有する半導体デバイスを製造する方法およびそれによって製造されたデバイス
JP4985760B2 (ja) * 2009-12-28 2012-07-25 住友電気工業株式会社 半導体装置およびその製造方法
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
WO2011163318A2 (en) 2010-06-23 2011-12-29 Cornell University Gated iii-v semiconductor structure and method
JP2012084739A (ja) 2010-10-13 2012-04-26 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US8969912B2 (en) 2011-08-04 2015-03-03 Avogy, Inc. Method and system for a GaN vertical JFET utilizing a regrown channel
US9136116B2 (en) 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US9184305B2 (en) 2011-08-04 2015-11-10 Avogy, Inc. Method and system for a GAN vertical JFET utilizing a regrown gate
US8502234B2 (en) * 2011-11-04 2013-08-06 Agovy, Inc. Monolithically integrated vertical JFET and Schottky diode
US8716078B2 (en) 2012-05-10 2014-05-06 Avogy, Inc. Method and system for a gallium nitride vertical JFET with self-aligned gate metallization
US8981432B2 (en) 2012-08-10 2015-03-17 Avogy, Inc. Method and system for gallium nitride electronic devices using engineered substrates
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices

Also Published As

Publication number Publication date
US9324844B2 (en) 2016-04-26
US20150132899A1 (en) 2015-05-14
US20130032812A1 (en) 2013-02-07
CN103875075A (zh) 2014-06-18
WO2013020051A1 (en) 2013-02-07
US8969912B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN103875075B (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
CN104011865B (zh) 在GaN材料中制造浮置保护环的方法及系统
US7595241B2 (en) Method for fabricating silicon carbide vertical MOSFET devices
US8969180B2 (en) Method and system for junction termination in GaN materials using conductivity modulation
US9117850B2 (en) Method and system for a gallium nitride vertical JFET with self-aligned source and gate
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
US7491627B2 (en) III-nitride device and method with variable epitaxial growth direction
CN104904019B (zh) 用于氮化镓垂直晶体管的方法和系统
CN105144392B (zh) 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法
CN103930974A (zh) 制造GaN混合P-I-N肖特基(MPS)二极管的方法
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN105103295B (zh) 具有垂直漂移区的横向GaN JFET
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
US9029210B2 (en) GaN vertical superjunction device structures and fabrication methods
KR20140013618A (ko) 질화물 반도체 소자 및 이의 제조 방법
US20230307529A1 (en) Support shield structures for trenched semiconductor devices
CN110085675A (zh) 一种hemt增强型器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20181226

Address after: California, USA

Patentee after: New Era Power System Co.,Ltd.

Address before: California, USA

Patentee before: Avoji (ABC) Co.,Ltd.

Effective date of registration: 20181226

Address after: California, USA

Patentee after: Avoji (ABC) Co.,Ltd.

Address before: California, USA

Patentee before: AVOGY, Inc.

TR01 Transfer of patent right