KR20140013618A - 질화물 반도체 소자 및 이의 제조 방법 - Google Patents

질화물 반도체 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20140013618A
KR20140013618A KR1020120081423A KR20120081423A KR20140013618A KR 20140013618 A KR20140013618 A KR 20140013618A KR 1020120081423 A KR1020120081423 A KR 1020120081423A KR 20120081423 A KR20120081423 A KR 20120081423A KR 20140013618 A KR20140013618 A KR 20140013618A
Authority
KR
South Korea
Prior art keywords
layer
algan layer
gan layer
forming
algan
Prior art date
Application number
KR1020120081423A
Other languages
English (en)
Inventor
황의진
장태훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020120081423A priority Critical patent/KR20140013618A/ko
Publication of KR20140013618A publication Critical patent/KR20140013618A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

질화물 반도체 소자 및 이의 제조 방법이 개시된다. 본 발명의 실시 예들은 이종접합 구조의 질화물 반도체 소자를 제조함에 있어서, undoped, carbon doped, Fe doped GaN을 선택적으로 성장하거나, GaN 위에 패턴을 만든 후 AlGaN 장벽층을 재성장함으로써, 수직형 소자를 구현할 수 있고, 칩(Chip)의 면적을 효율적으로 사용할 수 있다. 본 발명의 실시 예들은, 전력 소자에서 중요한 특성인 On 저항을 낮출 수 있다. 또, 본 발명의 실시 예들은, 드레인 전극을 n형 AlGaN의 바닥에 형성시켜 수직형 구조를 구현함으로써, 열 방출이 쉬어 패키지가 수평형 소자에 비해서 간단한 장점이 있다.

Description

질화물 반도체 소자 및 이의 제조 방법{NITRIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 수직형 구조를 가지는 질화물 반도체 소자 및 이의 제조 방법에 관한 것이다.
질화물 반도체는 광대역 밴드 갭 화합물 반도체로서, 가시 범위와, 넓게는 자외선 범위까지 광을 방출하는 것이 가능하다. 청자색 레이저 다이오드 및 청색 발광 다이오드는 광 픽업 장치, 신호등, 퍼블릭 디스플레이, 액정의 백라이트, 조명에 이르기까지 넓은 분야에서 사용되고 있다.
질화물 반도체는 실리콘에 비해 높은 임계 전계, 낮은 온(on) 저항, 고온, 고주파 동작 특성이 주목되어, 차세대 반도체 소자의 재료로 선행 연구되고 있다.
고출력 전력 소자에는, 일반적으로 금속 산화막 반도체 전계 효과 트랜지스터(Metal-Oxide Semiconductor Field-Effect-Transistor; MOSFET)와, 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor; IGBT)가 있다. 또한, 갈륨 나이트라이드(Gallium Nitride; GaN) 계열로는, 고전자 이동도 트랜지스터(High Electron Mobility Transistor; HEMT), 이종 접합 전계 효과 트랜지스터(Heterojunction Field-Effect Transistor; HFET) 및 MOSFET 등의 소자가 연구되고 있다.
HEMT는, 높은 전자의 이동도를 이용하여 고주파 특성의 통신 소자 등에 이용되고 있다. 반면, MOSFET의 경우에는, 좋은 게이트 산화막의 부재와, 선택적으로 P형, 혹은 N형 영역을 만들기 위한 이온 주입 및 열 확산 공정의 어려움 등으로 인해, 소자의 특성이 GaN이 갖는 물질적 특성에 비해 그 효과가 두드러지지 못하고 있다.
도 1은 이종 접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 나타내는 예시도이다. 도 1을 참조하면, 일반적인 HFET는 기판(1), 상기 기판 상에 형성된 제1 GaN층(2), 상기 제1 GaN층 상에 형성되는 AlGaN층(3), 상기 AlGaN층 상에 형성되는 제2 GaN층(4), 상기 제2 GaN층 상에 형성되는 게이트(Gate) 전극(5), 소스(Source) 전극(6) 및 드레인(Drain) 전극(7)을 포함한다.
일반적인 HFET는 쇼트키(schottky) 게이트 전극을 통해 드레인 전극에서 소스 전극으로 흐르는 2DEG(Two-Dimensional Electron Gas) 전류를 스위칭(switching) 동작한다.
일반적인 HFET 소자의 경우, 게이트 동작을 이용한 쇼트키 특성의 퀄리티가 소자의 스위칭 특성에 커다란 영향을 줄 수 있다. 따라서, 게이트 쪽 누설 전류(leakage)를 최소화하고, 공핍 영역을 확대하는 역할이 무엇보다 중요하다. 또한 이종 접합 구조에서의 2DEG 채널의 전류 흐름을 평상시에서는 턴-오프(turn-off) 되도록 문턱 전압(공급 전압)을 양의 방향으로 이동시키는 기술이 필요하다.
한편, 고내압 GaN HFET 소자는 수평형 소자이므로, 게이트, 소스, 드레인의 3 전극이 모두 기판 표면에 형성되어 전극의 크기가 곧 소자의 크기를 결정하게 된다. 그러나, 고내압을 위해서는 전극 사이의 거리는 어느 정도 확보되어야 하고, 면적을 줄이기 위해서는 비교적 넓은 면적을 차지하는 소스, 드레인을 줄여야 한다.
또한, 고내압을 위해서 전계(field) 완화를 위한 field plate를 소스 혹은 게이트와 연결시켜 제작하는 소자가 많다. 이는, 소자 표면 쪽에서 전계를 완화하는 목적이므로, 기판 방향에서도 혹은 드레인 쪽에서도 전계를 완화하는 구조로 제작할 수 있다.
HFET의 구조 특성상 수평형 소자이므로, 게이트, 소스, 드레인의 세 전극이 모두 기판 표면에 제작되어 대전류 소자를 제작하기 위해서는 소자 면적이 넓어져 Si소자보다 뛰어난 GaN의 재료로서의 이점을 잘 살리지 못한다. 또, HFET의 채널로 사용되는 2DEG층이 수평 방향으로 형성된다.
본 발명의 실시 예들은 수직형 소자를 구현하여 칩의 면적을 효율적으로 사용하고, 온 저항을 낮춘 질화물 반도체 소자 및 이의 제조 방법을 제공하는 데에 일 목적이 있다.
본 발명의 실시 예들은 수평형 소자의 문제점인 면적을 감소시킴과 동시에 전류량을 증가시키는 수직형 구조를 가지는 질화물 반도체 소자 및 이의 제조 방법을 제공하는 데에 그 목적이 있다.
본 발명의 실시 예들은 2차원 전자 가스 채널을 수평 방향뿐만 아니라 수직 방향에도 형성되도록 한 수직형 구조를 가지는 질화물 반도체 소자 및 이의 제조 방법을 제공하는 데에 그 목적이 있다.
본 발명의 실시 예들에 따른 질화물 반도체 소자는, 기판 위에 형성되는 제1 AlGaN층과, 2차원 전자 가스 채널을 구비하고, 상기 제1 AlGaN층 위에 형성되는 GaN층과, 상기 GaN층 위에 형성되는 제2 AlGaN층과, 상기 제1 AlGaN층 하부에 형성되고, 메탈로 이루어진 드레인 전극과, 상기 제2 AlGaN층 위에 각각 형성되는 게이트 전극 및 소스 전극을 포함하고, 상기 2차원 전자 가스 채널은, 상기 GaN층과 상기 제2 AlGaN층의 접촉면을 따라 수평 방향 및 수직 방향으로 형성된다.
일 실시 예에 따른 질화물 반도체 소자는, 기판 위에 형성되는 제1 AlGaN층과, 상기 제1 AlGaN층 위에 형성되는 GaN층과, 상기 GaN층의 식각된 리세스 영역 및 상기 GaN층 위에 형성되는 제2 AlGaN층과, 상기 제1 AlGaN층 하부에 형성되고, 메탈로 이루어진 드레인 전극과, 상기 제2 AlGaN층 위에 각각 형성되는 게이트 전극 및 소스 전극을 포함하여 구성된다.
상기 제1 AlGaN층은, n형 AlxGa1 - xN층이고, 0≤x≤1,일 수 있다.
상기 GaN층은, 도핑되지 아니한 GaN층이거나, 또는 카본, 아이언, 마그네슘, 및 이들의 조합 중 하나로 도핑된 고저항 GaN층일 수 있다.
상기 GaN층에는 일정 폭을 가진 줄무늬 패턴이 형성될 수 있다. 여기서, 상기 질화물 반도체 소자에는, 상기 줄무늬 패턴이 식각되어 상기 리세스 영역이 형성될 수 있다.
다른 실시 예에 따른 질화물 반도체 소자는, 기판 위에 형성되는 제1 AlGaN층과, 상기 제1 AlGaN층 위에 형성되는 GaN층과, 상기 GaN층의 식각된 리세스 영역에 형성되는 제2 AlGaN층과, 상기 제1 AlGaN층 하부에 형성되고, 메탈로 이루어진 드레인 전극과, 상기 제2 AlGaN층 위에 각각 형성되는 게이트 전극 및 소스 전극을 포함하여 구성되고, 상기 GaN층은, 상기 제1 AlGaN층 위에 선택적 성장에 의해 형성될 수 있다.
상기 실시 예들에 따른 질화물 반도체 소자에 있어서, 상기 게이트 전극은, 상기 제2 AlGaN층 위에 형성되는 게이트 절연막층을 포함하여 구성될 수 있다.
상기 실시 예들에 따른 질화물 반도체 소자는, 상기 제2 AlGaN층 위에 형성되는 p형 GaN층을 더 포함하여 구성될 수 있다. 여기서, 상기 게이트 전극은, 상기 p형 GaN층 위에 형성된다.
일 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계와, 상기 제1 AlGaN층 위에 GaN층을 형성하는 단계와, 상기 GaN층을 식각하여 리세스 영역을 형성하는 단계와, 상기 리세스 영역 및 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계와, 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계와, 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계와, 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계를 포함하여 구성된다.
상기 리세스 영역을 형성하는 단계는, 상기 GaN층 위에 일정 폭을 가진 줄무늬 패턴을 형성하고, 상기 줄무늬 패턴을 식각하여 상기 리세스 영역을 형성할 수 있다.
다른 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계와, 상기 제1 AlGaN층 위에 선택적으로 GaN층을 성장하여 형성하는 단계와, 상기 제1 AlGaN층의 일부와 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계와, 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계와, 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계와, 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계를 포함하여 구성된다.
상기 실시 예들에 따른 질화물 반도체 소자의 제조 방법은, 상기 제2 AlGaN층 위에 게이트 절연막층을 형성하는 단계를 더 포함하여 구성될 수 있다.
상기 실시 예들에 따른 질화물 반도체 소자의 제조 방법은, 상기 제2 AlGaN층 위에 p형 GaN층을 형성하는 단계를 더 포함하여 구성될 수 있다.
본 발명의 실시 예들은 이종접합 구조의 질화물 반도체 소자를 제조함에 있어서, undoped, carbon doped, Fe doped GaN을 선택적으로 성장하거나, GaN 위에 패턴을 만든 후 AlGaN 장벽층을 재성장함으로써, 수직형 소자를 구현할 수 있고, 칩(Chip)의 면적을 효율적으로 사용할 수 있다.
본 발명의 실시 예들은, 전력 소자에서 중요한 특성인 On 저항을 낮출 수 있다. 또, 본 발명의 실시 예들은, 드레인 전극을 n형 AlGaN의 바닥에 형성시켜 수직형 구조를 구현함으로써, 열 방출이 쉬어 패키지가 수평형 소자에 비해서 간단한 장점이 있다.
본 발명의 실시 예들은, 수평 방향뿐만 아니라 수직 방향으로 2차원 전자 가스 채널이 형성되도록 함으로써, 소스에서 드레인으로 수직 방향으로 흐르도록 하고, 전류의 증가로 인한 소자 면적의 감소가 가능하여 질화물 반도체 소자의 이점을 최대한 활용할 수 있도록 한다.
본 발명의 실시 예들은 게이트 전극에 절연막이나 p형 GaN층을 구비하여 질화물 반도체 소자를 수직형으로 형성함과 동시에 노멀리 오프(Normally Off)를 구현한다.
도 1은 이종 접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 보인 예시도;
도 2는 일 실시 예에 따른 질화물 반도체 소자의 구조를 보인 도;
도 3은 일 실시 예에 따른 질화물 반도체 소자의 제조 방법을 개략적으로 보인 흐름도;
도 4a 내지 도 4e는 일 실시 예에 따른 질화물 반도체를 제조하는 동작을 설명하기 위한 예시도들;
도 5는 다른 실시 예에 따른 질화물 반도체 소자의 제조 방법을 개략적으로 보인 흐름도;
도 6 및 도 7은 다른 실시 예들에 따른 질화물 반도체 소자의 구조를 보인 도;
도 8은 본 발명의 실시 예들에 따른 반도체 소자를 유닛 셀 단위로 보인 도; 및
도 9는 복수의 질화물 반도체 소자를 제조함에 따른 각 전극의 배치를 보인 도이다.
첨부한 도면들을 참조하면, 본 발명의 실시 예들에 따른 질화물 반도체 소자는, 제1 AlGaN층과, GaN층과, 제2 AlGaN층, 그리고 게이트 전극, 소스 전극, 드레인 전극을 포함하여 구성된다.
제1 AlGaN층(10)은 기판(1) 위에 형성된다. GaN층(20)은, 2차원 전자 가스 채널(2 Dimensional Electron Gas; 2DEG)을 구비하고, 상기 제1 AlGaN층 위에 형성된다. 제2 AlGaN층(30)은 GaN층(20) 위에 형성된다. 드레인 전극(60)은 제1 AlGaN층(10) 하부에 형성되고, 메탈로 이루어진다. 게이트 전극(40) 및 소스 전극(50)은 제2 AlGaN층(30) 위에 각각 형성된다.
여기서, 2차원 전자 가스 채널은, GaN층(20)과 제2 AlGaN층(30)의 접촉면을 따라 형성되는데, 본 발명에 있어서 2차원 전자 가스 채널은 수평 방향 및 수직 방향으로 형성된다.
제1 AlGaN층(10)의 일부와 제2 AlGaN층(30)의 일부가 서로 접촉할 수 있다. 즉, GaN층(20)에 리세스 영역이 형성되어 분리되고, 리세스 영역에도 제2 AlGaN층이 형성되어 제1 AlGaN층의 일부와 접촉될 수 있다.
도 2를 참조하면, 일 실시 예에 따른 질화물 반도체 소자를 설명한다.
제1 AlGaN층(10)은 기판(1) 위에 형성되고, GaN층(20)은 제1 AlGaN층(10) 위에 형성되며, 제2 AlGaN층(30)은 GaN층(20)의 식각된 리세스 영역 및 GaN층(20) 위에 형성된다. 드레인 전극(60)은 제1 AlGaN층(10) 하부에 형성되고, 메탈로 이루어진다. 게이트 전극(40) 및 소스 전극(50)은 제2 AlGaN층(30) 위에 각각 형성된다.
기판(1)은 사파이어 기판 등과 같은 절연성 기판일 수 있다. 또, 기판(1)은 갈륨 나이트라이드(GaN) 기판, 실리콘 카바이트(SiC) 기판, 및 실리콘(Si) 기판 중 하나로 이루어질 수 있다. 기판(1)은 질화물 반도체 소자의 제작 후에 제거될 수 있다. 이 경우, 최종적인 소자의 구조는 기판(1)이 없는 구조일 수 있다. 예를 들어, 절연성 기판인 경우, 드레인 전극(60)을 증착하기 전에 기판을 제거하는 것이 필요하다. 반면, 기판이 갈륨 나이트라이드 기판 등인 경우, 드레인 전극(60)을 증착하기 전에 기판을 제거해도 되고, 제거하지 않아도 된다.
제1 AlGaN층(10)은, n형 AlxGa1 - xN로 이루어지고, 0≤x≤1이다. 제1 AlGaN층(10)은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 분자선 에피택시(Molecular Beam Epitaxy; MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy; HVPE), 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD), 스퍼터링(Sputtering), 및 원자층 증착(Atomic Layer Deposition; ALD) 중 하나 이상을 근거로 형성될 수 있다. 다만, 제1 AlGaN층(10)의 결정성을 고려하여, AlGaN층(10)은 금속-유기 화학적 기상 증착으로 제작하는 것이 일반적이다. Ga의 원료인 TMGa, N의 원료인 NH3를 리액터 안에서 고온으로 합성시켜 에피 성장을 하게 된다.
GaN층(20)은, 도핑되지 아니한 GaN층(undoped GaN)이거나, 또는 카본(Carbon), 아이언(Fe), 마그네슘(Mg), 및 이들의 조합 중 하나로 도핑된 고저항 GaN층이다. GaN층(20)의 두께는, 0.5 내지 10 마이크로미터(μm)인 것이 좋다. GaN층(20)에 도핑된 불순물 농도는, 1e17/cm3 내지 1e20/cm3이다. 바람직하게는 1e18/cm3 내지 1e19/cm3의 농도를 갖도록 한다. GaN층(20)에는 2차원 전자 가스 채널(2 Dimensional Electron Gas; 2DEG)(21)이 형성된다. GaN층(20)도 제1 AlGaN층(10)과 마찬가지로, 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 예를 들어, n형 AlGaN층(제1 AlGaN층, 10) 위에 undoped GaN 또는 카본, 아이언 등을 도핑한 고저항 GaN층(20)을, 도 4b에 도시한 바와 같이, 금속-유기 화학적 기상 증착 기법을 이용하여 성장시킨다.
GaN층(20)에는 일정 폭을 가진 줄무늬 패턴이 형성된다. 질화물 반도체 소자에는, 줄무늬 패턴이 식각되어 리세스 영역이 형성된다. 줄무늬 패턴의 폭은, 0.5 내지 30 마이크로미터(μm)이다. 바람직하게는 0.5 내지 10 마이크로미터를 갖도록 형성된다. 예를 들어, 고저항 GaN을 성장한 다음, 도 4c에 도시한 바와 같이, PR 또는 금속으로 패터닝을 형성한 후에, ICP(고주파 유도 결합 플라스마, Inductively Coupled Plasma) 혹은 wet etching 공정을 이용해서 0.5~30 μm의 줄무늬 패턴을 만든다. 제1 AlGaN층(10)이 오픈 될 때까지, 제1 AlGaN층에 이르도록 에칭을 하여 리세스 영역(23)을 형성한다. 패턴에서 에칭되지 않는 부분은 1 내지 30μm의 간격으로 이루어지고, PR(Photoresist) 혹은 금속 마스크로 가려져 에칭이 되지 않는다.
패턴이 형성된 GaN층(20) 위에, 도 4d에 도시한 바와 같이, 제2 AlGaN층(30)을 성장한다. 제2 AlGaN층(30)도 제1 AlGaN층(10)과 마찬가지로 AlxGa1 - xN 형태를 가질 수 있다. 제2 AlGaN층(30)의 두께는 GaN층(20)보다 두꺼워야 하므로, 제2 AlGaN층(30)은 0.5 내지 11 마이크로미터(μm)의 두께를 가진다. 제2 AlGaN층(30)도 제1 AlGaN층(10)이나 GaN층(20)과 마찬가지로, 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 예를 들어, 도 4d에 도시한 바와 같이, LEO (Lateral Epitaxial Overgrowth) 성장기법을 이용하여 제2 AlGaN층(30)을 성장한다.
제2 AlGaN층(30)의 성장 후, 도 4e에 도시한 바와 같이, 표면 쪽에 소스 전극(50)을 형성한다. 소스 전극(50)은, 게이트 전극(40)이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다. 도면을 참조하면, 본 발명의 실시 예들에 따른 질화물 반도체 소자는, 드레인 전극(60)까지 표면에 증착되는 기존의 구조에 비해 2배 이상의 집적도를 갖도록 구현될 수 있다. 이렇게 함으로써, 소자의 크기가 현저하게 줄어들어 양산에 적합한 구조가 된다.
소스 전극(50)은 오믹 콘택(Omic Contact)으로 형성된다. 예를 들면, 소스 전극(50)은, Ti/Al/Ti/Au이 각각 30/100/20/200nm의 두께로 전자 빔 증착기를 이용하여 증착하여 리프트 오프(Lift-off) 공정으로 패턴을 형성한다.
도 9에 도시한 바와 같이, 본 발명에 있어서, 게이트 전극(40) 및 소스 전극(50)은 교대로 형성된다. 이렇게 함으로써, 두 개의 소스 전극들은 하나의 게이트 전극을 공유하게 된다. 한편, 도 8에 도시한 바와 같이, 본 발명의 실시 예들에 따른 질화물 반도체 소자는 유닛 단위로 형성될 수 있다.
게이트 전극(40)은, 도 4e에 도시한 바와 같이, 제2 AlGaN층(30) 위에 형성되고, 메탈로 이루어진다. 이때, 질화물 반도체 소자는 MES(Metal-Semiconductor) 구조를 갖는다.
도 6에 도시한 바와 같이, 게이트 전극(40)은, 게이트 절연막층(41)을 더 포함할 수 있다. 게이트 절연막층(41)은 게이트 전극의 누설 전류를 방지한다. 게이트 절연막층(41)은, 실리콘 옥사이드(SiO2), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 및 실리콘 나이트라이드(SiN) 중 하나 이상으로 이루어진다. 여기서, 게이트 전극은 게이트 절연막층(41) 위에 형성된다. 질화물 반도체 소자는 MIS(Metal-Insulator-Semiconductor) 구조를 가질 수 있다.
게이트 절연막층(41)은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 예를 들어, 제2 AlGaN층까지 성장한 기판 위에 제조 공정을 거쳐 소스 전극(50)을 형성하고, 게이트 절연막층(41)을 thermal evaporator 또는 PECVD 를 이용하여 증착한 다음, 증착된 게이트 절연막층, 즉 산화물 위에 게이트 전극을 형성한다.
도 7을 참조하면, 질화물 반도체 소자는 제2 AlGaN층(30) 위에 형성되는 p형 GaN층(70)을 더 포함할 수 있다. 여기서, 게이트 전극(40)은, p형 GaN층(70) 위에 형성된다. 다른 예로, p형 GaN층(70) 위에 게이트 절연막층(41)이 형성되고, 게이트 절연막층(41) 위에 게이트 전극이 형성될 수도 있다.
p형 GaN층(70)은 결정질이 높은 게이트 공핍 영역을 형성시키는 역할을 할 수 있어, 누설 전류와 항복 전압 특성을 향상시킬 수 있고, 노멀리 오프(Normally Off) 특성을 강화한다. p형 GaN층(70)도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 다만, p형 GaN층(70)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.
p형 GaN층(70)은 다양한 p형 불순물을 포함할 수 있다. 예를 들어, p형 GaN층(170)의 p형 불순물은 Mg일 수 있다. 또, p형 GaN층(70)의 p형 불순물은 다양한 농도를 가질 수 있다. 예를 들어, 상기 p형 GaN층(70)의 p형 불순물의 농도는 1e17/cm3 ~ 1e21/cm3일 수 있다. 또한, 예를 들어, 상기 p형 GaN 접합층(170)의 p형 불순물의 농도는 1e18/cm3 ~ 1e20/cm3일 수 있다.
마지막으로, 도 4f에 도시한 바와 같이, 제1 AlGaN층(10)의 하부에 드레인 전극(60)이 증착되면, 상기 질화물 반도체 소자가 제조된다. 드레인 전극(60)도 소스 전극(50)과 마찬가지로 오믹 콘택으로 한다.
이렇게 함으로써 상기 질화물 반도체 소자는 노멀리 오프를 구현함과 동시에 수직형 소자로 되어 소자의 크기가 현저하게 줄어들어 양산에 적합한 구조를 가진다. 즉, 상기 질화물 반도체 소자는 드레인 전극까지 표면에 증착되는 기존의 구조에 비해 2배 이상의 집적도를 가진다.
게이트 전극(40)에 (+) 전압을 가하면, 게이트 절연막층의 반대편에는 (-) 전하가 모이게 되고, 이러한 축적 현상에 의해 소스 전극(50)에서 나온 전자는 제1 AlGaN층(10) 쪽으로 흐르게 된다. 제1 AlGaN층(10)으로 들어간 전자는 드레인 전극(60)으로 빠져나가 전류가 흐르게 된다.
도 4a 내지 도 4e는, 상기한 바와 같이, 기판 위에 제1 AlGaN층, GaN층을 성장시킨 후, 선택적으로 식각하여 리세스 영역을 형성하고, 제2 AlGaN층을 성장하였으나, 마스크 등을 이용하여 GaN층을 선택적으로 성장시킨 다음 제2 AlGaN층을 성장하도록 할 수도 있다.
도 3을 참조하면, 일 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계(S110)와, 상기 제1 AlGaN층 위에 GaN층을 형성하는 단계(S120)와, 상기 GaN층을 식각하여 리세스 영역을 형성하는 단계(S130)와, 상기 리세스 영역 및 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계(S140)와, 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계(S150)와, 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계(S160)와, 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계(S170)를 포함하여 구성된다.
상기 리세스 영역을 형성하는 단계는, 상기 GaN층 위에 일정 폭을 가진 줄무늬 패턴을 형성하고, 상기 줄무늬 패턴을 식각하여 상기 리세스 영역을 형성할 수 있다.
상기 제조 방법은, 기판 위에 제1 AlGaN층을 성장하고, 제1 AlGaN층 위에 GaN층을 성장한 후, 패턴을 만들고, 그 위에 제2 AlGaN층을 재성장하여 2DEG층이 바닥인 제1 AlGaN층, 즉 n형 AlGaN층과 연결된다.
제1 AlGaN층은, n형 AlxGa1 - xN로 이루어지고, 0≤x≤1이다. 제1 AlGaN층은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 다만, 제1 AlGaN층의 결정성을 고려하여, AlGaN층은 금속-유기 화학적 기상 증착으로 제작하는 것이 일반적이다. Ga의 원료인 TMGa, N의 원료인 NH3를 리액터 안에서 고온으로 합성시켜 에피 성장을 하게 된다.
GaN층은, 도핑되지 아니한 GaN층(undoped GaN)이거나, 또는 카본(Carbon), 아이언(Fe), 마그네슘(Mg), 및 이들의 조합 중 하나로 도핑된 고저항 GaN층이다. GaN층의 두께는, 0.5~10 μm인 것이 좋다. GaN층에 도핑된 불순물 농도는, 1e17/cm3 내지 1e20/cm3이다. 바람직하게는 1e18/cm3 내지 1e19/cm3의 농도를 갖도록 한다. GaN층에는 2차원 전자 가스 채널이 형성된다. GaN층도 제1 AlGaN층과 마찬가지로, 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 예를 들어, 제1 AlGaN층 위에 undoped GaN 또는 카본, 아이언 등을 도핑한 고저항 GaN층을, 도 4b에 도시한 바와 같이, 금속-유기 화학적 기상 증착 기법을 이용하여 성장시킨다(S120).
GaN층에는 일정 폭을 가진 줄무늬 패턴이 형성된다. 질화물 반도체 소자에는, 줄무늬 패턴이 식각되어 리세스 영역이 형성된다. 줄무늬 패턴의 폭은, 0.5~30 μm이다. 바람직하게는 0.5~10 μm를 갖도록 형성된다. 예를 들어, 고저항 GaN을 성장한 다음, 도 4c에 도시한 바와 같이, PR 또는 금속으로 패터닝을 형성한 후에, ICP 혹은 wet etching 공정을 이용해서 0.5~30 μm의 줄무늬 패턴을 만든다. 제1 AlGaN층이 오픈 될 때까지, 제1 AlGaN층에 맞닿도록 에칭을 하여 리세스 영역을 형성한다(S130). 패턴에서 에칭되지 않는 부분은 1 내지 30μm의 간격으로 이루어지고, PR 혹은 금속 마스크로 가려져 에칭이 되지 않는다.
패턴이 형성된 GaN층 위에, 도 4d에 도시한 바와 같이, 제2 AlGaN층을 성장한다(S140). 제2 AlGaN층도 제1 AlGaN층과 마찬가지로 AlxGa1 - xN 형태를 가질 수 있다. 제2 AlGaN층의 두께는 GaN층보다 두꺼워야 하므로, 제2 AlGaN층은 0.5~11 μm의 두께를 가진다. 제2 AlGaN층도 제1 AlGaN층이나 GaN층과 마찬가지로, 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 예를 들어, 도 4d에 도시한 바와 같이, LEO (Lateral Epitaxial Overgrowth) 성장기법을 이용하여 제2 AlGaN층을 성장한다.
제2 AlGaN층의 성장 후, 도 4e에 도시한 바와 같이, 표면 쪽에 소스 전극을 형성한다(S150). 소스 전극은, 게이트 전극이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다. 소스 전극은 오믹 콘택(Omic Contact)으로 형성된다.
게이트 전극은, 도 4e에 도시한 바와 같이, 제2 AlGaN층 위에 형성되고(S160), 메탈로 이루어진다. 이때, 질화물 반도체 소자는 MES(Metal-Semiconductor) 구조를 갖는다.
마지막으로, 도 4f에 도시한 바와 같이, 제1 AlGaN층의 하부에 드레인 전극이 증착되면(S170), 상기 질화물 반도체 소자가 제조된다. 드레인 전극도 소스 전극과 마찬가지로 오믹 콘택으로 한다.
도 5를 참조하면, 다른 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계(S210)와, 상기 제1 AlGaN층 위에 선택적으로 GaN층을 성장하여 형성하는 단계(S220)와, 상기 제1 AlGaN층의 일부와 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계(S230)와, 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계(S240)와, 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계(S250)와, 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계(S260)를 포함하여 구성된다.
여기서, GaN층은 일 실시 예에서와 달리 선택적으로 성장된다(S220). 이때, 성장을 저지하는 영역에는 실리콘의 산화막 또는 질화막 등을 형성시켜 둔다.
상기 제조 방법들은, 상기 제2 AlGaN층 위에 게이트 절연막층을 형성하는 단계를 더 포함하여 구성될 수 있다. 게이트 절연막층은, 실리콘 옥사이드, 하프늄 옥사이드, 알루미늄 옥사이드, 및 실리콘 나이트라이드 중 하나 이상으로 이루어진다. 여기서, 게이트 전극은 게이트 절연막층 위에 형성된다. 질화물 반도체 소자는 MIS(Metal-Insulator-Semiconductor) 구조를 가질 수 있다.
게이트 절연막층은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 예를 들어, 제2 AlGaN층까지 성장한 기판 위에 제조 공정을 거쳐 소스 전극을 형성하고, 게이트 절연막층을 thermal evaporator 또는 PECVD 를 이용하여 증착한 다음, 증착된 게이트 절연막층, 즉 산화물 위에 게이트 전극을 형성한다.
상기 실시 예들에 따른 제조 방법은, 상기 제2 AlGaN층 위에 p형 GaN층을 형성하는 단계를 더 포함하여 구성될 수 있다. 여기서, 게이트 전극은, p형 GaN층 위에 형성된다. 다른 예로, p형 GaN층 위에 게이트 절연막층이 형성되고, 게이트 절연막층(41) 위에 게이트 전극이 형성될 수도 있다.
p형 GaN층도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 다만, p형 GaN층의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.
상기 제조 방법들은, 기판을 제거하는 단계(미도시)를 더 포함할 수 있다. 기판은 질화물 반도체 소자의 제작 후에 제거될 수 있다. 이 경우, 최종적인 소자의 구조는 기판이 없는 구조일 수 있다. 예를 들어, 절연성 기판인 경우, 드레인 전극을 증착하기 전에 기판을 제거하는 것이 필요하다. 반면, 기판이 갈륨 나이트라이드 기판 등인 경우, 드레인 전극을 증착하기 전에 기판을 제거해도 되고, 제거하지 않아도 된다.
이상 설명한 바와 같이, 본 발명의 실시 예들에 따른 질화물 반도체 소자 및 이의 제조 방법은 이종접합 구조의 질화물 반도체 소자를 제조함에 있어서, undoped, carbon doped, Fe doped GaN을 선택적으로 성장하거나, GaN 위에 패턴을 만든 후 AlGaN 장벽층을 재성장함으로써, 수직형 소자를 구현할 수 있고, 칩(Chip)의 면적을 효율적으로 사용할 수 있다. 본 발명의 실시 예들은, 전력 소자에서 중요한 특성인 On 저항을 낮출 수 있다. 또, 본 발명의 실시 예들은, 드레인 전극을 n형 AlGaN의 바닥에 형성시켜 수직형 구조를 구현함으로써, 열 방출이 쉬어 패키지가 수평형 소자에 비해서 간단한 장점이 있다. 또, 본 발명의 실시 예들은, 게이트 전극의 하부에 절연막층을 형성함으로써 게이트 전극의 누설 전류를 줄일 수 있다. 또, 본 발명의 실시 예들은, 게이트 전극의 하부에 p형 GaN층을 형성함으로써 공핍층을 확산시킬 수 있고, 노멀리 오프를 더욱 공고히 할 수 있다.
10: 저저항층 20: 채널층
30: 장벽층 40: 게이트 전극
41: 게이트 절연막층 43: 게이트 메탈층
50: 소스 전극 60: 드레인 전극

Claims (21)

  1. 기판 위에 형성되는 제1 AlGaN층;
    2차원 전자 가스 채널을 구비하고, 상기 제1 AlGaN층 위에 형성되는 GaN층;
    상기 GaN층 위에 형성되는 제2 AlGaN층;
    상기 제1 AlGaN층 하부에 형성되고, 메탈로 이루어진 드레인 전극; 및
    상기 제2 AlGaN층 위에 각각 형성되는 게이트 전극 및 소스 전극;을 포함하고,
    상기 2차원 전자 가스 채널은,
    상기 GaN층과 상기 제2 AlGaN층의 접촉면을 따라 수평 방향 및 수직 방향으로 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  2. 제1 항에 있어서,
    상기 제1 AlGaN층의 일부와 상기 제2 AlGaN층의 일부가 서로 접촉하도록 상기 GaN층에는 리세스 영역이 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  3. 기판 위에 형성되는 제1 AlGaN층;
    상기 제1 AlGaN층 위에 형성되는 GaN층;
    상기 GaN층의 식각된 리세스 영역 및 상기 GaN층 위에 형성되는 제2 AlGaN층;
    상기 제1 AlGaN층 하부에 형성되고, 메탈로 이루어진 드레인 전극; 및
    상기 제2 AlGaN층 위에 각각 형성되는 게이트 전극 및 소스 전극;을 포함하는 질화물 반도체 소자.
  4. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제1 AlGaN층은,
    n형 AlxGa1 - xN층이고, 0≤x≤1,인 것을 특징으로 하는 질화물 반도체 소자.
  5. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 GaN층은,
    도핑되지 아니한 GaN층이거나, 또는 카본, 아이언, 마그네슘, 및 이들의 조합 중 하나로 도핑된 고저항 GaN층인 것을 특징으로 하는 질화물 반도체 소자.
  6. 제5 항에 있어서,
    상기 GaN층의 두께는, 0.5 내지 10 마이크로미터인 것을 특징으로 하는 질화물 반도체 소자.
  7. 제5 항에 있어서,
    상기 GaN층에 도핑된 불순물 농도는, 1e17/cm3 내지 1e20/cm3인 것을 특징으로 하는 질화물 반도체 소자.
  8. 제2 항 또는 제3 항에 있어서,
    상기 GaN층에는 일정 폭을 가진 줄무늬 패턴이 형성되고,
    상기 줄무늬 패턴 부분이 식각되어 상기 리세스 영역이 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  9. 제8 항에 있어서,
    상기 줄무늬 패턴의 폭은, 0.5 내지 30 마이크로미터인 것을 특징으로 하는 질화물 반도체 소자.
  10. 제3 항에 있어서,
    상기 제2 AlGaN층은,
    상기 제1 AlGaN층의 일부와 맞닿도록 형성된 것을 특징으로 하는 질화물 반도체 소자.
  11. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 GaN층은,
    상기 제1 AlGaN층 위에 선택적 성장에 의해 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  12. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제2 AlGaN층의 두께는, 상기 GaN층보다 두껍게 형성되고, 0.5 내지 11 마이크로미터인것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  13. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 게이트 전극은,
    상기 제2 AlGaN층 위에 형성되는 게이트 절연막층;을 포함하는 것을 특징으로 하는 질화물 반도체 소자.
  14. 제1 항 내지 제3 항 중 어느 한 항에 있어서,
    상기 제2 AlGaN층 위에 형성되는 p형 GaN층;을 더 포함하고,
    상기 게이트 전극은,
    상기 p형 GaN층 위에 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  15. 기판 위에 제1 AlGaN층을 형성하는 단계;
    상기 제1 AlGaN층 위에 GaN층을 형성하는 단계;
    상기 GaN층을 식각하여 리세스 영역을 형성하는 단계;
    상기 리세스 영역 및 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계;
    상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계;
    상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계; 및
    상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계;를 포함하는 질화물 반도체 소자의 제조 방법.
  16. 제15 항에 있어서,
    상기 리세스 영역을 형성하는 단계는,
    상기 GaN층 위에 일정 폭을 가진 줄무늬 패턴을 형성하고, 상기 줄무늬 패턴을 식각하여 상기 리세스 영역을 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  17. 제16 항에 있어서,
    상기 줄무늬 패턴의 폭은, 0.5 내지 30 마이크로미터인 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  18. 기판 위에 제1 AlGaN층을 형성하는 단계;
    상기 제1 AlGaN층 위에 선택적으로 GaN층을 성장하여 형성하는 단계;
    상기 제1 AlGaN층의 일부와 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계;
    상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계;
    상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계; 및
    상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계;를 포함하는 질화물 반도체 소자의 제조 방법.
  19. 제18 항에 있어서,
    상기 선택적으로 성장된 상기 GaN층 사이의 간격은, 0.5 내지 30 마이크로미터인 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
  20. 제15 항 내지 제19 항 중 어느 한 항에 있어서,
    상기 제2 AlGaN층 위에 게이트 절연막층을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법.
  21. 제15 항 내지 제19 항 중 어느 한 항에 있어서,
    상기 제2 AlGaN층 위에 p형 GaN층을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법.
KR1020120081423A 2012-07-25 2012-07-25 질화물 반도체 소자 및 이의 제조 방법 KR20140013618A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120081423A KR20140013618A (ko) 2012-07-25 2012-07-25 질화물 반도체 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120081423A KR20140013618A (ko) 2012-07-25 2012-07-25 질화물 반도체 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20140013618A true KR20140013618A (ko) 2014-02-05

Family

ID=50264017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120081423A KR20140013618A (ko) 2012-07-25 2012-07-25 질화물 반도체 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20140013618A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135333A (ko) 2017-06-12 2018-12-20 (재)한국나노기술원 질화물계 반도체 및 그 제조방법
WO2020207098A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种半导体器件及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180135333A (ko) 2017-06-12 2018-12-20 (재)한국나노기술원 질화물계 반도체 및 그 제조방법
WO2020207098A1 (zh) * 2019-04-12 2020-10-15 广东致能科技有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US11437485B2 (en) Doped gate dielectrics materials
US10312361B2 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
JP6522521B2 (ja) 半導体デバイスの電極及びその製造方法
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
KR20140023610A (ko) 반도체소자 및 그 제조방법
WO2015175915A1 (en) Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP6560117B2 (ja) 半導体装置の製造方法
KR20150091705A (ko) 질화물 반도체 소자 및 그 제조 방법
KR101952175B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101951421B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR20140013618A (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101427279B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR101364029B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101427280B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
KR101952176B1 (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
TWI797751B (zh) 半導體結構及其製作方法
KR102067597B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid