KR20180135333A - 질화물계 반도체 및 그 제조방법 - Google Patents

질화물계 반도체 및 그 제조방법 Download PDF

Info

Publication number
KR20180135333A
KR20180135333A KR1020170073323A KR20170073323A KR20180135333A KR 20180135333 A KR20180135333 A KR 20180135333A KR 1020170073323 A KR1020170073323 A KR 1020170073323A KR 20170073323 A KR20170073323 A KR 20170073323A KR 20180135333 A KR20180135333 A KR 20180135333A
Authority
KR
South Korea
Prior art keywords
layer
gan
resistance
substrate
nitride
Prior art date
Application number
KR1020170073323A
Other languages
English (en)
Other versions
KR101962201B1 (ko
Inventor
송근만
김도현
조주영
김종민
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020170073323A priority Critical patent/KR101962201B1/ko
Publication of KR20180135333A publication Critical patent/KR20180135333A/ko
Application granted granted Critical
Publication of KR101962201B1 publication Critical patent/KR101962201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 질화물계 반도체 및 그 제조방법에 관한 것이다.
본 발명에 따른 질화물계 반도체의 제조방법은, 기판 위에 버퍼층을 형성하는 단계와; 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와; 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와; 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와; 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함한다.
이와 같은 본 발명에 의하면, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.

Description

질화물계 반도체 및 그 제조방법{Nitride semiconductor and manufacturing method thereof}
본 발명은 질화물계 반도체 및 그 제조방법에 관한 것으로서, 더 상세하게는 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 질화물계 반도체 및 그 제조방법에 관한 것이다.
질화갈륨 반도체는 동종의 질화갈륨 반도체 기판의 제조가 어렵고 가격이 비싸 사파이어나 실리콘 같은 이종 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy) 법을 이용하여 성장한다. 사파이어나 실리콘 기판과 같은 이종 기판 위에 성장된 질화갈륨과 이종 기판과의 계면에서는 질화갈륨과 기판의 격자상수와 열팽창 계수 차이로 인해 에피택시 박막 성장 중 다량의 결함이 형성된다. 이런 결함을 통해 계면 부근에는 많은 불순물들이 포함된다. 그 위에 성장되는 질화갈륨 반도체는 아무리 성장이 잘 된다 할지라도, 이런 결함과 불순물로 인하여 성장된 질화갈륨 박막은 전기적으로 n-type 특성을 보이며 전자들에 의한 전도성 특성을 보인다. 따라서 이종 기판 위에 성장된 질화갈륨 박막을 이용하여 제조된 MISFET(Metal Insulator Semiconductor Field Effect Transistor, MIS형 전계효과 트랜지스터), HEMT(High electron Mobility Transistor, 고이동도 트랜지스터) 또는 FET 기반의 각종 전자소자 제작에 있어 전기적인 누설전류 발생으로 소자의 특성 저하를 유발한다. 따라서 안정적이고 우수한 질화물 반도체 기반 반도체를 제조하기 위해서는 고저항의 질화물 반도체를 성장하여 전기적인 절연특성을 확보하는 것이 매우 중요하다.
이상과 같이 질화물 반도체 기반 전자소자 제작을 위해서는 고저항을 갖는 질화물 반도체의 절연특성을 확보하는 것이 중요한데, 고저항을 갖는 질화물반도체의 절연특성을 확보하기 위해 종래에는 질화물 반도체에 주기율표상의 II 원소를 도핑하거나 탄소(C) 또는 철(Fe)과 같은 원소를 도핑하여 절연특성을 향상시키는 방법이 널리 사용되었다. 하지만, 이러한 불순물 도핑으로 인해 절연층 위에 성장되는 질화물계 반도체는 결정성이 저하되면서 전자소자의 특성 또한 저하되는 단점이 있다. 또한, 그와 같은 불순물을 도핑하는 과정에서 유입된 원료 가스들은 가스의 공급관이나 챔버의 내부에 잔류하며 후속으로 성장되는 질화물계 반도체에 자동으로 도핑되면서 전기적 특성 저하와 결정성 저하를 초래한다. 그뿐만 아니라, 장비를 의도하지 않은 원소의 잔류를 배제한 상태, 즉 순도가 높은 상태로 유지 및 관리하기가 매우 어려우며, 챔버를 순도가 높은 상태로 유지하기 위해 추가적인 퍼지 및 베이킹 공정을 수행해야 한다.
한편, 공개특허공보 제10-2014-0013618호(특허문헌 1)에는 "질화물 반도체 소자 및 이의 제조 방법"이 개시되어 있는바, 이에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 제1 AlGaN층을 형성하는 단계; 상기 제1 AlGaN층 위에 GaN층을 형성하는 단계; 상기 GaN층을 식각하여 리세스 영역을 형성하는 단계; 상기 리세스 영역 및 상기 GaN층 위에 제2 AlGaN층을 형성하는 단계; 상기 제2 AlGaN층 위에 소스 전극을 형성하는 단계; 상기 제2 AlGaN층 위에 게이트 전극을 형성하는 단계; 및 상기 제1 AlGaN층 하부에 드레인 전극을 형성하는 단계;를 포함하여 구성되는 것을 특징으로 한다.
이와 같은 특허문헌 1의 경우, 이종접합 구조의 질화물 반도체 소자를 제조함에 있어서, "undoped", "carbon doped", "Fe doped" GaN을 선택적으로 성장하거나, GaN 위에 패턴을 만든 후 AlGaN 장벽층을 재성장함으로써, 수직형 소자를 구현할 수 있고, 칩(Chip)의 면적을 효율적으로 사용할 수 있는 장점이 있을지는 모르겠으나, GaN의 절연특성을 구현하기 위해 탄소(C), 철(Fe) 등과 같은 불순물을 도핑하는 방식을 사용하기 때문에 전기적인 누설전류 발생으로 소자의 특성 저하를 유발하고, 절연층 위에 성장되는 질화물계 반도체의 결정성이 저하되는 문제점이 있다.
공개특허공보 제10-2014-0013618호(2014.02.05.)
본 발명은 상기와 같은 종래 기술의 문제점을 개선하기 위하여 창출된 것으로서, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 고저항 절연층을 삽입함으로써, 추가적인 공정이나 불순물 도핑 없이 질화갈륨을 성장 시 챔버의 성장조건을 적절히 조절하여 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 질화물계 반도체 및 그 제조방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 질화물계 반도체는,
기판과;
상기 기판 위에 적층 형성되는 버퍼층과;
상기 버퍼층 위에 적층 형성되는 고저항-GaN 삽입층; 및
상기 고저항-GaN 삽입층 위에 적층 형성되는 비도핑 GaN층을 포함하는 점에 그 특징 있다.
여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.
또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.
또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 질화물계 반도체는,
기판과;
상기 기판 위에 적층 형성되는 버퍼층과;
상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;
상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층; 및
상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층을 포함하는 점에 그 특징 있다.
여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.
또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.
또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명의 제3 실시예에 따른 질화물계 반도체는,
기판과;
상기 기판 위에 적층 형성되는 버퍼층과;
상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;
상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층과;
상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층과;
상기 제2 비도핑 GaN층 위에 적층 형성되는 AlGaN층; 및
상기 AlGaN층 위에 적층 형성되는 캡층을 포함하는 점에 그 특징 있다.
여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.
또한, 상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다.
또한, 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
또한, 상기 AlGaN층은 10∼50nm의 두께로 형성될 수 있다.
또한, 상기 캡층은 GaN 조성을 가질 수 있다.
또한, 상기의 목적을 달성하기 위하여 본 발명에 따른 질화물계 반도체의 제조방법은,
a) 기판 위에 버퍼층을 형성하는 단계와;
b) 상기 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와;
c) 상기 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와;
d) 상기 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와;
e) 상기 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및
f) 상기 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 상기 기판으로는 사파이어 기판이 사용될 수 있다.
또한, 상기 단계 a)에서의 버퍼층을 형성하기에 앞서, 상기 사파이어 기판을 챔버에 장입 후 수소 분위기에서 고온으로 열처리를 한 후 온도를 낮춰 고온 세정 과정을 진행하는 단계를 더 포함할 수 있다.
또한, 상기 단계 a)에서 버퍼층을 형성함에 있어서, 상기 기판 위에 500∼600도의 저온에서 (In)GaN 또는 500∼600도의 저온/900∼1100도의 고온에서 (In)(Ga)AlN을 성장함으로써 버퍼층을 형성할 수 있다.
이때, 상기 버퍼층의 성장 두께는 1∼300nm의 두께로 조절될 수 있다.
또한, 상기 단계 b)에서 제1 비도핑 GaN층을 형성함에 있어서, 800도 이상의 성장 온도에서 1∼100nm의 두께로 형성할 수 있다.
또한, 상기 단계 c)에서 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
이때, 상기 고저항-GaN 삽입층은 1∼1000nm(바람직하게는 1∼300nm)의 두께로 형성할 수 있다.
또한, 상기 단계 d)에서 상기 제2 비도핑 GaN층을 형성함에 있어서, 900도 이상의 성장 온도에서 형성할 수 있다.
또한, 상기 단계 e)에서 상기 AlGaN층을 형성함에 있어서, AlGaN층은 10∼50nm의 두께로 형성할 수 있다.
또한, 상기 단계 f)에서 상기 캡층은 GaN 조성을 가질 수 있다.
이와 같은 본 발명에 의하면, 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.
도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 2는 본 발명의 제2 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 3은 본 발명의 제3 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 4는 본 발명에 따른 질화물계 반도체의 제조방법의 실행 과정을 나타낸 흐름도이다.
도 5a 및 5b는 본 발명에 따른 질화물계 반도체의 제조방법에 따른 제조 공정을 순차적으로 나타낸 도면이다.
도 6은 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항과 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항을 나타낸 도면이다.
도 7은 기존의 일반적인 성장방법으로 성장된 GaN 및 본 발명의 방법에 의해 성장된 절연층이 삽입된 GaN을 나타낸 도면이다.
도 8은 일반적인 질화갈륨의 성장 과정 및 본 발명에 따른 방법을 통해 구현된 고저항 질화갈륨의 성장 과정을 나타낸 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 질화물계 반도체(100)는 기판(110), 버퍼층(120), 고저항-GaN 삽입층(130), 비도핑 GaN층(140)을 포함하여 구성된다.
기판(110)은 질화물계 반도체(100) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(110)으로는 사파이어 기판이 사용될 수 있다. 그러나 기판(110)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.
버퍼층(120)은 기판(110) 위에 적층 형성되며, 이와 같은 버퍼층(120)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(120)이 GaN으로 구성된 경우를 예로 들어 설명한다. 여기서, 이상과 같은 버퍼층(120)은 이종 기판 위에 질화물계 반도체를 성장함에 있어 격자상수 불일치와 열팽창계수 차이를 완화시켜주는 역할을 한다.
고저항-GaN 삽입층(130)은 버퍼층(120) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(120)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(130)은 결함이 많은 절연층으로 구성될 수 있고, InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
비도핑 GaN층(140)은 고저항-GaN 삽입층(130) 위에 적층 형성되며, 활성층 역할을 한다.
도 2는 본 발명의 제2 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 질화물계 반도체(200)는 위에서 설명한 제1 실시예에 따른 질화물계 반도체(100)와 구조면에서 큰 차이는 없다. 다만 버퍼층과 고저항-GaN 삽입층 사이에 비도핑 GaN층이 더 형성되어 있는 점이 다르다. 즉, 제2 실시예에 따른 질화물계 반도체(200)는 기판(210), 버퍼층(220), 제1 비도핑 GaN층(230), 고저항-GaN 삽입층(240), 제2 비도핑 GaN층(250)을 포함하여 구성된다.
기판(210)은 질화물계 반도체(200) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(210)으로는 사파이어 기판이 사용될 수 있다. 그러나 전술한 바와 같이, 기판(210)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.
버퍼층(220)은 기판(210) 위에 적층 형성되며, 이와 같은 버퍼층(220)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(220)이 GaN으로 구성된 경우를 예로 들어 설명한다.
제1 비도핑 GaN층(230)은 버퍼층(220) 위에 적층 형성되며, 활성층 역할을 한다.
고저항-GaN 삽입층(240)은 제1 비도핑 GaN층(230) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(240)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(240)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
제2 비도핑 GaN층(250)은 고저항-GaN 삽입층(240) 위에 적층 형성되며, 상기 제1 비도핑 GaN층(230)과 함께 활성층 역할을 한다.
도 3은 본 발명의 제3 실시예에 따른 질화물계 반도체의 구조를 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 질화물계 반도체(300)는 위에서 설명한 제2 실시예에 따른 질화물계 반도체(200)와 구조면에서 큰 차이는 없다. 다만, 제2 비도핑 GaN층 위에 AlGaN층과 캡층이 더 적층 형성되어 있는 점에서 차이가 있다. 즉, 제3 실시예에 따른 질화물계 반도체(300)는 기판(310), 버퍼층(320), 제1 비도핑 GaN층(330), 고저항-GaN 삽입층(340), 제2 비도핑 GaN층(350), AlGaN층(360), 캡층(370)을 포함하여 구성된다.
기판(310)은 질화물계 반도체(300) 구조물의 베이스를 이루는 부분으로, 이와 같은 기판(310)으로는 사파이어 기판이 사용될 수 있다. 그러나 전술한 바와 같이, 기판(310)이 사파이어 기판으로 한정되는 것은 아니며, 다른 재질의 기판(예를 들면, 실리콘 기판, 실리콘 카바이드 기판)이 사용될 수도 있다.
버퍼층(320)은 기판(310) 위에 적층 형성되며, 이와 같은 버퍼층(320)은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성될 수 있다. 본 실시예에서는 버퍼층(320)이 GaN으로 구성된 경우를 예로 들어 설명한다.
제1 비도핑 GaN층(330)은 버퍼층(320) 위에 적층 형성되며, 활성층 역할을 한다.
고저항-GaN 삽입층(340)은 제1 비도핑 GaN층(330) 위에 적층 형성되며, 이러한 고저항-GaN 삽입층(340)은 전하를 운반할 수 있는 캐리어(carrier)들을 원천적으로 차단함으로써 고저항의 절연특성을 갖는 질화물계 반도체의 구현을 가능하게 한다. 여기서, 이와 같은 고저항-GaN 삽입층(340)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다.
제2 비도핑 GaN층(350)은 고저항-GaN 삽입층(340) 위에 적층 형성되며, 상기 제1 비도핑 GaN층(330)과 함께 활성층 역할을 한다.
AlGaN층(360)은 제2 비도핑 GaN층(350) 위에 적층 형성되며, 제2 비도핑 GaN층(350)과 함께 AlGaN/GaN 구조의 에피택시 성장을 통해 2DEG(Two-Dimensional Electron Gas) 채널을 형성한다. 이와 같은 AlGaN층(360) 10∼50nm의 두께로 형성될 수 있다.
캡층(370)은 AlGaN층(360) 위에 적층 형성되며, 이러한 캡층(370)은 GaN 조성을 가질 수 있다.
도 4 및 도 5a, 5b는 본 발명에 따른 질화물계 반도체의 제조방법을 나타낸 것으로서, 도 4는 제조방법의 실행 과정을 나타낸 흐름도이고, 도 5a, 5b는 제조 공정을 순차적으로 나타낸 도면이다. 여기서, 질화물계 반도체의 제조방법을 설명함에 있어서, 본 발명의 제3 실시예에 따른 질화물계 반도체를 예로 들어 설명하기로 한다.
도 4 및 도 5a, 5b를 참조하면, 본 발명에 따른 질화물계 반도체의 제조방법에 따라, 먼저 기판(310) 위에 버퍼층(320)을 형성한다(단계 S401, 도 5a의 (A)). 이때, 이와 같은 버퍼층(320)의 형성(성장)을 위해, 그리고 이후의 순차적으로 적층 형성되는 다른 층들의 형성(성장)을 위해 MOCVD(Metal Organic Chemical Vapor Deposition)나 MBE(Molecular Beam Epitaxy) 법이 사용될 수 있다. MOCVD에 의한 성장 시 캐리어 가스로는 질소 또는 수소를 사용하고, 갈륨소스로는 TMGa(Trimethylgallium) 또는 TEGa(Triethylgallium)을 사용한다. 그리고 질화 공정을 위한 가스로는 암모니아를 사용한다.
또한, 상기 기판(310)으로는 사파이어 기판이 사용될 수 있다. 여기서, 또한 버퍼층(320)을 형성하기에 앞서, 상기 사파이어 기판을 챔버에 장입 후 수소 분위기에서 고온으로 열처리를 한 후 온도를 낮춰 고온 세정 과정을 진행하는 단계를 더 포함할 수 있다. 또한, 버퍼층(320)을 형성함에 있어서, 상기 기판(310) 위에 500∼600도의 저온에서 (In)GaN 또는 500∼600도의 저온/900∼1100도의 고온에서 (In)(Ga)AlN을 성장함으로써 버퍼층을 형성할 수 있다. 이때, 버퍼층(320)의 성장 두께는 1∼300nm의 두께로 조절될 수 있다.
이렇게 하여 버퍼층(320)의 형성이 완료되면, 그 버퍼층(320) 위에 제1 비도핑 GaN층(330)을 적층 형성한다(단계 S402, 도 5a의 (B)). 여기서, 이러한 제1 비도핑 GaN층(330)을 형성함에 있어서, 800도 이상의 성장 온도에서 1∼100nm의 두께로 형성할 수 있다.
이상에 의해 제1 비도핑 GaN층(330)의 형성이 완료되면, 그 제1 비도핑 GaN층(330) 위에 고저항-GaN 삽입층(340)을 적층 형성한다(단계 S403, 도 5a의 (C)). 이때, 고저항-GaN 삽입층(340)은 InxAlyGaN(x≥0, y≥0)의 조성을 가질 수 있다. 또한, 고저항-GaN 삽입층(340)은 1∼1000nm의 두께로 형성할 수 있다. 바람직하게는 1∼300nm의 두께로 형성한다. 이때, 또한 III족 가스의 유량과 암모니아가스의 유량, 성장 온도 및 성장 압력을 변화시킴으로써 고저항 특성을 구현할 수 있다.
여기서, 이상과 같은 고저항-GaN 삽입층(340)의 형성에 대하여 부연 설명해 보기로 한다.
본 발명에서 고저항 특성을 갖는 질화갈륨은 다수의 결함이 포함된 질화갈륨층의 형성을 통해 구현한다. MOCVD를 이용하여 고저항 질화갈륨을 구현할 경우, 다수의 결함이 포함된 질화갈륨을 형성하기 위해서는 V/III 비율은 50∼10000으로 변화시키며, 성장온도를 500도∼800도로 적절히 조절한다. 이러한 경우에 성장된 질화갈륨은 다수의 결함을 포함하고 있기 때문에, 도 7에 도시된 바와 같이 일반적으로 성장된 질화갈륨((a)의 경우)에 비해 유색을 갖는다.
도 7을 참조하면, (a)는 기존의 일반적인 성장방법으로 성장된 GaN을 나타낸 것이고, (b)는 본 발명의 방법에 의해 성장된 절연층이 삽입된 GaN을 나타낸 것이다.
도 7을 통해 알 수 있는 바와 같이, (a)의 시편의 질화갈륨은 투명색이지만 사파이어 기판의 한쪽면만 연마되어 있어 거의 흰색으로 보이며, (b)의 시편은 한쪽면만 연마된 사파이어 기판위에 성장된 고저항 질화갈륨의 모습으로 일반적으로 성장된 질화갈륨((a)의 경우)에 비해 결함의 함량이 높아 유색을 보이고 있다.
결함이 다량 포함된 고저항 질화갈륨 위에 성장되는 도핑이 되지 않은 질화갈륨의 결정성 저하를 억제하기 위해서는 고저항 질화갈륨의 두께를 적절히 조절하고, 비저항 질화갈륨 성장 초기에 수평성장을 활발하게 만들어 결함의 전파를 억제함으로써 결정성 저하없는 고품질의 도핑이 되지 않은 질화갈륨 에피택시 층을 성장할 수 있다.
도 8은 고저항 특성을 갖는 질화갈륨을 성장하기 위한 일 예를 나타낸 것으로서, (1)은 일반적인 질화갈륨의 성장 과정을 나타낸 것이고, (2)는 본 발명에 따른 방법을 통해 구현된 고저항 질화갈륨의 성장 과정을 나타낸 것이다.
도 8을 통해 알 수 있는 바와 같이, 일반적인 질화갈륨의 성장은 저온→고온의 2step으로 이루어지나, 본 발명에 따른 방법에 의한 고저항 질화갈륨의 성장은 저온→고온→저온→고온의 4step으로 이루어진다. 이때, 이러한 본 발명의 고저항 질화갈륨의 저항특성은 면저항 기준 106ohm/sq 이상의 값을 보인다.
한편, 이상에 의해 고저항-GaN 삽입층(340)의 형성이 완료되면, 그 고저항-GaN 삽입층(340) 위에 제2 비도핑 GaN층(350)을 적층 형성한다(단계 S404, 도 5b의 (D)). 이와 같은 제2 비도핑 GaN층(350)을 형성함에 있어서, 900도 이상의 성장 온도에서 형성할 수 있다.
제2 비도핑 GaN층(350)의 형성이 완료되면, 그 제2 비도핑 GaN층(350) 위에 AlGaN층(360)을 적층 형성한다(단계 S405, 도 5b의 (E)). 이때, AlGaN층(360)을 형성함에 있어서, AlGaN층(360)은 10∼50nm의 두께로 형성할 수 있다. 이때, 또한 이와 같은 AlGaN층(360)을 형성함으로써, 즉 제2 비도핑 GaN층(350)과 함께 AlGaN/GaN 구조의 에피택시 성장을 통해 2DEG(Two-Dimensional Electron Gas) 채널을 형성하게 된다.
이렇게 하여 AlGaN층(360)의 형성이 완료되면, 그 AlGaN층(360) 위에 캡층(370)을 적층 형성한다(단계 S406, 도 5b의 (E)). 이때, 이러한 캡층(370)은 GaN 조성을 가질 수 있다.
이후 에칭과 금속 전극 증착을 통해 각종 전자소자(예를 들면, MISFET, MESFET, MEMT 등)를 구현할 수 있게 된다.
한편, 도 6은 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항과 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항을 나타낸 도면이다.
도 6을 참조하면, (a)와 같이 기존의 일반적인 성장방법에 의해 성장된 GaN의 면저항 평균값이 1447[Ω]/sq.임에 반해, 본 발명의 방법에 따른 절연층이 삽입된 GaN의 면저항 평균값은 106[Ω]/sq.이상임을 알 수 있다. 이를 통해 본 발명의 방법에 의해 제조된 질화물계 반도체의 고저항 특성이 현저하게 우수함을 알 수 있다. 따라서, 본 발명의 방법에 의해 제조된 질화물계 반도체를 이용하여 전자소자를 제작할 경우, 고성능의 질화물계 전자소자를 제작할 수 있게 된다.
이상의 설명과 같이, 본 발명에 따른 질화물계 반도체 및 그 제조방법은 이종 기판 위에 질화물계 반도체를 성장할 때 결함이 많은 고저항 절연층을 삽입함으로써, 추가적인 공정 없이 전기적인 고저항 특성을 확보할 수 있고, 결정성 저하가 없는 고품질의 절연성 질화갈륨을 성장할 수 있는 장점이 있다.
또한, 추가적인 원료가스 부착이나 외부의 추가 공정없이 장비 자체에서 고저항 특성을 갖는 in-situ 방법을 이용한 질화물계 반도체 박막을 제조할 수 있는 장점이 있다.
또한, 추가적인 불순물 원료를 사용하지 않기 때문에 장비의 순도를 일정하게 유지할 수 있는 장점이 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
110,210,310: 기판 120,220,320: 버퍼층
130,240,340: 고저항-GaN 삽입층 140: 비도핑 GaN층
230,330: 제1 비도핑 GaN층 250,350: 제2 비도핑 GaN층
360: AlGaN층 370: 캡층

Claims (25)

  1. 기판과;
    상기 기판 위에 적층 형성되는 버퍼층과;
    상기 버퍼층 위에 적층 형성되는 고저항-GaN 삽입층; 및
    상기 고저항-GaN 삽입층 위에 적층 형성되는 비도핑 GaN층을 포함하는 질화물계 반도체.
  2. 제1항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물계 반도체.
  3. 제1항에 있어서,
    상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성된 것을 특징으로 하는 질화물계 반도체.
  4. 제1항에 있어서,
    상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지는 것을 특징으로 하는 질화물계 반도체.
  5. 기판과;
    상기 기판 위에 적층 형성되는 버퍼층과;
    상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;
    상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층; 및
    상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층을 포함하는 질화물계 반도체.
  6. 제5항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물계 반도체.
  7. 제5항에 있어서,
    상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성된 것을 특징으로 하는 질화물계 반도체.
  8. 제5항에 있어서,
    상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지는 것을 특징으로 하는 질화물계 반도체.
  9. 기판과;
    상기 기판 위에 적층 형성되는 버퍼층과;
    상기 버퍼층 위에 적층 형성되는 제1 비도핑 GaN층과;
    상기 제1 비도핑 GaN층 위에 적층 형성되는 고저항-GaN 삽입층과;
    상기 고저항-GaN 삽입층 위에 적층 형성되는 제2 비도핑 GaN층과;
    상기 제2 비도핑 GaN층 위에 적층 형성되는 AlGaN층; 및
    상기 AlGaN층 위에 적층 형성되는 캡층을 포함하는 질화물계 반도체.
  10. 제9항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물계 반도체.
  11. 제9항에 있어서,
    상기 버퍼층은 GaN, AlN, InGaN, AlGaN, InAlGaN 중 적어도 어느 하나의 질화물로 구성된 것을 특징으로 하는 질화물계 반도체.
  12. 제9항에 있어서,
    상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지는 것을 특징으로 하는 질화물계 반도체.
  13. 제9항에 있어서,
    상기 AlGaN층은 10∼50nm의 두께로 형성된 것을 특징으로 하는 질화물계 반도체.
  14. 제9항에 있어서,
    상기 캡층은 GaN 조성을 가지는 것을 특징으로 하는 질화물계 반도체.
  15. a) 기판 위에 버퍼층을 형성하는 단계와;
    b) 상기 버퍼층 위에 제1 비도핑 GaN층을 적층 형성하는 단계와;
    c) 상기 제1 비도핑 GaN층 위에 고저항-GaN 삽입층을 적층 형성하는 단계와;
    d) 상기 고저항-GaN 삽입층 위에 제2 비도핑 GaN층을 적층 형성하는 단계와;
    e) 상기 제2 비도핑 GaN층 위에 AlGaN층을 적층 형성하는 단계; 및
    f) 상기 AlGaN층 위에 캡층을 적층 형성하는 단계를 포함하는 질화물계 반도체의 제조방법.
  16. 제15항에 있어서,
    상기 기판은 사파이어 기판인 것을 특징으로 하는 질화물계 반도체의 제조방법.
  17. 제16항에 있어서,
    상기 단계 a)에서의 상기 버퍼층을 형성하기에 앞서, 상기 사파이어 기판을 챔버에 장입 후 수소 분위기에서 고온으로 열처리를 한 후 온도를 낮춰 고온 세정 과정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  18. 제15항에 있어서,
    상기 단계 a)에서 상기 버퍼층을 형성함에 있어서, 상기 기판 위에 500∼600도의 저온에서 (In)GaN 또는 500∼600도의 저온/900∼1100도의 고온에서 (In)(Ga)AlN을 성장함으로써 버퍼층을 형성하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  19. 제18항에 있어서,
    상기 버퍼층의 성장 두께는 1∼300nm의 두께로 조절되는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  20. 제15항에 있어서,
    상기 단계 b)에서 상기 제1 비도핑 GaN층을 형성함에 있어서, 800도 이상의 성장 온도에서 1∼100nm의 두께로 형성하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  21. 제15항에 있어서,
    상기 단계 c)에서 상기 고저항-GaN 삽입층은 InxAlyGaN(x≥0, y≥0)의 조성을 가지는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  22. 제21항에 있어서,
    상기 고저항-GaN 삽입층은 1∼300nm의 두께로 형성하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  23. 제15항에 있어서,
    상기 단계 d)에서 상기 제2 비도핑 GaN층을 형성함에 있어서, 900도 이상의 성장 온도에서 형성하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  24. 제15항에 있어서,
    상기 단계 e)에서 상기 AlGaN층을 형성함에 있어서, AlGaN층은 10∼50nm의 두께로 형성하는 것을 특징으로 하는 질화물계 반도체의 제조방법.
  25. 제15항에 있어서,
    상기 단계 f)에서 상기 캡층은 GaN 조성을 가지는 것을 특징으로 하는 질화물계 반도체의 제조방법.
KR1020170073323A 2017-06-12 2017-06-12 질화물계 반도체 및 그 제조방법 KR101962201B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170073323A KR101962201B1 (ko) 2017-06-12 2017-06-12 질화물계 반도체 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170073323A KR101962201B1 (ko) 2017-06-12 2017-06-12 질화물계 반도체 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180135333A true KR20180135333A (ko) 2018-12-20
KR101962201B1 KR101962201B1 (ko) 2019-03-26

Family

ID=64952903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170073323A KR101962201B1 (ko) 2017-06-12 2017-06-12 질화물계 반도체 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101962201B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111962018A (zh) * 2019-09-20 2020-11-20 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003181A (ko) * 2004-07-05 2006-01-10 삼성전기주식회사 고절연성 ＧａＮ 박막의 성장 방법
KR20060083373A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR20110084709A (ko) * 2010-01-18 2011-07-26 삼성엘이디 주식회사 질화물계 이종접합 전계효과 트랜지스터 및 그 제조 방법
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
KR20140013618A (ko) 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
KR20140036872A (ko) * 2012-09-18 2014-03-26 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060003181A (ko) * 2004-07-05 2006-01-10 삼성전기주식회사 고절연성 ＧａＮ 박막의 성장 방법
KR20060083373A (ko) * 2005-01-14 2006-07-20 삼성전자주식회사 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법
KR20110084709A (ko) * 2010-01-18 2011-07-26 삼성엘이디 주식회사 질화물계 이종접합 전계효과 트랜지스터 및 그 제조 방법
KR20120027988A (ko) * 2010-09-14 2012-03-22 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
KR20140013618A (ko) 2012-07-25 2014-02-05 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법
KR20140036872A (ko) * 2012-09-18 2014-03-26 엘지전자 주식회사 질화물 반도체 소자 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111962018A (zh) * 2019-09-20 2020-11-20 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN113224140A (zh) * 2019-09-20 2021-08-06 深圳市晶相技术有限公司 一种半导体基板上的薄膜生长方法及其应用

Also Published As

Publication number Publication date
KR101962201B1 (ko) 2019-03-26

Similar Documents

Publication Publication Date Title
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US8878188B2 (en) REO gate dielectric for III-N device on Si substrate
TWI596764B (zh) 具有週期性摻雜碳之氮化鎵之高電子移動率電晶體
US20090065787A1 (en) Compound semiconductor structure
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
US10833184B2 (en) Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
CN116314278B (zh) 高电子迁移率晶体管外延结构及制备方法、hemt器件
CN109564855B (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
JP2012094688A (ja) 半導体装置およびその製造方法
US20230290837A1 (en) Group iii-v compound semiconductor device and passivation structure adapted therein
US8748900B1 (en) Re-silicide gate electrode for III-N device on Si substrate
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR101962201B1 (ko) 질화물계 반도체 및 그 제조방법
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2006032524A (ja) 窒化物半導体ヘテロ構造電界効果トランジスタ構造とその作製法
JP2016219590A (ja) 半導体基板の製造方法、及び半導体装置の製造方法
US10593790B2 (en) Nitride semiconductor substrate and method for manufacturing the same
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20220020871A1 (en) Stacked buffer in transistors
JP7120334B2 (ja) 半導体装置および半導体装置の製造方法
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
CN112342524B (zh) 一种氮化镓高铝组分的外延生长方法
KR102111458B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP7422271B1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant