KR20140036872A - 질화물 반도체 소자 및 이의 제조 방법 - Google Patents
질화물 반도체 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20140036872A KR20140036872A KR1020120103535A KR20120103535A KR20140036872A KR 20140036872 A KR20140036872 A KR 20140036872A KR 1020120103535 A KR1020120103535 A KR 1020120103535A KR 20120103535 A KR20120103535 A KR 20120103535A KR 20140036872 A KR20140036872 A KR 20140036872A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- nitride
- forming
- semiconductor device
- gallium nitride
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims description 39
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 9
- 230000006866 deterioration Effects 0.000 claims abstract description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 8
- 230000004888 barrier function Effects 0.000 claims description 44
- 229910002601 GaN Inorganic materials 0.000 claims description 43
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 43
- 238000005229 chemical vapour deposition Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 22
- 108091006149 Electron carriers Proteins 0.000 claims description 14
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 claims description 12
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 239000011777 magnesium Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 4
- 229910052749 magnesium Inorganic materials 0.000 claims description 4
- NWAIGJYBQQYSPW-UHFFFAOYSA-N azanylidyneindigane Chemical compound [In]#N NWAIGJYBQQYSPW-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 239000010408 film Substances 0.000 description 15
- 238000010438 heat treatment Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 239000003574 free electron Substances 0.000 description 4
- 230000006911 nucleation Effects 0.000 description 4
- 238000010899 nucleation Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
질화물 반도체 소자 및 이의 제조 방법이 개시된다. 본 발명의 실시 예들은, 알루미늄 나이트라이드를 이용하여 공간층(spacer)을 형성함으로써, 전자 농도가 감소하는 채널 영역을 최소화하고, 노멀리 오프 형태의 구현 시에 발생하는 전류 감소 현상을 보완한다. 본 발명의 실시 예들은, 고저항층이 포함되어 탄소(carbon)와 같은 억셉터 트랩(Acceptor trap)을 이용한 고저항 채널층을 형성할 때 발생하는 2차원 전자 가스 채널의의 특성 저하를 방지한다. 본 발명의 실시 예들은, 도핑되지 아니한 질화물로 이루어지는 활성층을 이용하여 2차원 전자 가스 채널의 특성 저하를 줄임과 동시에, 공간층을 이용하여 2차원 전자 가스 채널의 에너지 밴드가 올라가면서 2차원 전자 가스 채널이 감소하는 등의 에너지 밴드의 변화를 방지한다.
Description
본 발명은 질화물 반도체 소자 및 이의 제조 방법에 관한 것이다.
질화물 반도체는 광대역 밴드 갭 화합물 반도체로서, 가시 범위와, 넓게는 자외선 범위까지 광을 방출하는 것이 가능하다. 청자색 레이저 다이오드 및 청색 발광 다이오드는 광 픽업 장치, 신호등, 퍼블릭 디스플레이, 액정의 백라이트, 조명에 이르기까지 넓은 분야에서 사용되고 있다.
질화물 반도체는 실리콘에 비해 높은 임계 전계, 낮은 온(on) 저항, 고온, 고주파 동작 특성이 주목되어, 차세대 반도체 소자의 재료로 선행 연구되고 있다.
고출력 전력 소자에는, 일반적으로 금속 산화막 반도체 전계 효과 트랜지스터(Metal-Oxide Semiconductor Field-Effect-Transistor; MOSFET)와, 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor; IGBT)가 있다. 또한, 갈륨 나이트라이드(Gallium Nitride; GaN) 계열로는, 고전자 이동도 트랜지스터(High Electron Mobility Transistor; HEMT), 이종 접합 전계 효과 트랜지스터(Heterojunction Field-Effect Transistor; HFET) 및 MOSFET 등의 소자가 연구되고 있다. HEMT는, 높은 전자의 이동도를 이용하여 고주파 특성의 통신 소자 등에 이용되고 있다.
도 1은 이종 접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 나타내는 예시도이다. 도 1을 참조하면, 일반적인 HFET는 기판(1), 상기 기판 상에 형성된 제1 GaN층(2), 상기 제1 GaN층 상에 형성되는 AlGaN층(3), 상기 AlGaN층 상에 형성되는 제2 GaN층(4), 상기 제2 GaN층 상에 형성되는 게이트(Gate) 전극(5), 소스(Source) 전극(6) 및 드레인(Drain) 전극(7)을 포함한다.
일반적인 HFET는 쇼트키(schottky) 게이트 전극을 통해 드레인 전극에서 소스 전극으로 흐르는 2차원 전자 가스(Two-Dimensional Electron Gas; 2DEG) 전류를 스위칭(switching) 동작한다.
일반적인 HFET 소자의 경우, 게이트 동작을 이용한 쇼트키 특성의 퀄리티가 소자의 스위칭 특성에 커다란 영향을 줄 수 있다. 따라서, 게이트 쪽 누설 전류(leakage)를 최소화하고, 공핍 영역을 확대하는 역할이 무엇보다 중요하다. 또한 이종 접합 구조에서의 2DEG 채널의 전류 흐름을 평상시에서는 턴-오프(turn-off) 되도록 문턱 전압(공급 전압)을 양의 방향으로 이동시키는 기술이 필요하다.
HFET 소자를 구성하는 질화물 박막은 성장시키는 과정에서 의도치 않게 발생하는 질소 결함으로 인해 n-타입으로 도핑되고, 질화물 박막은 높은 밴드 갭(band gap)에 불구하고 전도성을 갖게 된다.
의도하지 아니한 도핑으로 인해 질화물 박막층에 형성되는 자유전자 캐리어는 보통 1.0×1016~1.0×1017개 정도의 수준으로 형성된다. 이러한 과정을 통해 질화물 박막 자체에 자유 전자 캐리어가 형성될 경우, 게이트 아래에 존재하는 2DEG 채널을 국부적으로 공핍시키게 된다. 이로써, HFET 소자에는 2DEG 채널 외에 전류가 흐를 수 있는 채널이 형성되게 되고, 이때 2DEG 채널이 아닌 박막을 통해 흐르는 전류는 누설 전류로서 소자 성능의 저하를 가져오게 되며, 소자의 off 상태를 유지하게 어려워진다. 즉, HFET 소자는, 의도하지 아니한 도핑으로 인해 많은 누설 전류와 낮은 내전압을 갖게 될 수 있다.
본 발명의 실시 예들은 노멀리 오프 형태를 갖도록 하고 누설 전류를 감소하는 질화물 반도체 소자 및 이의 제조 방법을 제공하는 데에 일 목적이 있다.
본 발명의 실시 예들은 갈륨 나이트라이드 층에 의도하지 않게 형성된 전자 캐리어 농도를 억제하는 층을 추가하여 전류의 누설을 억제하고 알루미늄 갈륨 나이트라이드 층의 상부에서 정공 캐리어를 다수 캐리어로 하는 층을 통해 노멀리 오프 형태로 2차원 전자 가스 채널을 형성하는 질화물 반도체 소자 및 이의 제조 방법을 제공하는 데에 일 목적이 있다.
일 실시 예에 따른 질화물 반도체 소자는, 기판 위에 형성되고, 고농도로 도핑된 질화물로 이루어지는 고저항층과, 상기 고저항층 위에 형성되고, 도핑되지 아니한 질화물로 이루어지는 활성층과, 상기 활성층에 2차원 전자 가스 채널이 형성되도록 하는 장벽층과, 상기 활성층과 상기 장벽층의 사이에 형성되고, 상기 고저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하는 공간층을 포함하여 구성된다.
상기 질화물 반도체 소자는, 상기 장벽층 위에 형성되고, p형 질화물로 이루어지는 캡층을 더 포함할 수 있다.
상기 질화물 반도체 소자는, 상기 장벽층이 식각되어 형성된 리세스 영역 위에 형성되는 게이트 절연막층과, 상기 게이트 절연막층 위에 접촉되는 게이트 전극을 더 포함할 수 있다.
일 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 고농도로 도핑된 질화물을 이용하여 고저항층을 형성하는 단계와, 상기 고저항층 위에 도핑되지 아니한 질화물을 이용하여 활성층을 형성하는 단계와, 상기 공간층 위에 장벽층을 형성하는 단계를 포함하여 구성된다.
상기 공간층을 형성하는 단계는, 상기 고저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하도록 형성된다.
상기 질화물 반도체 소자의 제조 방법은, 상기 장벽층 위에 p형 질화물을 이용하여 캡층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시 예들은, 갈륨 나이트라이드 층에 의도하지 않게 형성된 전자 캐리어 농도를 억제하는 층을 추가하여 전류의 누설을 억제하고 알루미늄 갈륨 나이트라이드 층의 상부에서 정공 캐리어를 다수 캐리어로 하는 층을 통해 노멀리 오프 형태로 2차원 전자 가스 채널을 형성할 수 있다.
본 발명의 실시 예들은, p형 질화물을 이용하여 노멀리 오프 형태를 갖도록 함과 동시에, 활성층으로 누설 전류가 발생하는 것을 억제함으로써 소자의 효율을 증대한다.
본 발명의 실시 예들은, 알루미늄 나이트라이드를 이용하여 공간층(spacer)을 형성함으로써, 전자 농도가 감소하는 채널 영역을 최소화하고, 노멀리 오프 형태의 구현 시에 발생하는 전류 감소 현상을 보완할 수 있다.
본 발명의 실시 예들은, 고저항층이 포함되어 탄소(carbon)와 같은 억셉터 트랩(Acceptor trap)을 이용한 고저항 채널층을 형성할 때 발생하는 2차원 전자 가스 채널의의 특성 저하를 방지할 수 있다.
본 발명의 실시 예들은, 도핑되지 아니한 질화물로 이루어지는 활성층을 이용하여 2차원 전자 가스 채널의 특성 저하를 줄임과 동시에, 공간층을 이용하여 2차원 전자 가스 채널의 에너지 밴드가 올라가면서 2차원 전자 가스 채널이 감소하는 등의 에너지 밴드의 변화를 방지할 수 있다.
도 1은 이종 접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 보인 예시도;
도 2는 본 발명의 일 실시 예에 따른 질화물 반도체 소자의 구조를 보인 도;
도 3은 본 발명의 일 실시 예에 따른 질화물 반도체 소자의 제조 방법을 개략적으로 보인 흐름도; 및
도 4a 내지 도 4g는 일 실시 예에 따른 질화물 반도체를 제조하는 동작을 설명하기 위한 예시도들이다.
도 2는 본 발명의 일 실시 예에 따른 질화물 반도체 소자의 구조를 보인 도;
도 3은 본 발명의 일 실시 예에 따른 질화물 반도체 소자의 제조 방법을 개략적으로 보인 흐름도; 및
도 4a 내지 도 4g는 일 실시 예에 따른 질화물 반도체를 제조하는 동작을 설명하기 위한 예시도들이다.
도 2를 참조하면, 일 실시 예에 따른 질화물 반도체 소자는, 고저항층(10)과, 활성층(20)과, 장벽층(40)과, 공간층(30), 그리고 게이트 전극(60), 소스 전극(70), 드레인 전극(80)을 포함하여 구성된다. 또, 상기 질화물 반도체 소자는, 캡층(50)을 더 포함하여 구성될 수 있다.
고저항층(10)은, 기판(1) 위에 형성되고, 고농도로 도핑된 질화물로 이루어진다. 활성층(20)은, 고저항층(10) 위에 형성되고, 도핑되지 아니한 질화물로 이루어진다. 장벽층(40)은, 활성층(20) 위에 형성되고, 활성층에 2차원 전자 가스(2-Dimensional Electron Gas; 2DEG) 채널(90)이 형성되도록 한다. 캡층(50)은, 장벽층(40) 위에 형성되고, p형 질화물로 이루어진다. 공간층(30)은, 활성층(20)과 장벽층(40)의 사이에 형성된다. 공간층(30)은, 캡층(50)에 의해 발생할 수 있는 2차원 전자 가스 채널의 감소를 보상한다. 즉, 공간층(30)은 2차원 전자 가스 채널의 형성을 보상한다. 다시 말하면, 공간층(30)은 고저항층(10)이 포함되어 탄소(carbon)와 같은 억셉터 트랩(Acceptor trap)을 이용한 고저항 채널층을 형성할 때 발생하는 2차원 전자 가스 채널의의 특성 저하를 방지할 수 있다.
고저항층(10) 및 활성층(20)은, 모두 갈륨 나이트라이드(Gallium Nitride; GaN)층이다. 고저항층(10)은, 탄소(Carbon), 철(Fe), 마그네슘(Mg), 및 이들의 조합 중 하나로 도핑된 고저항 GaN층이다. 도핑 물질은, GaN층, 즉 질화물 박막 내부에 딥 억셉터(deep accepter)가 형성되어 의도치 않게 발생한 자유 전자 캐리어를 속박시킨다. GaN층에 도핑된 도핑 물질의 농도는, 일반적으로 1e17/cm3 내지 1e20/cm3, 바람직하게는 1e18/cm3 내지 1e19/cm3의 농도를 갖도록 도핑한다. GaN층의 두께는, 0.5 내지 10 마이크로미터(μm), 바람직하게는 0.6 내지 3 μm이 좋다.
활성층(20)은, 도핑되지 아니한 GaN(undoped GaN)층이나, 실제로는 의도하지 않게 도핑된 GaN(unintentionally doped GaN)층으로서, 아주 적은 농도의 불순물(또는 도핑 물질)이 존재한다. 활성층(20)은 2차원 전자 가스 채널의 특성 저하를 줄이나, 활성층(20)의 두께가 50nm이하로 얇으면 2차원 전자 가스 채널의 에너지 밴드가 올라가면서 2차원 전자 가스 채널이 감소하는데, 공간층(30)은 에너지 밴드의 변화를 방지할 수 있다.
고저항층(10) 또는 활성층(20)은 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착(Metal Organic Chemical Vapor Deposition; MOCVD), 분자선 에피택시(Molecular Beam Epitaxy; MBE), 수소화물 기상 에피택시(Hydride Vapor Phase Epitaxy; HVPE), 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD), 스퍼터링(Sputtering), 및 원자층 증착(Atomic Layer Deposition; ALD) 중 하나 이상을 근거로 형성될 수 있다. 다만, GaN층의 결정성을 고려하여, 금속-유기 화학적 기상 증착으로 제작하는 것이 일반적이다. Ga의 원료인 TMGa, N의 원료인 NH3를 리액터 안에서 고온으로 합성시켜 에피 성장을 하게 된다.
고저하층(10)의 하부에는, 기판(1)과의 사이에 완충층을 포함할 수 있다. 완충층은, 일반적으로 엔-형 갈륨 나이트라이드(n-GaN)로 이루어진다. 완충층의 두께는 0.01 내지 10 마이크로미터(μm)이다. 바람직하게는 완충층의 두께가 0.1~2 μm이 되도록 성장시킨다. 완충층도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다.
고저항층(10)과 기판(1)의 사이, 또는 완충층과 기판(1)의 사이에는 AlxGa1 -xN (0≤x≤1)으로 이루어지는 핵생성층이 더 형성될 수 있다. 도 2를 참조하면, 핵생성층, 완충층을 버퍼층(2)이라 할 수 있다.
장벽층(40)은, 알루미늄 갈륨 나이트라이드(AlGaN), 즉 AlxGa1 - xN (0≤x≤1)로 이루어진다. 장벽층(40)의 두께는 2 내지 100 나노미터(nm)이다. 바람직하게는 15~30 nm이 되도록 성장시킨다. AlGaN의 Al 조성은 1~100%, 바람직하게는 10~50% 정도로 성장시킨다. 장벽층(40)도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다.
캡층(50)은, p-형으로 도핑된 III-V 족 화합물층이다. 캡층(50)은, 갈륨 나이트라이드(GaN), 알루미늄 나이트라이드(AlN), 및 인듐 나이트라이드(InN) 중 하나이거나, 또는 이들의 혼합 결정으로 이루어진다. 캡층의 정공 캐리어 농도는, 5e16/cm3 내지 5e18/cm3일 수 있다. 불순물의 도핑 농도가 1e17/cm3 이상인 것이 바람직하다.
공간층(spacer, 30)은, 활성층(20)과 장벽층(40)의 사이에 형성된다. 공간층(30)은, 알루미늄 나이트라이드(AlN)로 이루어진다. 공간층(30)의 전자 캐리어 농도는 1e17/cm3 이상인 것이 좋다. 공간층(30)도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다.
에피 성장 후, 아이솔레이션(isolation) 공정을 진행하여 소자 간 영역을 정의하고 소스 전극 및 드레인 전극을 증착한다.
즉, 에피 성장 후, 캡층(50) 또는 장벽층(40) 위에 소스 전극(70)을 형성한다. 소스 전극(70)은, 게이트 전극(60)이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다.
소스 전극(70)은 오믹 접촉(Ohmic Contact)으로 형성된다. 예를 들면, 소스 전극(70)은, Ti/Al 기반의 구조를 사용하는데, 열처리를 하고 사용할 수도 있고 열처리 없이 사용하는 경우도 가능하다. 일 예로, 소스 전극(70)은, Ti/Al/Ti/Au이 각각 30/100/20/200nm의 두께로 전자 빔 증착기를 이용하여 증착하여 리프트 오프(Lift-off) 공정으로 패턴을 형성한다.
또, 에피 성장 후, 캡층(50) 또는 장벽층(40) 위에 드레인 전극(80)을 형성한다. 드레인 전극(80)은, 게이트 전극(60)이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다.
드레인 전극(80)은 오믹 접촉(Ohmic Contact)으로 형성된다. 예를 들면, 드레인 전극(80)은, Ti/Al 기반의 구조를 사용하는데, 열처리를 하고 사용할 수도 있고 열처리 없이 사용하는 경우도 가능하다.
게이트 전극(60)도 소스 전극(70)이나 드레인 전극(80)과 마찬가지로, 캡층(50)위에 접촉하여 형성된다.
상기 질화물 반도체 소자는, 장벽층(40)이 식각되거나, 또는 장벽층(40) 및 캡층(50)이 식각되어 형성된 리세스 영역 위에 형성되는 게이트 절연막층(미도시)을 더 포함하여 구성될 수 있다. 이때, 게이트 전극(60)은 게이트 절연막층 위에 접촉된다.
게이트 절연막층은 게이트 전극의 누설 전류를 방지한다. 게이트 절연막층은, 실리콘 옥사이드(SiO2), 하프늄 옥사이드(HfO2), 알루미늄 옥사이드(Al2O3), 및 실리콘 나이트라이드(SiN) 중 하나 이상으로 이루어진다. 여기서, 게이트 전극은 게이트 절연막층 위에 형성된다. 질화물 반도체 소자는 MIS(Metal-Insulator-Semiconductor) 구조를 가질 수 있다.
게이트 절연막층은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 예를 들어, 장벽층(40) 또는 캡층(50)까지 성장한 기판 위에 제조 공정을 거쳐 소스 전극(70)을 형성하고, 게이트 절연막층을 thermal evaporator 또는 PECVD 를 이용하여 증착한 다음, 증착된 게이트 절연막층, 즉 산화물 위에 게이트 전극을 형성한다.
리세스 공정은 염소 계열의 에칭 가스, 예를 들어 Cl2와 BCl3 기반의 가스를 이용하여 장벽층을 에칭한다. 또, 리세스 공정은 에칭 가스를 이용하여 2DEG 채널 위 혹은 아래층, 즉 버퍼층까지 식각할 수 있다. 게이트 전극(60)은, 리세스 영역 위에 증착하게 되며, 그 영역의 폭은 리세스 영역과 같거나, 소스 전극(70)이나 드레인 전극(80)의 영역으로 0 내지 5 마이크로 미터(μm)씩 확장될 수 있다. 또, 게이트 전극(60)은, Ni, Ir, Pd, Pt등 일 함수가 높은 전극을 사용해 만드는 것이 좋다.
도 3을 참조하면, 일 실시 예에 따른 질화물 반도체 소자의 제조 방법은, 기판 위에 고농도로 도핑된 질화물을 이용하여 고저항층을 형성하는 단계(S10)와, 상기 고저항층 위에 도핑되지 아니한 질화물을 이용하여 활성층을 형성하는 단계(S20)와, 상기 활성층 위에 알루미늄 나이트라이드를 이용하여 공간층을 형성하는 단계(S30)와, 상기 공간층 위에 장벽층을 형성하는 단계(S40)를 포함하여 구성된다. 상기 공간층을 형성하는 단계(S30)는, 상기 고저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하도록 형성된다.
상기 질화물 반도체 소자의 제조 방법은, 상기 장벽층 위에 p형 질화물을 이용하여 캡층을 형성하는 단계(S50)를 더 포함할 수 있다.
고저항층은 모두 갈륨 나이트라이드(Gallium Nitride; GaN)층이다. 고저항층은, 탄소(Carbon), 철(Fe), 마그네슘(Mg), 및 이들의 조합 중 하나로 도핑된 고저항 GaN층이다. 도핑 물질은, GaN층, 즉 질화물 박막 내부에 딥 억셉터(deep accepter)가 형성되어 의도치 않게 발생한 자유 전자 캐리어를 속박시킨다.
도 4b를 참조하면, 고저항층을 형성하는 단계(S10)는, 농도 1e17/cm3 내지 1e20/cm3, 바람직하게는 1e18/cm3 내지 1e19/cm3의 도핑 물질을 주입하여 형성한다. 이때, GaN층의 두께는, 0.5 내지 10 마이크로미터(μm), 바람직하게는 0.6 내지 3 μm이 좋다.
활성층은 갈륨 나이트라이드(Gallium Nitride; GaN)층으로서, 도핑되지 아니한 GaN(undoped GaN)층이나, 실제로는 의도하지 않게 도핑된 GaN(unintentionally doped GaN)층으로서, 아주 적은 농도의 불순물(또는 도핑 물질)이 존재한다. 활성층은 2차원 전자 가스 채널의 특성 저하를 줄이나, 활성층의 두께가 50nm이하로 얇으면 2차원 전자 가스 채널의 에너지 밴드가 올라가면서 2차원 전자 가스 채널이 감소하는데, 공간층은 에너지 밴드의 변화를 방지한다. 도 4c에 도시한 바와 같이, 활성층은 고저항층 위에 형성된다(S20).
고저항층 또는 활성층은 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 다만, GaN층의 결정성을 고려하여, 금속-유기 화학적 기상 증착으로 제작하는 것이 일반적이다. Ga의 원료인 TMGa, N의 원료인 NH3를 리액터 안에서 고온으로 합성시켜 에피 성장을 하게 된다.
도 4a에 도시한 바와 같이, 질화물 반도체 소자의 제조 방법은, 기판 위에 버퍼층을 형성하는 단계를 더 포함할 수 있다. 고저하층의 하부에는, 기판과의 사이에 완충층을 포함할 수 있다. 완충층은, 일반적으로 엔-형 갈륨 나이트라이드(n-GaN)로 이루어진다. 완충층의 두께는 0.01 내지 10 마이크로미터(μm)이다. 바람직하게는 완충층의 두께가 0.1~2 μm이 되도록 성장시킨다. 완충층도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 또, 고저항층과 기판의 사이, 또는 완충층과 기판의 사이에는 AlxGa1 - xN (0≤x≤1)으로 이루어지는 핵생성층이 더 형성될 수 있다. 핵생성층, 완충층을 버퍼층이라 할 수 있다.
도 4d에 도시한 바와 같이, 공간층을 형성하는 단계(S30)는, 활성층 위에 알루미늄 나이트라이드(AlN)를 이용하여 형성한다. 공간층의 전자 캐리어 농도는 1e17/cm3 이상인 것이 좋다. 공간층도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다. 공간층은 고저항층이 포함되어 탄소(carbon)와 같은 억셉터 트랩(Acceptor trap)을 이용한 고저항 채널층을 형성할 때 발생하는 2차원 전자 가스 채널의의 특성 저하를 방지한다. 즉, 알루미늄 나이트라이드를 이용하여 공간층(spacer)을 형성함으로써, 전자 농도가 감소하는 채널 영역을 최소화하고, 노멀리 오프 형태의 구현 시에 발생하는 전류 감소 현상을 보완한다.
도 4e에 도시한 바와 같이, 장벽층을 형성하는 단계(S40)는 공간층 위에 장벽층을 형성한다. 장벽층은, 알루미늄 갈륨 나이트라이드(AlGaN), 즉 AlxGa1 - xN (0≤x≤1)로 이루어진다. 장벽층의 두께는 2 내지 100 나노미터(nm)이다. 바람직하게는 15~30 nm이 되도록 성장시킨다. AlGaN의 Al 조성은 1~100%, 바람직하게는 10~50% 정도로 성장시킨다(S40). 장벽층도 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착 등에 의해 형성될 수 있다.
도 4f에 도시한 바와 같이, 캡층을 형성하는 단계(S50)는 장벽층 위에 형성한다. 캡층은 p-형으로 도핑된 III-V 족 화합물층이다. 캡층은, 갈륨 나이트라이드(GaN), 알루미늄 나이트라이드(AlN), 및 인듐 나이트라이드(InN) 중 하나이거나, 또는 이들의 혼합 결정으로 이루어진다. 캡층의 정공 캐리어 농도는, 5e16/cm3 내지 5e18/cm3일 수 있다. 불순물의 도핑 농도가 1e17/cm3 이상인 것이 바람직하다.
도 4g를 참조하면, 에피 성장 후, 아이솔레이션(isolation) 공정을 진행하여 소자 간 영역을 정의하고 소스 전극 및 드레인 전극을 증착한다(S61).
즉, 에피 성장 후, 캡층 또는 장벽층 위에 소스 전극을 형성한다. 소스 전극은, 게이트 전극이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다.
소스 전극은 오믹 접촉(Ohmic Contact)으로 형성된다. 예를 들면, 소스 전극은, Ti/Al 기반의 구조를 사용하는데, 열처리를 하고 사용할 수도 있고 열처리 없이 사용하는 경우도 가능하다. 일 예로, 소스 전극은, Ti/Al/Ti/Au이 각각 30/100/20/200nm의 두께로 전자 빔 증착기를 이용하여 증착하여 리프트 오프(Lift-off) 공정으로 패턴을 형성한다.
또, 에피 성장 후, 캡층 또는 장벽층 위에 드레인 전극을 형성한다. 드레인 전극은, 게이트 전극이 형성되지 아니한 부분에 형성되고, 메탈로 이루어진다.
드레인 전극은 오믹 접촉(Ohmic Contact)으로 형성된다. 예를 들면, 드레인 전극은, Ti/Al 기반의 구조를 사용하는데, 열처리를 하고 사용할 수도 있고 열처리 없이 사용하는 경우도 가능하다.
게이트 전극도 소스 전극이나 드레인 전극과 마찬가지로, 캡층 위에 접촉하여 형성된다(S62).
상기 질화물 반도체 소자의 제조 방법은, 상기 장벽층 위에 리세스 영역을 정의하고, 상기 장벽층을 식각하여 상기 리세스 영역을 형성하는 단계와, 상기 리세스 영역 위에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 위에 게이트 전극을 형성하는 단계를 더 포함하여 구성될 수 있다.
리세스 공정은 염소 계열의 에칭 가스, 예를 들어 Cl2와 BCl3 기반의 가스를 이용하여 장벽층을 에칭한다. 또, 리세스 공정은 에칭 가스를 이용하여 2DEG 채널 위 혹은 아래층, 즉 버퍼층까지 식각할 수 있다. 게이트 전극은, 리세스 영역 위에 증착하게 된다(S50). 게이트 전극 영역의 폭은 리세스 영역과 같거나, 소스 전극이나 드레인 전극의 영역으로 0~5 μm씩 확장될 수 있다. 또, 게이트 전극은, Ni, Ir, Pd, Pt등 일 함수가 높은 전극을 사용해 만드는 것이 좋다.
게이트 절연막층은, 실리콘 옥사이드, 하프늄 옥사이드, 알루미늄 옥사이드, 및 실리콘 나이트라이드 중 하나 이상으로 이루어진다. 여기서, 게이트 전극은 게이트 절연막층 위에 형성된다. 질화물 반도체 소자는 MIS(Metal-Insulator-Semiconductor) 구조를 가질 수 있다.
게이트 절연막층은, 다양한 방식(방법)으로 형성될 수 있다. 금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성될 수 있다. 예를 들어, 장벽층 또는 캡층까지 성장한 기판 위에 제조 공정을 거쳐 소스 전극을 형성하고, 게이트 절연막층을 thermal evaporator 또는 PECVD를 이용하여 증착한 다음, 증착된 게이트 절연막층, 즉 산화물 위에 게이트 전극을 형성한다.
이상 설명한 바와 같이, 본 발명의 실시 예들에 따른 질화물 반도체 소자 및 이의 제조 방법은, 갈륨 나이트라이드 층에 의도하지 않게 형성된 전자 캐리어 농도를 억제하는 층을 추가하여 전류의 누설을 억제하고 알루미늄 갈륨 나이트라이드 층의 상부에서 정공 캐리어를 다수 캐리어로 하는 층을 통해 노멀리 오프 형태로 2차원 전자 가스 채널을 형성할 수 있다. 본 발명의 실시 예들은 p형 질화물을 이용하여 노멀리 오프 형태를 갖도록 함과 동시에, 활성층으로 누설 전류가 발생하는 것을 억제함으로써 소자의 효율을 증대한다. 본 발명의 실시 예들은, 알루미늄 나이트라이드를 이용하여 공간층(spacer)을 형성함으로써, 전자 농도가 감소하는 채널 영역을 최소화함으로써, 노멀리 오프 형태의 구현 시에 발생하는 전류 감소 현상을 보완할 수 있다.
1: 기판 2: 버퍼층
10: 고저항층 20: 활성층
30: 공간층 40: 장벽층
50: 캡층 60: 게이트 전극
70: 소스 전극 80: 드레인 전극
90: 2차원 전자 가스 채널
10: 고저항층 20: 활성층
30: 공간층 40: 장벽층
50: 캡층 60: 게이트 전극
70: 소스 전극 80: 드레인 전극
90: 2차원 전자 가스 채널
Claims (20)
- 기판 위에 형성되고, 고농도로 도핑된 질화물로 이루어지는 고저항층;
상기 고저항층 위에 형성되고, 도핑되지 아니한 질화물로 이루어지는 활성층;
상기 활성층에 2차원 전자 가스 채널이 형성되도록 하는 장벽층; 및
상기 활성층과 상기 장벽층의 사이에 형성되고, 상기 고저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하는 공간층;을 포함하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 장벽층 위에 형성되고, p형 질화물로 이루어지는 캡층;을 더 포함하는 질화물 반도체 소자. - 제2 항에 있어서,
상기 캡층은,
갈륨 나이트라이드, 알루미늄 나이트라이드, 및 인듐 나이트라이드 중 하나이거나, 또는 이들의 혼합 결정으로 이루어지는 것을 특징으로 하는 질화물 반도체 소자. - 제3 항에 있어서,
상기 캡층의 정공 캐리어 농도는, 5e16/cm3 내지 5e18/cm3인 것을 특징으로 하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 공간층은,
알루미늄 나이트라이드로 이루어지고, 그 전자 캐리어 농도는 1e17/cm3 이상인 것을 특징으로 하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 활성층은,
갈륨 나이트라이드로 이루어지고, 그 두께는 50 나노 미터 이상인 것을 특징으로 하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 고저항층은,
철(Fe), 탄소(C), 및 마그네슘 중 하나로 도핑되거나, 또는 이들의 조합으로 도핑된 갈륨 나이트라이드로 이루어지고, 그 전자 캐리어 농도는 1e17/cm3 이상인 것을 특징으로 하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 장벽층은,
알루미늄 갈륨 나이트라이드로 이루어지고, 그 전자 캐리어 농도는 1e16/cm3 내지 1e18/cm3이며, 그 두께는 20 나노 미터 이상인 것을 특징으로 하는 질화물 반도체 소자. - 제1 항에 있어서,
상기 장벽층이 식각되어 형성된 리세스 영역 위에 형성되는 게이트 절연막층; 및
상기 게이트 절연막층 위에 접촉되는 게이트 전극;을 더 포함하는 질화물 반도체 소자. - 제1 항 내지 제9 항 중 어느 한 항에 있어서,
상기 기판은,
절연성 기판, 갈륨 나이트라이드 기판, 실리콘 카바이트 기판, 및 실리콘 기판 중 하나로 이루어지는 것을 특징으로 하는 질화물 반도체 소자. - 기판 위에 고농도로 도핑된 질화물을 이용하여 고저항층을 형성하는 단계;
상기 고저항층 위에 도핑되지 아니한 질화물을 이용하여 활성층을 형성하는 단계;
상기 활성층 위에 알루미늄 나이트라이드를 이용하여 공간층을 형성하는 단계; 및
상기 공간층 위에 장벽층을 형성하는 단계;를 포함하는 질화물 반도체 소자의 제조 방법. - 제11 항에 있어서, 상기 공간층을 형성하는 단계는,
상기 고저항층에 의해 발생하는 상기 2차원 전자 가스 채널의 특성 저하를 방지하도록 형성되는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 장벽층 위에 p형 질화물을 이용하여 캡층을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법. - 제13 항에 있어서,
상기 캡층을 형성하는 단계는,
갈륨 나이트라이드, 알루미늄 나이트라이드, 및 인듐 나이트라이드 중 하나이거나, 또는 이들의 혼합 결정을 이용하여 형성하고, 그 정공 캐리어 농도가 5e16/cm3 내지 5e18/cm3 이 되도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 활성층을 형성하는 단계는,
갈륨 나이트라이드를 이용하여 형성하고, 그 두께는 50 나노 미터 이상이 되도록 하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 고저항층을 형성하는 단계는,
갈륨 나이트라이드에 철(Fe), 탄소(C), 및 마그네슘 중 하나, 또는 이들의 조합을 이용하여 도핑하여 형성하고, 그 전자 캐리어 농도가 1e17/cm3 이상이 되도록 하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 장벽층을 형성하는 단계는,
알루미늄 갈륨 나이트라이드를 이용하여 형성하고, 그 전자 캐리어 농도가 1e16/cm3 내지 1e18/cm3이 되도록 하며, 그 두께가 20 나노 미터 이상이 되도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 전극들을 형성하는 단계는,
오믹 접촉에 의해 게이트 전극, 소스 전극, 및 드레인 전극을 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법. - 제12 항에 있어서,
상기 장벽층 위에 리세스 영역을 정의하고, 상기 장벽층을 식각하여 상기 리세스 영역을 형성하는 단계;
상기 리세스 영역 위에 게이트 절연막을 형성하는 단계; 및
상기 게이트 절연막 위에 게이트 전극을 형성하는 단계;를 더 포함하는 질화물 반도체 소자의 제조 방법. - 제11 항 내지 제19 항 중 어느 한 항에 있어서,
상기 각 층들을 형성하는 단계는,
금속-유기 화학적 기상 증착, 분자선 에피택시, 수소화물 기상 에피택시, 플라즈마 화학 기상 증착, 스퍼터링, 및 원자층 증착 중 하나 이상을 근거로 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120103535A KR101427280B1 (ko) | 2012-09-18 | 2012-09-18 | 질화물 반도체 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120103535A KR101427280B1 (ko) | 2012-09-18 | 2012-09-18 | 질화물 반도체 소자 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140036872A true KR20140036872A (ko) | 2014-03-26 |
| KR101427280B1 KR101427280B1 (ko) | 2014-08-06 |
Family
ID=50646028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120103535A KR101427280B1 (ko) | 2012-09-18 | 2012-09-18 | 질화물 반도체 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101427280B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180135333A (ko) * | 2017-06-12 | 2018-12-20 | (재)한국나노기술원 | 질화물계 반도체 및 그 제조방법 |
| CN112017958A (zh) * | 2016-06-14 | 2020-12-01 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238752A (ja) | 2009-03-30 | 2010-10-21 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2011119607A (ja) | 2009-12-07 | 2011-06-16 | Sharp Corp | 窒化物系化合物半導体装置、及びその製造方法 |
-
2012
- 2012-09-18 KR KR1020120103535A patent/KR101427280B1/ko active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112017958A (zh) * | 2016-06-14 | 2020-12-01 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
| CN112017957A (zh) * | 2016-06-14 | 2020-12-01 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
| CN112018165A (zh) * | 2016-06-14 | 2020-12-01 | 黄知澍 | 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法 |
| KR20180135333A (ko) * | 2017-06-12 | 2018-12-20 | (재)한국나노기술원 | 질화물계 반도체 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101427280B1 (ko) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5064824B2 (ja) | 半導体素子 | |
| JP6371986B2 (ja) | 窒化物半導体構造物 | |
| JP6174874B2 (ja) | 半導体装置 | |
| US20210320199A1 (en) | Enhancement-mode semiconductor device and preparation method therefor | |
| US20110227093A1 (en) | Field effect transistor and method of manufacturing the same | |
| US20110272740A1 (en) | Field effect transistor and method of manufacturing the same | |
| KR102011761B1 (ko) | 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| JP2009032713A (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2012227456A (ja) | 半導体装置 | |
| JP2015135946A (ja) | 窒化物半導体素子及びその製造方法 | |
| JP2011009493A (ja) | 半導体装置およびその製造方法 | |
| JP2010171416A (ja) | 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法 | |
| US20160211357A1 (en) | Semiconductor device | |
| JP2010199597A (ja) | 化合物半導体装置の製造方法 | |
| KR100770132B1 (ko) | 질화물계 반도체 소자 | |
| KR20150091705A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR101951421B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| KR101427280B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| KR101427279B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| KR101364029B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| KR101952175B1 (ko) | 질화물 반도체 소자 및 이의 제조 방법 | |
| KR101952176B1 (ko) | 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법 | |
| KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20170614 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180614 Year of fee payment: 5 |