TWI797751B - 半導體結構及其製作方法 - Google Patents

半導體結構及其製作方法 Download PDF

Info

Publication number
TWI797751B
TWI797751B TW110134796A TW110134796A TWI797751B TW I797751 B TWI797751 B TW I797751B TW 110134796 A TW110134796 A TW 110134796A TW 110134796 A TW110134796 A TW 110134796A TW I797751 B TWI797751 B TW I797751B
Authority
TW
Taiwan
Prior art keywords
region
layer
strip
heterojunction structure
gate
Prior art date
Application number
TW110134796A
Other languages
English (en)
Other versions
TW202213773A (zh
Inventor
程凱
Original Assignee
中國商蘇州晶湛半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商蘇州晶湛半導體有限公司 filed Critical 中國商蘇州晶湛半導體有限公司
Publication of TW202213773A publication Critical patent/TW202213773A/zh
Application granted granted Critical
Publication of TWI797751B publication Critical patent/TWI797751B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本申請提供了一種半導體結構及其製作方法，半導體結構包括：基底，基底內具有多條並排設置的條狀溝槽；以及位於條狀溝槽的底壁、側壁以及條狀溝槽外的基底上的異質結結構，位於底壁與條狀溝槽外的基底上的異質結結構為極化區，位於側壁的異質結結構為非極化區，極化區內具有載流子；異質結結構包括分別位於每條條狀溝槽兩端的源極區域與汲極區域，以及位於源極區域與所述汲極區域之間的閘極區域，源極區域與汲極區域之間的載流子被限定在各條極化區內流動。由於條狀極化區被限域，異質結結構內的二維電子氣/電洞氣載流子在遷移過程中呈現近似一維的輸運方式，可大幅提高器件的擊穿電壓以及降低漏電問題，並可提高射頻器件的效率和線性度。

Description

半導體結構及其製作方法
本申請涉及半導體技術領域，尤其涉及一種半導體結構及其製作方法。
寬禁帶半導體材料III族氮化物作為第三代半導體材料的典型代表，具有禁頻寬帶大、耐高壓、耐高溫、電子飽和速度和漂移速度高、容易形成高品質異質結結構的優異特性，非常適合製造高溫、高頻、大功率電子器件。
例如AlGaN/GaN異質結結構由於較強的自發極化和壓電極化，在AlGaN/GaN介面處存在高濃度的二維電子氣（2DEG），廣泛應用於諸如高電子遷移率電晶體(High Electron Mobility Transistor，HEMT)等半導體結構中。
平面型器件中，電流是在異質結結構形成的量子井內沿平面流動的。器件在反向偏置條件下，電場的分佈通常是不均勻的，一般而言會在閘極邊緣或汲極邊緣處產生嚴重的電場集中，且該處的電場會隨著反向電壓的增加快速增加，當達到臨界擊穿場強時，器件被擊穿。
高的擊穿電壓意味著器件工作的電壓範圍更大，能夠獲得更高的功率密度，並且器件的可靠性更高。因此如何提高器件的擊穿電壓是電子器件研究人員重點關注的問題。
本發明的發明目的是提供一種半導體結構及其製作方法，提高擊穿電壓。
為實現上述目的，本發明一方面提供一種半導體結構，包括：
基底，所述基底內具有多條並排設置的條狀溝槽；
以及位於所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述基底上的異質結結構，位於所述底壁與所述條狀溝槽外的所述基底上的所述異質結結構為極化區，位於所述側壁的所述異質結結構為非極化區，所述極化區內具有載流子；所述異質結結構包括分別位於每條所述條狀溝槽兩端的源極區域與汲極區域，以及位於所述源極區域與所述汲極區域之間的閘極區域，所述源極區域與所述汲極區域之間的所述載流子被限定在各條所述極化區內流動。
可選地，所述條狀溝槽的橫截面呈矩形或梯形。
可選地，所述條狀溝槽的橫截面呈V形、倒梯形或碗狀。
可選地，各個所述條狀溝槽直接連接，以使位於相鄰所述條狀溝槽的連接處的所述異質結結構呈線狀分佈。
可選地，所述異質結結構未填滿所述條狀溝槽。
可選地，所述異質結結構自下而上包括：溝道層與勢壘層。
可選地，所述異質結結構自下而上包括：背勢壘層與溝道層。
可選地，所述閘極區域上依次具有閘極絕緣層與閘極，所述源極區域上具有源極，所述汲極區域上具有汲極。
可選地，所述基底為半導體襯底。
可選地，所述基底包括自下而上堆疊的半導體襯底、成核層與緩衝層。
本發明另一方面提供一種半導體結構的製作方法，包括：
提供基底，在所述基底內形成多條並排設置的條狀溝槽；
在所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述基底上形成異質結結構，位於所述底壁與所述條狀溝槽外的所述基底上的所述異質結結構為極化區，位於所述側壁的所述異質結結構為非極化區，所述極化區內具有載流子；所述異質結結構包括分別位於每條所述條狀溝槽兩端的源極區域與汲極區域，以及位於所述源極區域與所述汲極區域之間的閘極區域，所述源極區域與所述汲極區域之間的所述載流子被限定在各條所述極化區內流動。
可選地，所述形成異質結結構步驟中，所述異質結結構未填滿所述條狀溝槽。
可選地，所述形成異質結結構步驟中，所述異質結結構自下而上包括：溝道層與勢壘層。
可選地，所述形成異質結結構步驟中，所述異質結結構自下而上包括：背勢壘層與溝道層。
可選地，所述製作方法還包括：在所述閘極區域上依次形成閘極絕緣層與閘極，在所述源極區域上形成源極，在所述汲極區域上形成汲極。
可選地，所述基底為半導體襯底；形成所述異質結結構前，所述製作方法還包括：在所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述半導體襯底上形成成核層。
可選地，所述基底為半導體襯底；形成所述異質結結構前，所述製作方法還包括：在所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述半導體襯底上依次形成成核層與緩衝層。
可選地，所述基底包括自下而上堆疊的半導體襯底、成核層與緩衝層。
與現有技術相比，本發明的有益效果在於：
1）水平型器件中，利用基底形成多條並排設置的條狀溝槽，在基底上形成異質結結構時，位於條狀溝槽的底壁與條狀溝槽外的基底上的異質結結構所在平面方向與極化軸方向垂直，存在極化效應，可產生載流子，對應為極化區；位於側壁的異質結結構所在平面方向與極化軸方向大致平行，基本無極化效應，無載流子產生，對應為非極化區。換言之，利用條狀溝槽形成交替分佈的極化區與非極化區，非極化區將極化區隔斷，可將異質結結構的源極區域與汲極區域之間的載流子限定在各條極化區內流動。由於條狀極化區被限域，異質結結構內的二維電子氣載流子或二維電洞氣載流子在遷移過程中呈現近似一維的輸運方式，可提高載流子遷移率。此外，閘極對載流子的控制能力也得到極大提高，因而可以大幅提高器件的擊穿電壓以及降低漏電問題，並可提高射頻器件的效率和線性度。
2）可選方案中，條狀溝槽的橫截面呈矩形、梯形、V形、倒梯形或碗狀。當呈V形、倒梯形或碗狀時，各個條狀溝槽可以直接連接。換言之，位於相鄰條狀溝槽的連接處的異質結結構呈線狀分佈。
3）可選方案中，異質結結構填滿或未填滿條狀溝槽。換言之，異質結結構的異質材料交界面只要有部分區段所在平面平行於條狀溝槽側壁，能隔斷開極化區即可。
4）可選方案中，異質結結構上具有閘極絕緣層。換言之，本發明的方案可以用於耗盡型射頻MIS器件，可作為半成品或成品生產製造、銷售或使用。
為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
圖1是本發明第一實施例的半導體結構的製作方法的流程圖。圖2是圖1中的流程對應的中間結構的俯視結構示意圖；圖3是沿著圖2中的AA線的剖視圖。圖4是本發明第一實施例的半導體結構的俯視結構示意圖；圖5是沿著圖4中的BB線的剖視圖；圖6是沿著圖4中的CC線的剖視圖。
首先，參照圖1中的步驟S1、圖2與圖3所示，提供基底10，在基底10內形成多條並排設置的條狀溝槽101。
本實施例中，基底10為半導體襯底102。
半導體襯底102的材料可以為藍寶石、碳化矽、矽、GaN或金剛石。
需要說明的是，本發明中，以化學元素代表某種材料，但不限定該材料中各化學元素的莫耳(mole)占比。例如GaN材料中，包含Ga元素與N元素，但不限定Ga元素與N元素的莫耳占比。
多條條狀溝槽101中的“多條”是指兩條及其以上數目；並排設置是指各條溝槽101的延伸方向平行。
條狀溝槽101的橫截面可以呈矩形。對應地，條狀溝槽101可以採用乾法刻蝕或濕法刻蝕形成。
接著，參照圖1中的步驟S2以及圖4至圖6所示，在條狀溝槽101的底壁、側壁以及條狀溝槽101外的基底10上形成異質結結構11，位於底壁與條狀溝槽101外的基底10上的異質結結構11為極化區，位於側壁的異質結結構11為非極化區，極化區內具有載流子；異質結結構11包括分別位於每條條狀溝槽101兩端的源極區域11a與汲極區域11b，以及位於源極區域11a與汲極區域11b之間的閘極區域11c，源極區域11a與汲極區域11b之間的載流子被限定在各條極化區內流動。
本實施例中，異質結結構11自下而上包括：溝道層111與勢壘層112。溝道層111與勢壘層112的介面處可形成二維電子氣或二維電洞氣。具體地，a）溝道層111與勢壘層112可以分別具有一層；或b）溝道層111與勢壘層112可以分別具有多層，且交替分佈；或c）一層溝道層111與兩層或兩層以上的勢壘層112，以滿足不同功能需求。
溝道層111和/或勢壘層112可以包括Ⅲ族氮化物材料。溝道層111與勢壘層112的材料組合可以包括：GaN/AlN、GaN/InN、GaN/InAlGaN、GaAs/AlGaAs、GaN/InAlN或InN/InAlN。
溝道層111和/或勢壘層112的形成工藝可以包括：原子層沉積法（ALD，Atomic layer deposition）、或化學氣相沉積法（CVD，Chemical Vapor Deposition）、或分子束磊晶成長法（MBE，Molecular Beam Epitaxy）、或電漿輔助化學氣相沉積法（PECVD，Plasma Enhanced Chemical Vapor Deposition）、或低壓化學氣相沉積法（LPCVD，Low Pressure Chemical Vapor Deposition），或有機金屬化學氣相沉積法（MOCVD，Metal-Organic Chemical Vapor Deposition）、或其組合方式。
生長的異質結結構11中，極化軸（C軸）方向平行於基底10厚度方向。因而，位於條狀溝槽101的底壁與條狀溝槽101外的基底10上的異質結結構11所在平面方向與極化軸（C軸）方向垂直，存在極化效應，可產生載流子，對應為極化區，溝道層111與勢壘層112的交界面為極性面；位於側壁的異質結結構11所在平面方向與極化軸（C軸）方向平行，無極化效應，無載流子產生，對應為非極化區，溝道層111與勢壘層112的交界面為非極性面。換言之，本實施例利用條狀溝槽101形成交替分佈的極化區與非極化區，非極化區將極化區隔斷。
本實施例中，溝道層111與勢壘層112都未填滿條狀溝槽101。
之後，參照圖1中的步驟S3以及圖4至圖6所示，在閘極區域11c上依次形成閘極絕緣層12與閘極13c，在源極區域11a上形成源極13a，在汲極區域11b上形成汲極13b。
閘極絕緣層12的材料可以包括：SiN、AlO、HfO、MgO、TiO、GaO中的至少一種。
具體地，閘極絕緣層12的形成方法可以包括：
首先，透過物理氣相沉積法或化學氣相沉積法整面形成一絕緣材料層。
本實施例中，絕緣材料層的上表面凹凸不平，即在異質結結構11上整面沉積一薄層絕緣材料層。
之後，採用乾法刻蝕或濕法刻蝕去除源極區域11a與汲極區域11b上的絕緣材料層。
源極13a、汲極13b以及閘極13c的形成方法可以包括：
首先，透過濺射法形成金屬層，例如Ti/Al/Ni/Au、Ni/Au等；
接著，刻蝕去除閘極區域11c、源極區域11a以及汲極區域11b以外區域的金屬層；
之後，高溫退火使得源極13a與異質結結構11的源極區域11a之間、汲極13b與異質結結構11的汲極區域11b之間都形成歐姆接觸。
圖6所示實施例中，源極13a與汲極13b接觸勢壘層112，且源極13a與勢壘層112之間、汲極13b與勢壘層112之間都形成歐姆接觸。
一些實施例中，源極13a與勢壘層112之間、汲極13b與勢壘層112之間都可以利用N型離子重摻雜層形成歐姆接觸。N型離子重摻雜層能使源極13a與異質結結構11的源極區域11a、汲極13b與異質結結構11的汲極區域11b不透過高溫退火即可直接形成歐姆接觸層，以及避免退火過程中的高溫造成異質結結構11的性能下降，電子遷移速率降低。
一些實施例中，也可以異質結結構11的源極區域11a與汲極區域11b中的至少一個上具有N型離子重摻雜層。未設置N型離子重摻雜層的異質結結構11的源極區域11a與源極13a、或未設置N型離子重摻雜層的異質結結構11的汲極區域11b與汲極13b透過高溫退火形成歐姆接觸層。
N型離子重摻雜層中，N型離子可以為Si離子、Ge離子、Sn離子、Se離子或Te離子中的至少一種。對於不同的N型離子，摻雜濃度可以大於1E19/cm3。N型離子重摻雜層可以為Ⅲ族氮化物材料，例如為GaN、AlGaN、AlInGaN中的至少一種。
由於非極化區將極化區隔斷，因而，異質結結構11的源極區域11a與汲極區域11b之間的載流子被限定在各條極化區內流動。
參照圖4至圖6所示，本實施例的半導體結構1包括：
基底10，基底10內具有多條並排設置的條狀溝槽101；
位於條狀溝槽101的底壁、側壁以及條狀溝槽101外的基底10上的異質結結構11，位於底壁與條狀溝槽101外的基底10上的異質結結構11為極化區，位於側壁的異質結結構11為非極化區，極化區內具有載流子；異質結結構11包括分別位於每條條狀溝槽101兩端的源極區域11a與汲極區域11b，以及位於源極區域11a與汲極區域11b之間的閘極區域11c，源極區域11a與汲極區域11b之間的載流子被限定在各條極化區內流動；
以及位於閘極區域11c上的閘極絕緣層12與閘極13c，源極區域11a上的源極13a，汲極區域11b上的汲極13b。
本實施例中，基底10為半導體襯底102。
半導體襯底102的材料可以為藍寶石、碳化矽、矽、GaN或金剛石。
多條條狀溝槽101中的“多條”是指兩條及其以上數目；並排設置是指各條溝槽101的延伸方向平行。
條狀溝槽101的橫截面可以呈矩形。
本實施例中，異質結結構11自下而上包括：溝道層111與勢壘層112。溝道層111與勢壘層112的介面處可形成二維電子氣或二維電洞氣。具體地，a）溝道層111與勢壘層112可以分別具有一層；或b）溝道層111與勢壘層112可以分別具有多層，且交替分佈；或c）一層溝道層111與兩層或兩層以上的勢壘層112，以滿足不同功能需求。
溝道層111和/或勢壘層112可以包括Ⅲ族氮化物材料。溝道層111與勢壘層112的材料組合可以包括：GaN/AlN、GaN/InN、GaN/InAlGaN、GaAs/AlGaAs、GaN/InAlN或InN/InAlN。
閘極絕緣層12的材料可以包括：SiN、AlO、HfO、MgO、TiO、GaO中的至少一種。
源極13a、和/或汲極13b、和/或閘極13c的材料可以為金屬，例如Ti/Al/Ni/Au、Ni/Au等。
可以看出，本實施例的半導體結構1為MIS器件。該MIS器件可以為耗盡型器件，即具有常開態，閘極13c施加電壓後才關斷源極13a與汲極13b之間的導通。
圖6所示實施例中，源極13a與汲極13b接觸勢壘層112，且源極13a與勢壘層112之間、汲極13b與勢壘層112之間都形成歐姆接觸。
一些實施例中，源極13a與勢壘層112之間、汲極13b與勢壘層112之間都可以利用N型離子重摻雜層形成歐姆接觸。N型離子重摻雜層能使源極13a與異質結結構11的源極區域11a、汲極13b與異質結結構11的汲極區域11b不透過高溫退火即可直接形成歐姆接觸層，以及避免退火過程中的高溫造成異質結結構11的性能下降，電子遷移速率降低。
一些實施例中，也可以異質結結構11的源極區域11a與汲極區域11b中的至少一個上具有N型離子重摻雜層。未設置N型離子重摻雜層的異質結結構11的源極區域11a與源極13a、或未設置N型離子重摻雜層的異質結結構11的汲極區域11b與汲極13b透過高溫退火形成歐姆接觸層。
N型離子重摻雜層中，N型離子可以為Si離子、Ge離子、Sn離子、Se離子或Te離子中的至少一種。對於不同的N型離子，摻雜濃度可以大於1E19/cm3。N型離子重摻雜層可以為Ⅲ族氮化物材料，例如為GaN、AlGaN、AlInGaN中的至少一種。
本實施例的半導體結構1中，由於條狀極化區被限域，溝道層111與勢壘層112交界處的二維電子氣載流子或二維電洞氣載流子在遷移過程中呈現近似一維的輸運方式，可提高載流子遷移率。此外，閘極13c對載流子的控制能力也可以得到極大提高，因而可以大幅提高器件的擊穿電壓以及降低漏電問題（包括閘極13c向溝道層111的漏電與溝道層111向基底10的漏電），並可提高射頻器件的效率和線性度。
圖7是本發明第二實施例的半導體結構的截面結構示意圖；圖8是制作圖7中的半導體結構對應的中間結構的截面結構示意圖。
參照圖7所示，本實施例二的半導體結構2與實施例一的半導體結構1大致相同，區別僅在於：基底10包括自下而上堆疊的半導體襯底102、成核層103與緩衝層104，條狀溝槽101位於緩衝層104內。
成核層103的材料可以例如為AlN、AlGaN等，緩衝層104的材料可以包括AlN、GaN、AlGaN、AlInGaN中的至少一種。成核層103可以緩解外延生長的半導體層，例如異質結結構11（參見圖7所示）中的溝道層111與半導體襯底102之間的晶格失配和熱失配的問題，緩衝層104可以降低外延生長的半導體層的位錯密度和缺陷密度，提升晶體品質。
一些實施例中，條狀溝槽101還可以位於緩衝層104、成核層103以及半導體襯底102內。
對應地，本實施例二的半導體結構2的製作方法與實施例一的半導體結構1的製作方法大致相同，區別僅在於：參照圖8所示，步驟S1中，提供的基底10包括自下而上堆疊的半導體襯底102、成核層103與緩衝層104，在緩衝層104內形成多條並排設置的條狀溝槽101。
圖9是本發明第三實施例的半導體結構的截面結構示意圖。
參照圖9所示，本實施例三的半導體結構3與實施例一、二的半導體結構1、2大致相同，區別僅在於：閘極絕緣層12的上表面齊平。
具體地，對於製作方法，步驟S3中，可透過物理氣相沉積法或化學氣相沉積法在異質結結構11上整面沉積一厚層絕緣材料層，後採用化學機械研磨法（CMP）平坦化。
圖10是本發明第四實施例的半導體結構的截面結構示意圖。
參照圖10所示，本實施例四的半導體結構4與實施例一、二、三的半導體結構1、2、3大致相同，區別僅在於：勢壘層112的上表面齊平。
本實施例中，溝道層111未填滿條狀溝槽101，勢壘層112填滿條狀溝槽101，溝道層111與勢壘層112的交界面有部分區段所在平面平行於條狀溝槽102的側壁，因而能隔斷開極化區，對極化區起限域作用。
圖11是本發明第五實施例的半導體結構的截面結構示意圖。
參照圖11所示，本實施例的半導體結構5與實施例一、二、三、四的半導體結構1、2、3、4大致相同，區別僅在於：源極13a與汲極13b接觸溝道層111，且源極13a與溝道層111之間、汲極13b與溝道層111之間形成歐姆接觸。
對應地，本實施例五的半導體結構5的製作方法與實施例一、二、三、四的半導體結構1、2、3、4的製作方法大致相同，區別僅在於：步驟S3中，在異質結結構11的源極區域11a上形成源極13a，汲極區域11b上形成汲極13b時，去除源極區域11a與汲極區域11b的勢壘層112，曝露出溝道層111。
一些實施例中，也可以源極13a與溝道層111之間、汲極13b與溝道層111之間都利用N型離子重摻雜層形成歐姆接觸。N型離子重摻雜層能使源極13a與溝道層111之間、汲極13b與溝道層111之間不透過高溫退火即可直接形成歐姆接觸層。
一些實施例中，源極13a與溝道層111之間、或汲極13b與溝道層111之間利用N型離子重摻雜層形成歐姆接觸。未設置N型離子重摻雜層的溝道層111與源極13a、或未設置N型離子重摻雜層的溝道層111與汲極13b可透過高溫退火形成歐姆接觸層。
圖12是本發明第六實施例的半導體結構的俯視結構示意圖；圖13是沿著圖12中的DD線的剖視圖。
參照圖12與圖13所示，本實施例六的半導體結構6與實施例一至五的半導體結構1、2、3、4、5大致相同，區別僅在於：半導體結構6為中間半導體結構，未製作閘極絕緣層12、閘極13c、源極13a與汲極13b。
對應地，本實施例六的半導體結構6的製作方法與實施例一至五的半導體結構1、2、3、4、5的製作方法大致相同，區別僅在於：省略步驟S3。
一些實施例中，半導體結構6作為中間半導體結構，可以製作閘極絕緣層12、未製作閘極13c、源極13a與汲極13b。
半導體結構6可以作為半成品生產與銷售。
圖14是本發明第七實施例的半導體結構的截面結構示意圖。
參照圖14所示，本實施例七的半導體結構7及其製作方法與實施例一至六的半導體結構1、2、3、4、5、6及其製作方法大致相同，區別僅在於：條狀溝槽101的橫截面呈V形。
可透過控制坡面與豎直方向的夾角α的大小，使位於坡面側壁的異質結結構11所在平面方向與極化軸（C軸）方向大致平行，基本無極化效應，無載流子產生，可視為非極化區。
一些實施例中，條狀溝槽101的橫截面還可以呈梯形、倒梯形或碗狀等。
圖15是本發明第八實施例的半導體結構的截面結構示意圖。
參照圖15與圖14所示，本實施例八的半導體結構8及其製作方法與本實施例七的半導體結構7及其製作方法大致相同，區別僅在於：相鄰V形條狀溝槽101直接連接。換言之，位於相鄰條狀溝槽101的連接處的異質結結構11呈線狀分佈。
一些實施例中，各個相鄰的倒梯形或碗狀條狀溝槽101也可以直接連接。
線狀分佈能進一步限域條狀極化區，提高異質結結構11內的二維電子氣載流子或二維電洞氣載流子在遷移過程中的遷移率。
圖16是本發明第九實施例的半導體結構的俯視結構示意圖；圖17是沿著圖16中的EE線的剖視圖；圖18是沿著圖16中的FF線的剖視圖。
參照圖16至圖18所示，本實施例九的半導體結構9及其製作方法與實施例一至8的半導體結構1、2、3、4、5、6、7、8及其製作方法大致相同，區別僅在於：異質結結構11自下而上包括背勢壘層113與溝道層111。背勢壘層113與溝道層111的介面處可形成二維電子氣或二維電洞氣。
一個可選方案中，背勢壘層113為AlGaN層，溝道層111為非故意摻雜GaN層。通常採用MOCVD生長的GaN基外延材料時由於氮空位，氧摻雜等缺陷存在，非故意摻雜的本質(intrinsic)GaN具有較高的背景電子濃度，因而呈N型導電。
其它可選方案中，溝道層111與背勢壘層113的組合還可以為GaN/AlN、GaN/InN、GaN/InAlGaN、GaAs/AlGaAs、GaN/InAlN或InN/InAlN。此外，除了圖17所示的溝道層111與背勢壘層113分別具有一層外；異質結結構11還可以包括多層交替分佈的溝道層111與背勢壘層113；或一層溝道層111與兩層或兩層以上的背勢壘層113，以形成多勢壘結構。
本實施例中，溝道層111與背勢壘層113都未填滿條狀溝槽101。一些實施例中，也可以背勢壘層113未填滿條狀溝槽101，溝道層111填滿條狀溝槽101。換言之，異質結結構11的異質材料交界面至少有部分區段平行於條狀溝槽的側壁，能隔斷開極化區即可。
圖18所示實施例中，源極13a與汲極13b接觸溝道層111，且源極13a與溝道層111之間、汲極13b與溝道層111之間都形成歐姆接觸。
一些實施例中，源極13a與溝道層111之間、汲極13b與溝道層111之間都可以利用N型離子重摻雜層形成歐姆接觸。N型離子重摻雜層能使源極13a與異質結結構11的源極區域11a、汲極13b與異質結結構11的汲極區域11b不透過高溫退火即可直接形成歐姆接觸層，以及避免退火過程中的高溫造成異質結結構11的性能下降，電子遷移速率降低。
一些實施例中，也可以異質結結構11的源極區域11a與汲極區域11b中的至少一個上具有N型離子重摻雜層。未設置N型離子重摻雜層的異質結結構11的源極區域11a與源極13a、或未設置N型離子重摻雜層的異質結結構11的汲極區域11b與汲極13b透過高溫退火形成歐姆接觸層。
N型離子重摻雜層中，N型離子可以為Si離子、Ge離子、Sn離子、Se離子或Te離子中的至少一種。對於不同的N型離子，摻雜濃度可以大於1E19/cm3。N型離子重摻雜層可以為Ⅲ族氮化物材料，例如為GaN、AlGaN、AlInGaN中的至少一種。
一些實施例中，也可以源極13a與汲極13b接觸背勢壘層113，且源極13a與背勢壘層113之間、汲極13b與背勢壘層113之間形成歐姆接觸。
對應地，對於製作方法：步驟S3中，在源極區域11a上形成源極13a，汲極區域11b上形成汲極13b時，去除源極區域11a與汲極區域11b的溝道層111，暴露出背勢壘層113。
一些實施例中，也可以源極13a與背勢壘層113之間、汲極13b與背勢壘層113之間都利用N型離子重摻雜層形成歐姆接觸。N型離子重摻雜層能使源極13a與背勢壘層113之間、汲極13b與背勢壘層113之間不透過高溫退火即可直接形成歐姆接觸層。
一些實施例中，源極13a與背勢壘層113之間、或汲極13b與背勢壘層113之間利用N型離子重摻雜層形成歐姆接觸。未設置N型離子重摻雜層的背勢壘層113與源極13a、或未設置N型離子重摻雜層的背勢壘層113與汲極13b可透過高溫退火形成歐姆接觸層。
圖19是本發明第十實施例的半導體結構的截面結構示意圖。
參照圖19所示，本實施例十的半導體結構20與實施例一至九的半導體結構1、2、3、4、5、6、7、8、9大致相同，區別僅在於：基底10為半導體襯底102，異質結結構11與條狀溝槽101的底壁、側壁以及條狀溝槽101外的半導體襯底102之間自下而上具有成核層103與緩衝層104。
對應地，本實施例十的半導體結構20的製作方法與實施例一至九的半導體結構1、2、3、4、5、6、7、8、9的製作方法大致相同，區別僅在於：步驟S2中，在條狀溝槽101的底壁、側壁以及條狀溝槽101外的半導體襯底102上依次形成成核層103、緩衝層104與異質結結構11。
一些實施例中，異質結結構11與條狀溝槽101的底壁、側壁以及條狀溝槽101外的半導體襯底102之間可以僅具有成核層103。對應地，步驟S2中，在條狀溝槽101的底壁、側壁以及條狀溝槽101外的半導體襯底102上依次形成成核層103與異質結結構11。
雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以申請專利範圍所限定的範圍為准。
為方便理解本發明，以下列出本發明中出現的所有附圖標記：
1,2,3,4,5,6,7,8,9,20:半導體結構 10:基底 11:異質結結構 11a:源極區域 11b:汲極區域 11c:閘極區域 12:閘極絕緣層 13a:源極 13b:汲極 13c:閘極 101:條狀溝槽 102:半導體襯底 103:成核層 104:緩衝層 111:溝道層 112:勢壘層 113:背勢壘層
圖1是本發明第一實施例的半導體結構的製作方法的流程圖； 圖2是圖1中的流程對應的中間結構的俯視結構示意圖； 圖3是沿著圖2中的AA線的剖視圖； 圖4是本發明第一實施例的半導體結構的俯視結構示意圖； 圖5是沿著圖4中的BB線的剖視圖； 圖6是沿著圖4中的CC線的剖視圖； 圖7是本發明第二實施例的半導體結構的截面結構示意圖； 圖8是制作圖7中的半導體結構對應的中間結構的截面結構示意圖； 圖9是本發明第三實施例的半導體結構的截面結構示意圖； 圖10是本發明第四實施例的半導體結構的截面結構示意圖； 圖11是本發明第五實施例的半導體結構的截面結構示意圖； 圖12是本發明第六實施例的半導體結構的俯視結構示意圖； 圖13是沿著圖12中的DD線的剖視圖； 圖14是本發明第七實施例的半導體結構的截面結構示意圖； 圖15是本發明第八實施例的半導體結構的截面結構示意圖； 圖16是本發明第九實施例的半導體結構的俯視結構示意圖； 圖17是沿著圖16中的EE線的剖視圖； 圖18是沿著圖16中的FF線的剖視圖； 圖19是本發明第十實施例的半導體結構的截面結構示意圖。
6:半導體結構
10:基底
11:異質結結構
11c:閘極區域
111:溝道層
112:勢壘層

Claims (13)

  1. 一種半導體結構，其特徵在於，包括：基底，所述基底內具有多條並排設置的條狀溝槽；以及位於所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述基底上的異質結結構，位於所述底壁與所述條狀溝槽外的所述基底上的所述異質結結構為極化區，位於所述側壁的所述異質結結構為非極化區，所述極化區內具有載流子；所述異質結結構包括分別位於每條所述條狀溝槽兩端的源極區域與汲極區域，以及位於所述源極區域與所述汲極區域之間的閘極區域，所述源極區域與所述汲極區域之間的所述載流子被限定在各條所述極化區內流動，其中：位於各個所述條狀溝槽的底壁的異質結結構包括第一溝道層與第一勢壘層，所述第一溝道層與所述第一勢壘層之間具有第一界面，位於各個所述條狀溝槽外的所述基底上的異質結結構包括第二溝道層與第二勢壘層，所述第二溝道層與所述第二勢壘層之間具有第二界面，所述閘極區域具有閘極，所述閘極到所述第一界面的距離不同於所述閘極到所述第二界面的距離。
  2. 如請求項1所述的半導體結構，其特徵在於，所述條狀溝槽的橫截面呈矩形或梯形。
  3. 如請求項1所述的半導體結構，其特徵在於，所述條狀溝槽的橫截面呈V形、倒梯形或碗狀。
  4. 如請求項3所述的半導體結構，其特徵在於，各個所述條狀溝槽直接連接，以使位於相鄰所述條狀溝槽的連接處的所述異質結結構呈線狀分 佈。
  5. 如請求項1所述的半導體結構，其特徵在於，所述異質結結構未填滿所述條狀溝槽。
  6. 如請求項1所述的半導體結構，其特徵在於，所述異質結結構自下而上包括：溝道層與勢壘層，或背勢壘層與溝道層。
  7. 如請求項1或6所述的半導體結構，其特徵在於，所述閘極區域上依次具有閘極絕緣層與所述閘極，所述源極區域上具有源極，所述汲極區域上具有汲極。
  8. 如請求項1所述的半導體結構，其特徵在於，所述基底為半導體襯底；或所述基底包括自下而上堆疊的半導體襯底、成核層與緩衝層。
  9. 一種半導體結構的製作方法，其特徵在於，包括：提供基底，在所述基底內形成多條並排設置的條狀溝槽；在所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述基底上形成異質結結構，位於所述底壁與所述條狀溝槽外的所述基底上的所述異質結結構為極化區，位於所述側壁的所述異質結結構為非極化區，所述極化區內具有載流子；所述異質結結構包括分別位於每條所述條狀溝槽兩端的源極區域與汲極區域，以及位於所述源極區域與所述汲極區域之間的閘極區域，所述源極區域與所述汲極區域之間的所述載流子被限定在各條所述極化區內流動，其中：位於各個所述條狀溝槽的底壁的異質結結構包括第一溝道層與第一勢壘層，所述第一溝道層與所述第一勢壘層之間具有第一界面，位於各個所述條狀溝槽外的所述基底上的異質結結構包括第二溝道層與第 二勢壘層，所述第二溝道層與所述第二勢壘層之間具有第二界面，所述閘極區域具有閘極，所述閘極到所述第一界面的距離不同於所述閘極到所述第二界面的距離。
  10. 如請求項9所述的半導體結構的製作方法，其特徵在於，所述形成異質結結構步驟中，所述異質結結構未填滿所述條狀溝槽。
  11. 如請求項9所述的半導體結構的製作方法，其特徵在於，所述形成異質結結構步驟中，所述異質結結構自下而上包括：溝道層與勢壘層，或背勢壘層與溝道層。
  12. 如請求項9或11所述的半導體結構的製作方法，其特徵在於，還包括：在所述閘極區域上依次形成閘極絕緣層與所述閘極，在所述源極區域上形成源極，在所述汲極區域上形成汲極。
  13. 如請求項9所述的半導體結構的製作方法，其特徵在於，所述基底為半導體襯底；形成所述異質結結構前，所述製作方法還包括：在所述條狀溝槽的底壁、側壁以及所述條狀溝槽外的所述半導體襯底上形成成核層，或依次形成成核層與緩衝層；或所述基底包括自下而上堆疊的半導體襯底、成核層與緩衝層。
TW110134796A 2020-09-22 2021-09-17 半導體結構及其製作方法 TWI797751B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2020/116861 WO2022061525A1 (zh) 2020-09-22 2020-09-22 半导体结构及其制作方法
WOPCT/CN2020/116861 2020-09-22

Publications (2)

Publication Number Publication Date
TW202213773A TW202213773A (zh) 2022-04-01
TWI797751B true TWI797751B (zh) 2023-04-01

Family

ID=80844711

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110134796A TWI797751B (zh) 2020-09-22 2021-09-17 半導體結構及其製作方法

Country Status (4)

Country Link
US (1) US20230170408A1 (zh)
CN (1) CN116057710A (zh)
TW (1) TWI797751B (zh)
WO (1) WO2022061525A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
TW201929221A (zh) * 2017-12-12 2019-07-16 晶元光電股份有限公司 半導體元件及其製作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099774A (ja) * 2007-10-17 2009-05-07 Sharp Corp ヘテロ接合電界効果型トランジスタ
CN101252088B (zh) * 2008-03-28 2010-04-14 西安电子科技大学 一种增强型A1GaN/GaN HEMT器件的实现方法
CN102856355A (zh) * 2012-09-04 2013-01-02 程凯 增强型半导体器件
CN103681830B (zh) * 2012-09-11 2019-01-29 中国科学院微电子研究所 双沟道晶体管及其制备方法
WO2018063409A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical group iii-n devices and their methods of fabrication
GB2556899B (en) * 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051520A (zh) * 2013-03-15 2014-09-17 半导体元件工业有限责任公司 高电子迁移率的半导体器件及其方法
TW201929221A (zh) * 2017-12-12 2019-07-16 晶元光電股份有限公司 半導體元件及其製作方法

Also Published As

Publication number Publication date
TW202213773A (zh) 2022-04-01
CN116057710A (zh) 2023-05-02
US20230170408A1 (en) 2023-06-01
WO2022061525A1 (zh) 2022-03-31

Similar Documents

Publication Publication Date Title
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
JP2012156538A (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
US20230402525A1 (en) Manufacturing method for n-polar gan transistor structure and semiconductor structure
TWI797814B (zh) 半導體結構及其製作方法
KR101684614B1 (ko) 질화물 반도체 소자 및 그 제조방법
JP5554056B2 (ja) Ｉｉｉ族窒化物系半導体素子およびｉｉｉ族窒化物系半導体素子の製造方法
KR101688965B1 (ko) 반도체 소자 제조방법
TWI797751B (zh) 半導體結構及其製作方法
TWI760937B (zh) 半導體結構及其製作方法
KR20160102792A (ko) 반도체 소자 및 그의 제조방법
KR20140013618A (ko) 질화물 반도체 소자 및 이의 제조 방법
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
WO2021243603A1 (zh) 半导体结构及其制作方法
KR102135344B1 (ko) 질화물 반도체 소자 및 이의 제조 방법
US20230053045A1 (en) Semiconductor structure and manufacturing method therefor
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
WO2022032576A1 (zh) 半导体结构及其制作方法
WO2021102683A1 (zh) 半导体结构及其制作方法
CN117497581A (zh) 功率半导体器件及功率半导体器件的制作方法
JP2016032014A (ja) 窒化物半導体装置の製造方法