CN103975438A - 在再生长栅极上具有栅电极和源电极的垂直GaN JFET - Google Patents

在再生长栅极上具有栅电极和源电极的垂直GaN JFET Download PDF

Info

Publication number
CN103975438A
CN103975438A CN201280060650.4A CN201280060650A CN103975438A CN 103975438 A CN103975438 A CN 103975438A CN 201280060650 A CN201280060650 A CN 201280060650A CN 103975438 A CN103975438 A CN 103975438A
Authority
CN
China
Prior art keywords
gan
coupled
power device
iii
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280060650.4A
Other languages
English (en)
Inventor
唐纳德·R·迪斯尼
聂辉
伊舍克·C·克孜勒亚尔勒
理查德·J·布朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Woji Co Ltd
Avogy Inc
Original Assignee
A Woji Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Woji Co Ltd filed Critical A Woji Co Ltd
Publication of CN103975438A publication Critical patent/CN103975438A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • H01L29/66909—Vertical transistors, e.g. tecnetrons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构，其包括具有第一表面和第二表面的GaN衬底。GaN衬底的特征在于第一导电性类型和第一掺杂剂浓度。第一电极电耦合到GaN衬底的第二表面。半导体结构还包括耦合到GaN衬底的第一表面的第一导电性类型的第一GaN外延层和耦合到第一GaN外延层的第二导电性类型的第二GaN层。第一GaN外延层包括沟道区。第二GaN外延层包括栅极区和边缘终端结构。耦合到栅极区的第二电极和耦合到沟道区的第三电极两者均设置在边缘终端结构内。

Description

在再生长栅极上具有栅电极和源电极的垂直GaN JFET
相关申请的交叉引用
本申请涉及2011年10月11日提交的美国专利申请第13/270606号，其全部内容通过引用并入本文用于所有目的。
背景技术
功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以调节电能的形式例如，从交流到直流，从一个电压电平到另一电压电平或者以一些其他方式。这样的器件可以在宽范围的功率电平内操作，从移动设备中的几毫瓦到高压输电系统中的几百兆瓦。尽管在功率电子器件中取得了进展，但是在本领域中还对改善的电子系统和操作该改善的电子系统的方法存在需求。
发明内容
本发明一般性涉及电子器件。更具体地，本发明涉及利用第III族氮化物半导体材料来形成功率晶体管。仅通过示例的方式，本发明已应用于制造使用氮化镓(GaN)基外延层的垂直JFET功率晶体管的方法和系统。该方法和技术可以应用于各种化合物半导体系统，例如，垂直金属氧化物半导体场效应晶体管(MOSFET)、高电子迁移率晶体管(HEMT)、闸流管(thyristor)、双极晶体管和其他器件。在一些实施方案中，电子器件中的边缘终端结构(edge termination structure)包括同心布置的多个边缘终端环。
本发明的实施方案提供了一种垂直功率器件。该垂直功率器件包括：具有上表面和相反下表面的第III族氮化物衬底；耦合到上表面的具有第一导电性类型的第一第III族氮化物外延层；耦合到第一第III族氮化物层的具有第二导电性的第二第III族氮化物层；耦合到第一第III族氮化物层的第一电极；耦合到第二第III族氮化物层的第二电极；以及包围第一电极和第二电极的边缘终端结构。
本发明的一些实施方案提供了一种垂直功率器件。该垂直功率器件包括：具有顶表面和底表面的氮化镓(GaN)衬底；耦合到顶表面并且设置在顶表面上的GaN漂移区；耦合到GaN漂移区并且设置在GaN漂移区上的沟道区；特征在于耦合到多个指状栅极结构的连续栅极结构的栅极区；耦合到栅极区的栅电极；耦合到沟道区的源电极；以及包围栅电极和源电极的边缘终端结构。
本发明的其他实施方案提供了一种制造功率器件的方法。该方法包括：提供具有上表面和下表面的氮化(GaN)衬底；形成耦合到上表面的具有n型导电性的第一GaN层，其中第一GaN层包括沟道区；形成耦合到第一GaN层的具有p型导电性的第二GaN层；以及在第二GaN层中形成边缘终端结构和栅极区。该方法还包括：形成耦合到第二GaN层的具有n型导电性的源极区；形成耦合到栅极区的栅电极；形成耦合到源极区的源电极；以及形成耦合到GaN衬底的下表面的漏电极。在该实施方案中，边缘终端结构包围栅电极和源电极。
通过本发明的方法实现了优于常规技术的许多益处。例如，本发明的实施方案使得能够使用垂直器件构造的连续栅极结构，这提供了与常规器件相比能够以更高的电压和更低的电阻操作的器件。另外，连续栅极区使得边缘终端区能够包围器件的所有低压区域(例如，栅极区和源极区)以减小尺寸和简化工艺。结合下文以及附图对本发明的这些实施方案和其他实施方案以及本发明的许多优点和特征进行详细描述。
附图说明
图1示出了根据本发明的一个实施方案的功率器件的顶视图。
图2是沿着图1所示的A-A'方向的横截面图。
图3是沿着图1所示的B-B'方向的横截面图。
图4示出了根据本发明的另一实施方案的功率器件的顶视图。
图5A至图7B示出了根据本发明的一个实施方案的制造具有边缘终端结构的垂直功率器件中的各个步骤期间的横截面图。
图8是示出了根据本发明的一个实施方案的制造具有围绕再生长栅极区的边缘终端结构的垂直JFET的方法的简化流程图。
具体实施方式
本发明的实施方案涉及电子器件。更具体地，本发明涉及形成垂直功率半导体器件。仅通过示例的方式，本发明已应用于制造使用氮化镓(GaN)基外延层的垂直JFET的方法和系统。该方法和技术可以应用于形成各种类型的半导体器件，包括但不限于垂直金属氧化物半导体场效应晶体管(MOSFET)、高电子迁移率晶体管(HEMT)、闸流管、双极晶体管以及其他器件。
GaN基电子器件和光电器件正经历快速发展，并且一般认为优于硅(Si)和碳化硅(SiC)竞争者。与GaN以及相关的合金和异质结构相关联的期望特性包括：对于可见光发射和紫外光发射的高带隙能量；有利的传输特性(例如，高电子迁移率和高饱和速度)；高击穿电场以及高热导率。特别地，对于给定的背景掺杂水平N，电子迁移率μ比竞争材料更高。这提供了低电阻率ρ，原因是电阻率与电子迁移率成反比，如公式(1)所示：
ρ = 1 qμN - - - ( 1 )
其中q为元电荷。
GaN材料(包括块体GaN衬底上的同质外延GaN层)所提供的另一优异特性是对于雪崩击穿的高临界电场。与具有较低临界电场的材料相比，高临界电场能够使得在更小的长度L上支持更大的电压。电流流经更小的长度与低电阻率导致比其他材料的电阻更低的电阻R，原因是电阻可以通过公式(2)确定：
R = ρL A - - - ( 2 )
其中A为沟道或电流路径的横截面面积。
如本文中所描述的，使用边缘终端结构的半导体器件能够利用由GaN以及相关合金和异质结构提供的高临界电场。边缘终端技术例如场板和保护环通过减轻半导体器件的边缘处的高电场来提供适合的边缘终端。在适当地使用时，边缘终端使得半导体器件能够在其主结处均匀地击穿，而非在其边缘处不受控制地击穿。此外，使用如本文中描述的边缘终端结构来完全包围低电压栅极区和源极区导致更小的器件、简化的工艺、以及更可靠的操作。
根据本发明的实施方案，采用使用常规技术不可能的拟块体(pseudo-bulk)GaN衬底上的氮化镓(GaN)外延来制造边缘终端结构和/或半导体器件。例如，生长GaN的常规方法包括使用异质衬底，例如碳化硅(SiC)。由于GaN层与异质衬底之间的热膨胀系数和晶格常数的差，这会限制生长在异质衬底上的可用GaN层的厚度。GaN与异质衬底之间的界面处的高缺陷密度进一步使制造用于各种类型的半导体器件的边缘终端结构的尝试复杂化。
图1示出了根据本发明的一个实施方案的包括保护环的垂直功率器件100的顶视图。用于制造垂直功率器件100的工艺提供在2011年11月4日提交的共同转让的美国专利申请第13/289219号中，其公开内容通过引用并入本文中。与制造边缘终端结构有关的细节提供在以下共同受让的美国专利申请中：
(a)2011年10月11日提交的美国专利申请第13/270606号，
(b)2011年11月17日提交的美国专利申请第13/299254号(代理案号93444-823950)，以及
(c)2011年12月22日提交的美国专利申请第13/335355号(代理案号93444-824394)，
所有这些申请的全部公开内容通过引用并入本文中用于所有目的。
垂直功率器件100包括耦合到衬底(未示出)的第一第III族氮化物层102。在一些实施方案中，衬底是第III族氮化物衬底。在一个具体的实施方案中，衬底可以是氮化镓(GaN)衬底。在一些实施方案中，第一第III族氮化物层102可以包括具有n型导电性的外延生长第III族氮化物层，例如GaN。第一第III族氮化物层102可以用作漂移区，并且因此可以是相对低掺杂的材料。例如，第一第III族氮化物层102可以具有n导电性类型，掺杂剂浓度为从1×1014cm-3至1×1018cm-3。此外，掺杂剂浓度可以是均匀的，或者可以例如作为漂移区的厚度的函数而变化。在一些实施方案中，n型掺杂剂可以包括硅、氧、硒、碲等。
第一第III族氮化物层102的厚度也可以根据期望的功能性而显著变化。如上所述，同质外延生长可以使第一第III族氮化物层102生长为远厚于使用常规方法形成的层。通常，在一些实施方案中，厚度可以在例如0.5μm和100μm之间变化。在其他实施方案中厚度大于5μm。所得到的垂直功率器件100的平行平面击穿电压可以根据本实施方案而变化。一些实施方案提供了至少100V、至少300V、至少600V、至少1.2kV、至少1.7kV、至少3.3kV、至少5.5kV、至少13kV或至少20kV的击穿电压。
可以在第一第III族氮化物层102上外延生长第二第III族氮化物层108。在一些实施方案中，第二第III族氮化物层可以包含GaN。最终形成边缘终端结构104的第二第III族氮化物层108可以具有与第一第III族氮化物层102不同的导电性类型。例如，如果第一第III族氮化物层102由n型GaN材料形成，则第二第III族氮化物层108可以由p型GaN材料形成，反之亦然。在一些实施方案中，使用第二第III族氮化物层108来形成边缘终端结构，并且第二第III族氮化物层108在第一第III族氮化物层102的一部分上连续再生长，而该结构的其他部分(例如其他半导体器件的区域)的特征在于由于存在再生长掩模(未示出)而减少生长或没有生长。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
第二第III族氮化物层108的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，第二第III族氮化物层108的厚度在0.1μm和5μm之间。
第二第III族氮化物层108可以高度掺杂，例如，在约5×1017cm-3至约1×1019cm-3的范围内。另外，与其他外延层一样，第二第III族氮化物层108的掺杂剂浓度作为厚度的函数是可以是均匀的或非均匀的。在一些实施方案中，掺杂剂浓度随厚度增加，使得掺杂剂浓度在第一第III族氮化物层102附近相对低，并且随与第一第III族氮化物层102的距离增加而增加。这样的实施方案在第二第III族氮化物层108可以随后形成金属接触体的顶部处提供了更高的掺杂剂浓度。其他实施方案采用重掺杂接触层(未示出)来形成欧姆接触体。
形成第二第III族氮化物层108和本文中描述的其他层的一个方法可以是通过使用原位蚀刻和扩散制备工艺的再生长工艺。这些制备工艺更全面地描述在2011年8月4日提交的美国专利申请第13/198666号中，其全部公开内容通过引用并入本文中。可以使用第二第III族氮化物层108来形成垂直功率器件100的栅极区。
垂直功率器件100还包括边缘终端区。在图1所示的实施方案中，边缘终端区包括一个或更多个边缘终端结构104。在一个实施方案中，边缘终端结构104通过去除第二第III族氮化物层108的至少一部分来形成。可以通过使用设计成在大概第二第III族氮化物层108与第一第III族氮化物层102之间的界面处停止的蚀刻掩模(未示出，但具有边缘终端结构104的尺寸)的受控蚀刻来执行去除。可以使用感应耦合等离子体(ICP)蚀刻和/或其他常规GaN蚀刻工艺。在其他实施方案中，边缘终端结构104可以通过将离子注入第二第III族氮化物层108的使边缘终端结构104电绝缘的部分中来形成。在另外的实施方案中，边缘终端区可以包括结型终端扩展(JTE)区、一个或更多个场板、深槽终端、和/或这些或其他边缘终端结构的组合。
如图1中所示，第二第III族氮化物层/栅极区108包括连续区114和一个或更多个指状突起118。连续区114和突起118一起形成垂直功率器件100的栅极区。栅电极112设置在连续区114上并且经由栅极接触体120耦合到栅极区108。在一些实施方案中，栅电极112可以包括例如镍、铂、钯、银、金、铜等金属及其合金。在一些实施方案中，栅电极112可以是多层结构。
在一个实施方案中，栅极区的至少一些部分还可以包括可以设置在第二第III族氮化物层的顶部的低电阻层(未示出)。该低电阻层可以包含金属例如铂、钛或其他合适的材料。该层的目的是降低从栅电极112到栅极区上各个位置的横向电阻，这可以有利地降低垂直功率器件100的分布的栅极电阻，从而改进开关性能。
可以对第一第III族氮化物层102进行图案化和蚀刻来形成沟道区106。沟道区106设置为使得在两个相邻指状栅极结构118之间存在一个沟道区。这些一起形成二极管的p-n结。下面更全面地描述源极结构和栅极结构的布置的细节。在一个实施方案中，第三第III族氮化物层(未示出)耦合到第一第III族氮化物层102并且被蚀刻以形成沟道区106。源电极110经由源极接触体116耦合到沟道区106。在一些实施方案中，如以下参照图3所述的，源极区置于沟道区106与源极接触体116之间。在一些实施方案中，源电极110可以包括例如钽、铝、镍、金等金属及其合金。在一些实施方案中，源电极110可以是多层结构。
如图1所示，源电极110和栅电极112两者均设置在最里面的边缘终端结构104内。这有助于使低电压的栅电极和源电极隔离于第一第III族氮化物层102的高电压。可以使用引线接合或其他常规技术经由电极110和电极112来进行与外部系统的连接。
虽然从GaN衬底和GaN外延层的方面讨论了一些实施方案，但是本发明不限于这些具体的二元第III-V族材料而是适用于更广类的第III-V族材料，特别是第III族氮化物材料。另外，本发明的实施方案不限于GaN衬底。其他第III-V族材料(特别是第III族氮化物材料)包括在本发明的范围内并且可以不仅代替所示的GaN衬底而且可以代替本文所述的其他GaN基层和结构。作为示例，二元第III-V族(例如，第III族氮化物)材料、三元第III-V族(例如，第III族氮化物)材料例如InGaN和AlGaN)、四元第III族氮化物材料例如AlInGaN、这些材料的掺杂形式等包括在本发明的范围内。
垂直功率器件100采用生长在n型衬底的顶部上的n型漂移层。然而，本发明不限于该具体配置。在其他实施方案中，可以采用具有p型掺杂的衬底。另外，实施方案可以使用具有相反导电性类型的材料以提供具有不同功能性的器件。因而，虽然本文中描述的一些实施方案包括被掺杂有硅的n型GaN外延层，但是在其他实施方案中也可以使用高掺杂或轻掺杂材料、p型材料、被掺杂有除硅以外或与硅不同的掺杂剂例如，Mg、Ca、Be、Ge、Se、S、O、Te等的材料。本文中讨论的衬底可以包括单材料系统或包括多个层的组合结构的多材料系统。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
图2示出了沿图1所示的A-A'线所取的垂直功率器件100的横截面图。如图2所示，垂直功率器件100包括GaN衬底202。第一GaN外延层102耦合GaN衬底202的表面到并且设置在GaN衬底202的表面上。漏电极208耦合到GaN衬底202的相反的表面。在一个实施方案中，漏电极208由钽、铝、镍、金或类似材料形成以提供欧姆接触体。第二GaN外延层设置在第一GaN外延层102上并且耦合到第一GaN外延层102。第二GaN外延层包括连续栅极结构114和边缘终端区。如上所述，边缘终端区可以包括多个边缘终端结构。图1和图2的实施例示出了三个边缘终端结构104。
层间介电层210设置在栅极结构114和边缘终端结构104上。在层间介电层210中形成一个或更多个栅极接触体120以提供栅极结构114与栅电极112之间的电连接。可以看出，栅电极112定位成使边缘终端结构104完全包围栅电极112，由此使栅电极112隔离于存在于第一GaN外延层102的位于边缘终端区外部的部分上的高压。
图3示出了垂直功率器件100的在图1所示的B-B'线处的横截面图。如图3所示，沟道区106设置在栅极区108的相邻指状突起118之间，以制造p-n结。在一个实施方案中，低电阻层306设置在栅极区108和/或边缘结构104的至少一些部分的顶部上。低电阻层306可以包括金属例如铂、钽或其他合适的材料。低电阻层306的目的是降低从栅电极112到栅极区上的各个位置的横向电阻，其可以有利地降低垂直功率器件100的分布的栅极电阻，从而改进开关性能。
源极区304设置在沟道区106的顶部上。源极区304可以具有与沟道区106和衬底202相同的导电性类型(例如，n型)。源极区304的掺杂浓度可以显著高于沟道区106的掺杂浓度以形成更好的欧姆接触体。源电极110设置在边缘终端结构104内。每个源极区304均经由源极接触部116电耦合到源电极110。在一个实施方案中，源极区304电绝缘于栅极区108。例如，如图3所示，指状突起118的顶部可以凹陷在源极区304的顶部下，以提供电绝缘。
在一些实施方案中，GaN衬底202可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3的范围内的n+导电性类型，并且第一GaN外延层102可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3的范围内的n-导电性类型。第一GaN外延层102的厚度可以根据期望的功能性和击穿电压而为从0.5μm和100μm或更高中的任何值。沟道区106可以具有0.5μm和5μm之间的高度、0.5μm和5μm之间的宽度、以及掺杂剂浓度与第一GaN外延层102的掺杂剂浓度相同或更低的n型导电性。在一个实施方案中，沟道区106可以通过蚀刻掉第一GaN外延层102的一部分来形成。栅极区108和边缘终端结构104可以为0.1μm至5μm厚并且可以具有掺杂剂浓度在约1×1017cm-3至约1×1019cm-3的范围内的p+导电性类型。
图4是根据本发明的另一实施方案的垂直功率器件400的顶视图。在一些实施方案中，垂直功率器件400可以是垂直结型场效应晶体管(VJFET)。垂直功率器件400包括设置在GaN衬底(未示出)上的GaN外延层402。一个或更多个边缘终端结构404和栅极区408由导电性与GaN沟道区402的导电性相反的外延生长GaN层形成。在该实施方案中，沟道区406形成为具有变化长度的细长结构的形状。如图4所示，一些沟道区406扩展在栅电极412的耦合到栅极区408的任一侧上的内区420间距。源电极410耦合到沟道区406。源电极410和栅电极412完全位于边缘终端结构404内。
图5A至图7B示出了根据本发明的一个实施方案的制造具有边缘终端结构的垂直功率器件的各个步骤期间的横截面图。在该实例中，垂直功率器件为VJFET。
如图5A所示，在具有相同导电性类型的GaN衬底500上形成第一GaN外延层502。如以上所示，GaN衬底500可以是其上生长有第一GaN外延层502的拟块体或块体GaN材料。GaN衬底500的掺杂剂浓度(例如，掺杂密度)可以根据期望的功能性而变化。例如，GaN衬底500可以具有掺杂剂浓度在1×1017cm-3至1×1019cm-3的范围内的n+导电性类型。虽然GaN衬底500示为包括单材料组成，但是可以提供多层作为衬底的一部分。此外，可以在外延生长过程期间采用粘合层、缓冲层和其他层(未示出)。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
第一GaN外延层502的性质可以根据期望的功能性而变化。第一GaN外延层502可以用作垂直JFET器件的漂移区，并且因此可以是相对低掺杂的材料。例如，第一GaN外延层502可以具有掺杂剂浓度在1×1014cm-3至1×1018cm-3的范围内的n-导电性类型。此外，掺杂剂浓度可以是均匀的，或者可以例如作为漂移区厚度的函数而变化。
图5B示出了在第一GaN外延层502上方形成第二GaN外延层504。最终形成边缘终端结构并且可以用于形成垂直JFET器件的栅极的第二GaN外延层504可以具有与第一GaN外延层502不同的导电性类型。例如，如果第一GaN外延层502由n-型GaN材料形成，则第二GaN外延层504可以由p-型GaN材料形成，反之亦然。在一些实施方案中，用于形成边缘终端结构的第二GaN外延层504是在第一GaN外延层502一部分上连续再生长，其中该结构的其他部分例如其他半导体器件的区域的特征在于由于存在再生长掩模(未示出)而减少生长或没有生长。例如，在n沟道垂直JFET中，第二GaN外延层504可以包括p+GaN外延层，并且第一GaN外延层502可以包括n-GaN外延层。通常，第二GaN外延层504的掺杂剂浓度可以超过第一GaN外延层502的掺杂剂浓度。例如，第二GaN外延层504的p型掺杂剂浓度可以等于或大于1×1018cm-3。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
第二GaN外延层504的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，第二GaN外延层504的厚度在0.1μm和5μm之间。形成第二GaN外延层504和本文中描述的其他层的一个方法可以是通过利用原位蚀刻和扩散制备工艺的再生长工艺。
图5C示出了在GaN衬底500下的第一金属结构506的形成。第一金属结构506可以是用作欧姆接触体的一层或更多层金属并且包括垂直JFET器件的漏电极。例如，金属结构506可以包括钛-铝(Ti/Al)堆叠体。可以使用的其他金属和/或合金包括但不限于铝、镍、金、及其组合等。在一些实施方案中，第一金属结构506的最外金属可以包括金、锡、钽、钨、钯、银、或铝及其组合等。第一金属结构506可以使用例如溅射、蒸镀等各种方法中的任意方法来形成。
图6A是示出了去除第二GaN外延层504的至少一部分以形成边缘终端结构508的简化的横截面图。如以下更详细地讨论的，边缘终端结构508可以包括各种结构中的任意结构，例如，限定垂直JFET的范围以提供边缘终端的保护环。可以通过利用设计成在大概第二GaN外延层504与第一GaN外延层502之间的界面处停止的蚀刻掩模(未示出，但具有边缘终端结构508的尺寸)的受控蚀刻来执行去除。可以使用感应耦合等离子体(ICP)蚀刻和/或其他常规GaN蚀刻工艺。在所示的实施方案中，用于去除第二GaN外延层504的部分的材料去除处理在层504和层502的界面处终止，然而，在其他实施方案中，处理在不同深度处终止，例如，扩展到第一GaN外延层502的一部分中或保留第一GaN外延层502的一部分。
在其他实施方案中，边缘终端结构可以通过将离子注入第二GaN外延层504的用于电绝缘边缘终端结构508的部分中来形成。在其他实施方案中，边缘终端区可以包括结型终端扩展(JTE)区、一个或更多个场板、深槽终端和/或这些和其他边缘终端结构的组合。
图6A还示出了垂直JFET器件的栅极区的形成。如图6A所示，第二GaN外延层504的部510在形成边缘终端结构508期间保留在原处。部510将最终形成垂直JFET器件的栅极区。栅极部510的面积可以通过使用适合的掩模来控制。
如图6B所示，介电层512形成为覆盖边缘终端结构508和栅极部510。在一些实施方案中，介电层512可以包括二氧化硅、氮化硅、旋涂玻璃或其他适合材料。介电层512可以利用各种沉积技术(包括等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)、旋涂或其他技术)来形成。如以下参照图7B所述，介电层512有助于使源电极电绝缘于下面的栅极区。在一个实施方案中，介电层512可以从栅电极下完全去除，以使得栅电极能够与部510直接接触。在其他实施方案中，一个或更多个栅极接触体514穿过介电层512形成，以提供从栅电极516到栅极部510的电连接。栅电极516可以是提供到垂直JFET的栅极的欧姆接触体的一层或更多层金属。例如，金属结构516可以包括钛-铝(Ti/Al)、镍、铂、钯或其他适合材料。栅电极516可以使用例如溅射、蒸镀等多种方法中的任意方法来形成。
图7A和图7B示出了根据本发明的一个实施方案的沟道区、源极区和源极接触体的形成。如图7A所示，可以由与第一GaN外延层502相同导电性类型的外延层来形成一个或更多个细长沟道区702形式的沟道。在一个实施方案中，沟道区702通过蚀刻以去除GaN外延层502的一部分来由第一GaN外延层502的一部分形成。栅极区704可以由与边缘终端结构508(具有与第一GaN外延层502相反的导电性类型)相同的外延生长或再生长形成。沟道区702形成为使得沟道区702位于相邻栅极区704的组之间。栅极区704耦合到图6B所示的平面连续栅极区510。因而，连续栅极区510连同指状的栅极区704一起形成垂直功率器件的栅极。这更加清楚地示出在图1中。源极区705可以设置在沟道区702的顶部上。源极区705可以具有与沟道区702和衬底500相同的导电性类型(例如n型)。源极区705的掺杂浓度可以显著高于沟道区702的掺杂浓度，以形成更好的欧姆接触体。
如图7B所示，形成源极接触体706并且耦合到每个源极区705。然后每个源极接触体706耦合到覆盖源极区705和栅极区704的源电极708。介电层512使源电极708电绝缘于下面的栅极区704。源电极708、源极区702和栅极区704全部设置在边缘终端结构508内。换句话说，边缘终端结构508完全包围源电极708、源极区702、栅极区704以及栅极部510。
图8是示出了根据本发明的一个实施方案的制造具有围住再生长栅极区的边缘终端结构的垂直JFET的方法的简化流程图。提供第III族氮化物衬底(802)。在一个实施方案中，第III族氮化物是n型GaN衬底。该方法还包括形成耦合到第III族氮化物衬底的前表面的第一第III族氮化物外延层(例如，n型GaN外延层)(804)。第一第III族氮化物外延层的特征在于第一掺杂剂浓度，例如掺杂剂浓度在1×1014cm-3至1×1018cm-3的范围内的n型掺杂。使用本文中描述的同质外延技术，第一第III族氮化物外延层的厚度可以比使用常规技术得到厚度更厚，例如在约1μm和约100μm之间。
该方法包括形成耦合到第一第III族氮化物外延层的与第一第III族氮化物类型相反的第二第III族氮化物外延层(例如，p型GaN层)(806)。第二第III族氮化物外延层的掺杂剂浓度可以超过第一第III族氮化物外延层的掺杂剂浓度。例如，第二第III族氮化物外延层的p型掺杂剂浓度可以等于或大于1×1018cm-3。第二第III族氮化物外延层的厚度可以根据用于形成层和器件设计的工艺而变化。在一些实施方案中，第二第III族氮化物外延层的厚度在0.1μm和5μm之间。
该第二第III族外延层形成至少部分包围之前制造的沟道区的栅极区。第二第III族氮化物外延层的至少两个部分彼此隔离以形成至少一个边缘终端结构，以及包括平面连续栅极区和一个或更多个指状细长栅极区的栅极区(808)。
在垂直功率器件的另一部分中，对第一第III族氮化物层进行图案化和蚀刻以制造一个或更多个细长沟道(816)。沟道区制造成使每个源极区的在任一侧均有细长栅极区。源极区可以包括在每个沟道区的顶部处，源极区具有与第一第III族氮化物外延层相同的掺杂类型和比第一第III族氮化物外延层的掺杂浓度更高的掺杂浓度。
在一些实施方案中，可以形成高达七个边缘终端结构以提供垂直功率器件的边缘终端。在其他实施方案中，还可以形成大于七个的边缘终端结构。此外，可以基于垂直功率器件的物理特性和其他考虑来使边缘终端结构形成为各种形状中的任意形状。可以使用各种技术来使边缘终端结构隔离于栅极部分。在一个实施方案中，可以去除第二第III族氮化物外延层的至少一个部分以使第二第III族氮化物外延层的两个部分彼此隔离。在其他实施方案中，可以通过将离子注入第二第III族氮化物外延层的多个部分中来实现隔离。边缘终端结构可以包括适于实现期望的耐压能力的各种特征。例如，边缘终端结构可以包括浮置环、结型终端扩展(JTE)区、一个或更多个场板、深槽终端、和/或这些或其他边缘终端结构的组合。
该方法还包括形成覆盖边缘终端结构、沟道区和栅极区的介电层(810)。此后在介电层中形成一个或更多个过孔以提供与栅极区和沟道区的电连接，或在一些实施方案中源极区在沟道区的顶上(812)。栅电极形成在介电层上并且通过过孔耦合到栅极区(814)，而源电极形成在介电层上并且通过其他过孔耦合到沟道(和/或源极)区(818)。用于形成垂直功率器件和边缘终端结构的各种外延层的掺杂剂浓度作为厚度的函数不必是均匀的，而是可以采用适合于具体应用的变化的掺杂配置。
该方法还包括形成在第III族氮化物衬底的背表面上的电耦合到第III族氮化物衬底的金属结构(820)。该金属结构用作垂直功率器件的漏电极。
应理解的是，图8所示的特定步骤提供了根据本发明的一个实施方案的制造具有边缘终端结构的垂直功率器件的具体方法。根据替代实施方案，也可以执行其他步骤顺序。例如，本发明的替代实施方案可以执行上面以不同顺序概述的步骤。此外，图8所示的步骤可以包括多个子步骤，其可以以适合于步骤的各种顺序来执行。此外，可以根据具体应用添加或去除附加的步骤。本领域的一个普通技术人员应当认识到许多变化方案、修改方案以及替代方案。
本领域的一个普通技术人员应当认识到本文中提供的实施例的许多变化方案、修改方案以及替代方案。如本文中所示，根据边缘终端结构为其提供边缘终端的半导体器件的物理特性，边缘终端结构可以以各种形状和形式中的任意形状和形式来提供。此外或替选地，本文中提供的实施例的导电性类型根据期望的功能性可以是相反的(例如，用p型材料代替n型半导体材料，反之亦然)。此外，本文中提供的使用GaN的实施方案可以使用除GaN之外或代替GaN的其他第III族氮化物材料。考虑其他变化方案、替代方案、修改方案以及代替方案。
也应该理解，本文中所述的实施例和实施方案仅为说明性目的并且本领域的一个普通技术人员可提出根据实施例和实施方案的各种修改和改变并且所述各种修改和改变包括在该申请的精神和范围以及所附权利要求的范围之内。

Claims (21)

1.一种垂直功率器件，包括：
具有上表面和相反的下表面的第III族氮化物衬底；
耦合到所述上表面的具有第一导电性类型的第一第III族氮化物外延层；
耦合到所述第一第III族氮化物层的具有第二导电性类型的第二第III族氮化物层；
耦合到所述第一第III族氮化物层的第一电极；
耦合到所述第二第III族氮化物层的第二电极；以及
包围所述第一电极和所述第二电极的边缘终端结构。
2.根据权利要求1所述的垂直功率器件，其中所述垂直功率器件是垂直结型场效应晶体管(VJFET)。
3.根据权利要求2所述的垂直功率器件，其中所述第一第III族氮化物外延层包括所述VJFET的沟道区和源极区，并且所述第二第III族氮化物外延层包括所述VJFET的栅极区。
4.根据权利要求3所述的垂直功率器件，其中所述栅极区的特征在于耦合到多个指状栅极结构的连续平面栅极结构。
5.根据权利要求3所述的垂直功率器件，其中所述沟道区设置在两个相邻指状栅极结构之间。
6.根据权利要求3所述的垂直功率器件，还包括耦合到所述第二第III族氮化物层的介电层，所述介电层使所述第一电极电绝缘于所述栅极区。
7.根据权利要求2所述的垂直功率器件，其中所述第二第III族氮化物层还包括所述边缘终端结构。
8.根据权利要求1所述的垂直功率器件，其中所述第二导电性类型与所述第一导电性类型相反。
9.根据权利要求1所述的垂直功率器件，其中所述边缘终端结构包括同心设置的多个边缘终端环。
10.根据权利要求1所述的垂直功率器件，其中所述边缘终端结构包括结型终端扩展区。
11.根据权利要求1所述的垂直功率器件，其中所述第一电极是源电极，所述第二电极是栅电极。
12.根据权利要求1所述的垂直功率器件，还包括耦合到所述第III族氮化物衬底的所述下表面的第三电极。
13.根据权利要求12所述的垂直功率器件，其中所述第三电极是漏电极。
14.一种垂直功率器件，包括：
具有顶表面和底表面的氮化镓(GaN)衬底；
耦合到所述顶表面并且设置在所述顶表面上的GaN漂移区；
耦合到所述GaN漂移区并且设置在所述GaN漂移区上的沟道区；
特征在于耦合到多个指状栅极结构的连续平面栅极结构的栅极区；
耦合到所述栅极区的栅电极；
耦合到所述沟道区的源电极；以及
包围所述栅电极和所述源电极的边缘终端结构。
15.根据权利要求14所述的垂直功率器件，其中所述GaN衬底和所述GaN漂移区具有第一导电性类型，并且所述栅极区具有与所述第一导电性类型相反的第二导电性类型。
16.根据权利要求15所述的垂直功率器件，其中所述沟道区设置在所述多个指状栅极结构中的两个相邻指状栅极结构之间。
17.根据权利要求14所述的垂直功率器件，还包括设置在所述源电极与所述栅极区之间的介电层。
18.根据权利要求14所述的垂直功率器件，还包括耦合到所述GaN衬底的所述底表面的漏电极。
19.一种方法，包括：
提供具有上表面和下表面的氮化镓(GaN)衬底；
形成耦合到所述上表面的具有n型导电性的第一GaN层，所述第一GaN层包括沟道区；
形成耦合到所述第一GaN层的具有p型导电性的第二GaN层；
在所述第二GaN层中形成边缘终端结构和栅极区；
形成耦合到所述第二GaN层的具有n型导电性的源极区；
形成耦合到所述栅极区的栅电极；
形成耦合到所述源极区的源电极；以及
形成耦合到所述GaN衬底的所述下表面的漏电极，
其中所述边缘终端结构包围所述栅电极和所述源电极。
20.根据权利要求19所述的方法，还包括：
形成覆盖所述第一GaN层和所述第二GaN层的介电层；以及
在所述介电层中形成一个或更多个过孔，其中所述一个或更多个过孔配置成在所述栅电极与所述栅极区之间提供电路径。
21.根据权利要求19所述的方法，其中所述栅极区的特征在于耦合到一个或更多个指状细长栅极结构的连续平面区。
CN201280060650.4A 2011-12-09 2012-11-27 在再生长栅极上具有栅电极和源电极的垂直GaN JFET Pending CN103975438A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/315,720 2011-12-09
US13/315,720 US8698164B2 (en) 2011-12-09 2011-12-09 Vertical GaN JFET with gate source electrodes on regrown gate
PCT/US2012/066669 WO2013085748A1 (en) 2011-12-09 2012-11-27 VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE

Publications (1)

Publication Number Publication Date
CN103975438A true CN103975438A (zh) 2014-08-06

Family

ID=48571160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280060650.4A Pending CN103975438A (zh) 2011-12-09 2012-11-27 在再生长栅极上具有栅电极和源电极的垂直GaN JFET

Country Status (3)

Country Link
US (3) US8698164B2 (zh)
CN (1) CN103975438A (zh)
WO (1) WO2013085748A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8716716B2 (en) * 2011-12-22 2014-05-06 Avogy, Inc. Method and system for junction termination in GaN materials using conductivity modulation
US9117839B2 (en) 2012-05-07 2015-08-25 Avogy, Inc. Method and system for planar regrowth in GAN electronic devices
US8716078B2 (en) 2012-05-10 2014-05-06 Avogy, Inc. Method and system for a gallium nitride vertical JFET with self-aligned gate metallization
US8841708B2 (en) 2012-05-10 2014-09-23 Avogy, Inc. Method and system for a GAN vertical JFET with self-aligned source metallization
US9123533B2 (en) * 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
WO2014087601A1 (ja) * 2012-12-03 2014-06-12 パナソニック株式会社 半導体装置およびその製造方法
US8937317B2 (en) 2012-12-28 2015-01-20 Avogy, Inc. Method and system for co-packaging gallium nitride electronics
US9059199B2 (en) * 2013-01-07 2015-06-16 Avogy, Inc. Method and system for a gallium nitride vertical transistor
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
CN106601798A (zh) * 2016-12-30 2017-04-26 中国科学院微电子研究所 氮化镓基功率开关器件及其制作方法
DE102017110536B4 (de) * 2017-05-15 2022-06-30 Infineon Technologies Ag Halbleitervorrichtung mit breiter Bandlücke, die Gatefinger zwischen Bondpads enthält, und Halbleitermodul
US10403718B2 (en) 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10355085B1 (en) 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US11916134B2 (en) * 2020-01-02 2024-02-27 Nexgen Power Systems, Inc. Regrowth uniformity in GaN vertical devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253292A (ja) * 2005-03-09 2006-09-21 National Institute Of Advanced Industrial & Technology 炭化珪素トランジスタ装置及びその製造方法
WO2010148266A2 (en) * 2009-06-19 2010-12-23 Semisouth Laboratories, Inc. Vertical junction field effect transistors and diodes having graded doped regions and methods of making
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件
CN102136501A (zh) * 2005-08-08 2011-07-27 半南实验室公司 具有埋栅的垂直沟道结型场效应晶体管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089097B2 (en) 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
WO2009119479A1 (ja) 2008-03-24 2009-10-01 日本電気株式会社 半導体装置及びその製造方法
US8058655B2 (en) 2008-11-05 2011-11-15 Ss Sc Ip, Llc Vertical junction field effect transistors having sloped sidewalls and methods of making
US9136116B2 (en) 2011-08-04 2015-09-15 Avogy, Inc. Method and system for formation of P-N junctions in gallium nitride based electronics
US9224828B2 (en) 2011-10-11 2015-12-29 Avogy, Inc. Method and system for floating guard rings in gallium nitride materials
US8698164B2 (en) 2011-12-09 2014-04-15 Avogy, Inc. Vertical GaN JFET with gate source electrodes on regrown gate
US8749015B2 (en) 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US8592298B2 (en) 2011-12-22 2013-11-26 Avogy, Inc. Fabrication of floating guard rings using selective regrowth
US8502234B2 (en) 2011-11-04 2013-08-06 Agovy, Inc. Monolithically integrated vertical JFET and Schottky diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253292A (ja) * 2005-03-09 2006-09-21 National Institute Of Advanced Industrial & Technology 炭化珪素トランジスタ装置及びその製造方法
CN102136501A (zh) * 2005-08-08 2011-07-27 半南实验室公司 具有埋栅的垂直沟道结型场效应晶体管及其制造方法
WO2010148266A2 (en) * 2009-06-19 2010-12-23 Semisouth Laboratories, Inc. Vertical junction field effect transistors and diodes having graded doped regions and methods of making
CN102074587A (zh) * 2009-10-30 2011-05-25 万国半导体股份有限公司 带有改良型终止结构的氮化镓半导体器件

Also Published As

Publication number Publication date
US9318619B2 (en) 2016-04-19
WO2013085748A1 (en) 2013-06-13
US20140291691A1 (en) 2014-10-02
US20130146886A1 (en) 2013-06-13
US8698164B2 (en) 2014-04-15
US8946725B2 (en) 2015-02-03
US20150137140A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN106876485B (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN103858236A (zh) 利用再生长栅极的GaN垂直JFET的方法和系统
CN205542793U (zh) 级联开关结构
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
CN103875075A (zh) 利用再生长沟道的GaN垂直JFET的方法和系统
CN103606551B (zh) 碳化硅沟槽型半导体器件及其制作方法
CN104904019B (zh) 用于氮化镓垂直晶体管的方法和系统
CN104067384A (zh) 用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统
CN103959474A (zh) 单片集成的垂直jfet和肖特基二极管
CN104094417A (zh) 利用注入制造氮化镓p-i-n二极管的方法
US9508803B2 (en) Semiconductor device and method for producing semiconductor device
CN104011865A (zh) 在GaN材料中制造浮置保护环的方法及系统
CN103681866A (zh) 场效应半导体器件及其制造方法
US9502544B2 (en) Method and system for planar regrowth in GaN electronic devices
CN104380458A (zh) 利用电导调制在氮化镓材料中用于结终端的方法和系统
CN104051268A (zh) 制备半导体结构以及相关器件的方法
CN105144392B (zh) 利用再生长氮化镓层制造混合的pn结与肖特基二极管的方法
CN111430240B (zh) 基于场板复合结构的GaN器件及其制备方法
CN104979395A (zh) 半导体结构
CN105140281A (zh) 一种半导体器件及其制造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN105103295A (zh) 具有垂直漂移区的横向GaN JFET
CN211045445U (zh) 一种垂直导通氮化镓功率二极管
CN207409498U (zh) 电子器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140806