CN111430240B - 基于场板复合结构的GaN器件及其制备方法 - Google Patents
基于场板复合结构的GaN器件及其制备方法 Download PDFInfo
- Publication number
- CN111430240B CN111430240B CN202010539786.XA CN202010539786A CN111430240B CN 111430240 B CN111430240 B CN 111430240B CN 202010539786 A CN202010539786 A CN 202010539786A CN 111430240 B CN111430240 B CN 111430240B
- Authority
- CN
- China
- Prior art keywords
- field plate
- layer
- drain electrode
- vertical field
- buffer layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000008569 process Effects 0.000 claims abstract description 21
- 230000015556 catabolic process Effects 0.000 claims abstract description 20
- 230000005684 electric field Effects 0.000 claims description 25
- 238000010899 nucleation Methods 0.000 claims description 25
- 230000006911 nucleation Effects 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 20
- 230000001965 increasing effect Effects 0.000 claims description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 25
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 230000009471 action Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 239000000463 material Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一基于场板复合结构的GaN器件及其制备方法，制备方法包括：提供半导体衬底，形成外延结构、钝化辅助层、垂直场板沟槽，形成源极电极、漏极电极场板复合结构，形成栅极结构。本发明可以通过一步制备漏极电极和横向/垂直场板，工艺简单，通过横向/垂直两个场板，在小型化的前提下增强了器件耐压，使器件的耐压不用受限于栅‑漏距离。通过横向场板和垂直场板两个场板的共同作用调节，在给定击穿电压要求下所需场板长度更短，缩小了器件尺寸，减小了寄生电容，提高了器件射频性能，垂直场板使空间电荷区域跨过缓冲层深入缓冲层，在固有平面器件尺寸条件下改善器件击穿电压。本发明也不用再在栅极上部额外增加横向场板制作工艺步骤。
Description
技术领域
本发明属于半导体功率电子器件领域，特别是涉及一种基于场板复合结构的GaN器件及其制备方法。
背景技术
如今，人类的生产生活离不开电力，而随着人们节能意识的提高，高转换效率的功率半导体器件已经成为国内外研究的热点。功率半导体器件应用广泛，如家用电器、电源变换器和工业控制等，不同的额定电压和电流下采用不同的功率半导体器件。高电子迁移率晶体管（HEMT，High Electron Mobility Transistor）是国内外发展热点，且已经在诸多领域取得突破，尤其在高温、高功率以及高频等方面具有广阔应用前景。
GaN器件由于其高耐压、高频特性，现在广泛应用于基站、通讯、雷达等中。为了进一步提高器件耐压，一般通过拉宽栅极到漏极的距离或通常采用平面场板技术，即在栅极往漏极方向，或者源极往漏极方向制备场板，来调节沟道内电场分布，缓解最高电场强度，从而增加器件耐压。然而，拉宽栅极-漏极距离的做法的缺点是增大了器件面积，不利于器件小型化需求，削弱了器件频率性能。而传统场板制作额外增加了金属沉积等步骤，增加了工艺成本。而且使用横向或栅极连接的场板结构会增加寄生电容，从而削弱器件高频性能。为了改善器件的高频性能，原理上须缩小器件的尺寸，因此需对场板进行横向缩放。此外，随着器件尺寸的缩小，场板引入的寄生电容开始占主导地位，从而导致器件的高频性能参数（例如，功率增益和截止频率）下降。
因此，如何提供一种GaN器件及其制备方法以解决现有技术的上述问题实数必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于场板复合结构的GaN器件及其制备方法，用于解决现有技术中需要横向扩大尺寸来增加器件耐压以及现有场板设计由于寄生电容所导致的器件性能下降等问题。
为实现上述目的及其他相关目的，本发明提供一种基于场板复合结构的GaN器件的制备方法，包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括缓冲层及形成于所述缓冲层上的GaN沟道层；
于所述外延结构上形成钝化辅助层，所述钝化辅助层中形成有源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延结构；
于所述漏极开口对应的所述外延结构中形成垂直场板沟槽，所述垂直场板沟槽穿过所述GaN沟道层延伸至所述缓冲层中；
于所述源极开口显露的所述外延结构上形成源极电极，于所述垂直场板沟槽中、所述漏极开口显露的所述外延结构上以及所述漏极开口周围的部分所述钝化辅助层上沉积导电材料以形成漏极电极场板复合结构，所述垂直场板沟槽中的导电材料构成垂直场板，所述外延结构上的导电材料构成漏极电极，所述钝化辅助层上的导电材料构成横向场板；
于所述源极电极与所述漏极电极场板复合结构之间形成栅极结构，且所述栅极结构贯穿所述钝化辅助层形成于所述外延结构上。
可选地，所述外延结构还包括成核层及势垒层，其中，所述缓冲层形成于所述成核层上，所述势垒层形成于所述GaN沟道层上。
可选地，所述成核层包括AlN层，所述缓冲层包括GaN层，所述势垒层包括AlGaN层；和/或，所述成核层的厚度介于50nm-200 nm之间，所述缓冲层的厚度介于1μm-3μm之间，所述GaN沟道层的厚度介于100nm-1μm之间，所述势垒层的厚度介于20 nm-100nm之间。
可选地，所述钝化辅助层包括SiN层；所述钝化辅助层的形成工艺包括低压化学气相沉积工艺；所述钝化辅助层的厚度介于50nm-200nm之间。
可选地，所述横向场板包括若干个分立设置的横向场板单元，且最靠近所述漏极电极一侧的所述横向场板单元与所述漏极电极电连接，和/或，所述垂直场板包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极一侧的所述垂直场板单元与所述漏极电极电连接。
可选地，所述横向场板的宽度小于所述漏极电极与所述栅极结构之间距离的1/2。
可选地，采用磁控溅射方法形成所述漏极电极场板复合结构。
可选地，沿所述栅极结构指向所述漏极电极的方向上，所述横向场板、所述漏极电极以及所述垂直场板依次排布。
另外，本发明还提供一种基于场板复合结构的GaN器件，所述基于场板复合结构的GaN器件优选采用本发明的基于场板复合结构的GaN器件的制备方法制备得到，当然，也可以采用其他制备方法制备，其中，基于场板复合结构的GaN器件包括：
半导体衬底；
外延结构，形成于所述半导体衬底上，所述外延结构包括缓冲层及形成于所述缓冲层上的GaN沟道层；
钝化辅助层，形成于所述外延结构上，所述钝化辅助层中形成有源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延结构；
漏极电极场板复合结构，包括横向场板、漏极电极及垂直场板，其中，所述垂直场板形成于所述漏极开口对应的所述外延结构中并穿过所述GaN沟道层延伸至所述缓冲层中，所述漏极电极形成于所述漏极开口显露的所述外延结构上并与所述垂直场板电连接，所述横向场板形成于所述漏极开口周围的部分所述钝化辅助层上并与所述漏极电极电连接；
源极电极，形成于所述源极开口显露的所述外延结构上；
栅极结构，形成于所述源极电极与所述漏极电极场板复合结构之间，且所述栅极结构贯穿所述钝化辅助层形成于所述外延结构上。
可选地，所述外延结构还包括成核层及势垒层，其中，所述缓冲层形成于所述成核层上，所述势垒层形成于所述GaN沟道层上。
可选地，所述成核层包括AlN层，所述缓冲层包括GaN层，所述势垒层包括AlGaN层，所述钝化辅助层包括SiN层；和/或，所述成核层的厚度介于50nm-200 nm之间，所述缓冲层的厚度介于1μm-3μm之间，所述GaN沟道层的厚度介于100nm-1μm之间，所述势垒层的厚度介于20 nm-100nm之间，所述钝化辅助层的厚度介于50nm-200nm之间。
可选地，所述横向场板的宽度小于所述漏极电极与所述栅极结构之间距离的1/2。
可选地，所述横向场板包括若干个分立设置的横向场板单元，且最靠近所述漏极电极一侧的所述横向场板单元与所述漏极电极电连接，和/或，所述垂直场板包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极一侧的所述垂直场板单元与所述漏极电极电连接。
可选地，沿所述栅极结构指向所述漏极电极的方向上，所述横向场板、所述漏极电极以及所述垂直场板依次排布。
如上所述，本发明可以通过一步制备漏极金属电极和横向/垂直场板，工艺简单。通过横向/垂直两个场板，在小型化的前提下增强了器件耐压，使得器件的耐压不用受限于栅-漏距离。另外，本发明通过横向场板和垂直场板两个场板的共同作用调节，在给定击穿电压要求下所需场板长度更短，从而缩小了器件尺寸，减小了寄生电容，提高了器件射频性能。垂直场板使空间电荷区域跨过缓冲层，然后又使电场分布深入缓冲层，从而在固有平面器件尺寸条件下改善器件击穿电压。同时，采用本发明的方案也不用再在栅极上部额外增加横向场板制作工艺步骤。本发明的方案使得器件小型化成为可能。
附图说明
图1显示为本发明基于场板复合结构的GaN器件制备的一示例的工艺步骤流程图。
图2显示为本发明GaN器件制备一示例中提供半导体衬底的结构示意图。
图3显示为本发明GaN器件制备一示例中形成外延结构的结构示意图。
图4显示为本发明GaN器件制备一示例中形成钝化材料层的结构示意图。
图5显示为本发明GaN器件制备一示例中形成光刻胶层的结构示意图。
图6显示为本发明GaN器件制备一示例中形成源极开口和漏极开口的结构示意图。
图7显示为本发明GaN器件制备一示例中图形化的光刻胶层的结构示意图。
图8显示为本发明GaN器件制备一示例中形成垂直场板沟槽的结构示意图。
图9显示为本发明GaN器件制备一示例中去除图形化的光刻胶层的结构示意图。
图10和图11显示为本发明GaN器件制备中形成源极电极和漏极电极场板复合结构的不同示例的的结构示意图。
图12显示为本发明GaN器件制备一示例中形成介质层的结构示意图。
图13显示为本发明GaN器件制备一示例中形成栅极结构的结构示意图。
图14和图15显示为本发明一对比例中形成的峰值电场和电场走线的示意图。
图16显示为基于本发明的垂直场板的峰值电场和电场走线的示意图。
元件标号说明
100-半导体衬底;101-外延结构;102-成核层;103-缓冲层;104-GaN沟道层;105-势垒层;106-钝化材料层;107-光刻胶层;108-钝化辅助层;108a-源极开口;108b-漏极开口;109-图形化的光刻胶层;110-垂直场板沟槽;111-源极电极;112-漏极电极场板复合结构;112a-漏极电极;112b-垂直场板;112c-横向场板;113-介质层;114-栅结结构;S1~S6-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征 “之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局形态也可能更为复杂。
如图1所示，本发明提供一种基于场板复合结构的GaN器件的制备方法，包括如下步骤：
S1：提供半导体衬底；
S2：于所述半导体衬底上形成外延结构，所述外延结构包括缓冲层及形成于所述缓冲层上的GaN沟道层；
S3：于所述外延结构上形成钝化辅助层，所述钝化辅助层中形成有源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延结构；
S4：于所述漏极开口对应的所述外延结构中形成垂直场板沟槽，所述垂直场板沟槽穿过所述GaN沟道层延伸至所述缓冲层中；
S5：于所述源极开口显露的所述外延结构上形成源极电极，于所述垂直场板沟槽中、所述漏极开口显露的所述外延结构上以及所述漏极开口周围的部分所述钝化辅助层上沉积导电材料以形成漏极电极场板复合结构，所述垂直场板沟槽中的导电材料构成垂直场板，所述外延结构上的导电材料构成漏极电极，所述钝化辅助层上的导电材料构成横向场板；
S6：于所述源极电极与所述漏极电极场板复合结构之间形成栅极结构，且所述栅极结构贯穿所述钝化辅助层形成于所述外延结构上。
下面将结合附图详细说明本发明的半导体器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明半导体器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的半导体器件结构的制备步骤。
如图1中的S1及图2所示，首先进行步骤S1，提供半导体衬底100。所述半导体衬底100可以包括蓝宝石衬底、SiC衬底、Si衬底、GaN衬底等作为衬底，在其它实施例中，所述半导体衬底100还可以为包括其他元素半导体或化合物半导体的衬底，另外，所述半导体衬底100还可以为叠层结构，本实施例中，所述半导体衬底100为Si衬底，利用硅作为衬底，可在大尺寸晶圆上实现GaN材料的异质外延，节省了单位尺寸外延成本。
如图1中的S2及图3所示，进行步骤S2，于所述半导体衬底上形成外延结构101，所述外延结构101包括缓冲层103及形成于所述缓冲层103上的GaN沟道层104。其中，所述缓冲层103和所述GaN沟道层104可以统称为沟道，所述缓冲层103（如下层GaN）作为过渡，同时也可对所述缓冲层103进行掺杂作为高阻层，有益于射频应用；所述GaN沟道层104（如上层GaN）为沟道主要部分，二维电子气2DEG形成在所述GaN沟道层104中。作为一示例，所述外延结构101还包括成核层102及势垒层105，其中，所述缓冲层103形成于所述成核层102上，所述势垒层105形成于所述GaN沟道层104上。其中，所述外延结构101可以自行制备，例如采用外延工艺制备，也可以根据需要直接购置GaN外延片，本发明对比并不做过分限制，任何外延片都可利用本专利发明的方案实现高耐压小型化器件制备等效果。
作为示例，所述成核层102可以为AlN层；作为示例，所述缓冲层103可以为GaN层；作为示例，所述势垒层105可以为AlGaN层，但上述材料层中各自的材料层的构成并不局限于此，还可进行材料的改变或可以设置为叠层结构构成该材料层。
作为示例，所述成核层102的厚度介于50nm-200 nm之间，例如，可以选择为100nm、120nm、180nm；作为示例，所述缓冲层103的厚度介于1μm-3μm之间，例如，可以选择为1.2μm、1.5μm、1.8μm、2.5μm；作为示例，所述GaN沟道层104的厚度介于100nm-1μm之间，例如，可以选择为200nm、500nm、800nm；作为示例，所述势垒层105的厚度介于20nm-100nm之间，例如，可以选择为30nm、50nm、80nm。
如图1中的S3及图4-6所示，进行步骤S3，于所述外延结构101上形成钝化辅助层108，所述钝化辅助层108中形成有源极开口108a及漏极开口108b，所述源极开口108a及所述漏极开口108b均显露所述外延结构101。
其中，在一示例中，提供一种所述钝化辅助层108的形成方式，如图4所示，首先于所述外延结构上形成一层钝化材料层106，作为钝化层，接着，如图5所示，于所述钝化材料层106上形成一层光刻胶层107，然后，如图6所示，对所述光刻胶层107进行图形化，并基于图形化的光刻胶层对所述钝化材料层106进行图形化，以形成所述源极开口108a及所述漏极开口108b，从而得到所述钝化辅助层108，在一示例中，采用干刻蚀形成所述源极开口108a及所述漏极开口108b，例如，通过干法RIE（Reactive Ion Etching）刻蚀，在SF6/Ar气氛下进行刻蚀，去除源漏极多余的钝化材料层（如SiN薄膜）形成对应的开口。
作为示例，所述钝化辅助层108选择为SiN层，但不限于此。可选地，所述钝化辅助层108的形成工艺包括低压化学气相沉积工艺，即所述钝化材料层106的形成工艺优选为低压化学气相沉积（LPCVD），以提高成膜质量，更有利于后续工艺的实施，当然，还可以依据实际选择为其他的制备工艺，如等离子增强化学气相沉积PECVD沉积。在一示例中，所述钝化辅助层108的厚度介于50nm-200nm之间，例如，可以选择为100nm、120nm、180nm。
如图1中的S4及图7-9所示，进行步骤S4，于所述漏极开口108b对应的所述外延结构101中形成垂直场板沟槽110，所述垂直场板沟槽110穿过所述GaN沟道层104延伸至所述缓冲层103中。所述垂直场板沟槽110用于后续复合场板结构的制备。其中，所述垂直场板沟槽110形成于所述漏极开口108b下方对应的材料层中，也即，将所述漏极开口108b对应的区域分成两种，一是沟槽形成区，另一种是外延区，可选地，所述沟槽形成区可以位于中间，例如对准漏极开口108b的中心，外延区位于沟槽形成区的外围，在另一示例中，可以是外延区及沟槽区依次排布，即自源极开口108a指向漏极开口108b的方向上依次排布外延区和沟槽形成区，从而有利于工艺的实现及简化，并于后续场板对器件性能的改进。当然，还可以依据实际需求设置为其他的排布方式。
在一优选示例中，选择为自源极开口108a指向漏极开口108b的方向上依次排布外延区和沟槽形成区的方式。也就是说，后续形成栅极结构和漏极电极场板复合结构之后，沿所述栅极结构指向所述漏极电极的方向上，所述横向场板、所述漏极电极以及所述垂直场板依次排布。通过上述设计，经垂直场板设置在最右侧，不浪费器件区域，有效进行耐压特性的改善，否则若垂直场板右侧还有器件空间，如形成丁字形的漏极电极场板复合结构，浪费了垂直场板右侧的器件区域，右侧区域对耐压的贡献被屏蔽了，而且垂直场板右侧漏极金属还不利于对寄生电容的改善。
在一示例中，提供一种形成所述垂直场板沟槽110的方式，首先，如图7所示，在所述外延结构101及所述钝化辅助层108上形成图形化的光刻胶层109，其中，所述图形化的光刻胶层109中形成有显露需要形成垂直场板沟槽的开口，在一示例中，采用氯基气氛刻蚀进行刻蚀，例如，利用BCl3/Cl2气氛对AlGaN/GaN进行刻蚀，刻蚀深度根据器件耐压具体需求以及GaN厚度而定。可选地，形成所述图形化的光刻胶层109之前还包括去除之前步骤中形成的光刻胶层107的步骤，接着，如图8所示，基于所述图形化的光刻胶层109向下进行刻蚀，从而形成所述垂直场板沟槽110。在一示例中，如图9所示，形成所述垂直场板沟槽110之后还包括去除剩余的所述图形化的光刻胶层109的步骤。
作为示例，基于所述图形化的光刻胶层109向下进行刻蚀的深度根据器件耐压的具体需求以及缓冲层的厚度而定，通常高耐压需要较厚的缓冲层，即耐压越高，整体外延层越厚，在既定的缓冲层厚度下，器件耐压随着垂直场板的深度增加而增加，可选地，所述垂直场板沟槽110的深度到所述缓冲层103中的深度d1小于所述缓冲层深度d2，可以依据所述缓冲层103的掺杂浓度以及器件的整体设计进行选择。在一可选示例中，所述垂直场板沟槽110延伸至所述缓冲层103中的深度d1小于所述缓冲层深度d2的4/5，一方面可以有利于器件耐压特性的提升，另一方面，有利于防止接近缓冲层与衬底界面带来的耐压的减小，有利于垂直场板在延伸至缓冲层内部的深度上实现耐压改善的最大化。在另一示例中，设置所述垂直场板沟槽110的深宽比小于或等于10:1，例如可以是8:1、5:1，以有利于工艺的可行性。
作为示例，所述垂直场板沟槽110的宽度w1介于50nm-200nm之间，也即后续形成的垂直场板的宽度，例如，可以选择为100nm、120nm、180nm。
如图1中的S5及图10所示，进行步骤S5，于所述源极开口108a显露的所述外延结构101上形成源极电极111。于所述垂直场板沟槽110中、所述漏极开口108b显露的所述外延结构101上以及所述漏极开口108b周围的部分所述钝化辅助层108上沉积导电材料以形成漏极电极场板复合结构112，所述垂直场板沟槽110中的导电材料构成垂直场板112b，所述外延结构101上的导电材料构成漏极电极112a，所述钝化辅助层108上的导电材料构成横向场板112c。该步骤中，形成所述漏极电极场板复合结构112，从而可以基于同一工艺形成所述漏极电极112a以及用于器件耐压提高的场板结构，即垂直场板112b和横向场板112c。可选地，可以基于同一工艺形成所述源极电极111及所述漏极电极场板复合结构112，即沉积所述导电材料，以用于制备所述源极电极111及所述漏极电极场板复合结构112。
作为示例，采用磁控溅射方法（sputtering）形成所述漏极电极场板复合结构112，通过溅射的方式可以用时间控制厚度，提高成膜的均匀性，蒸镀不能控制厚度，膜层易脱落，相对于蒸镀的方式，采用磁控溅射有利于制备本发明的漏极电极场板复合结构112，实现漏极电极112a与垂直场板112b和横向场板112c作用的有效发挥。在一示例中，沉积所述导电材料的方式可以是，利用磁控溅射沉积Ti/Al/Ni/Au，另外，沉积导电材料后可以再进行退火处理，以形成欧姆电极，例如，可以是在800-900C进行高温退火，退火时间介于10-30s之间。此外，如果所述半导体衬底100选择为Si衬底，可以采用非金欧姆电极，如磁控溅射沉积Ti/Al/W，以形成所述漏极电极场板复合结构112。
另外，所述导电材料覆盖了部分所述钝化辅助层108形成所述横向场板112c，与漏极连接的所述横向场板112c缓解了漏极处的峰值电场，从而提高器件击穿电压（耐压），随着漏极横向场板长度的增加，峰值电场的峰值从漏极移开并移向栅极。由于峰值电场强度减小以及由此减少的碰撞电离率击穿电压随着场板长度增加而改善。其中，覆盖宽度可以视器件耐压需求及器件尺寸而定，在一示例中，所述横向场板112c的宽度w2小于所述漏极电极112a与所述栅极结构之间距离Lgd的1/2，例如，可以是w2为Lgd的1/8、1/6、1/4、1/3。进行上述设置，一方面，可以基于所述横向场板112c提高器件的击穿电压，另一方面，可以有效的缓解场板越移近栅极，峰值电场在栅极边缘增加所带来的缺陷，有利于缓解高电离率导致在栅极处产生的更多的载流子，缓解由此导致的器件失效。
基于本发明的方案，通过横向场板112c和垂直场板112b对器件耐压进行双重调节，二者共同作用，通过尺寸等设置共同实现耐压条件。漏极电极连接的横向场板缓解了漏极处的峰值电场，从而提高器件击穿电压，随着漏极横向场板长度的增加，峰值电场的峰值从漏极移开并移向栅极。击穿电压随着场板长度增加而改善是由于峰值电场强度减小以及由此减少的碰撞电离率。但是，当场板越移近栅极，峰值电场在栅极边缘会显着增加。高电离率导致在栅极处产生更多的载流子，从而导致器件失效。因此，超出特定场板长度后，继续延长场板不会对耐压做任何进一步改善。因此，在横向场板设计时，最大击穿电压受Lgd限制。
在横向尺寸一定的条件下，即不拉伸栅极-漏极距离的情况下，可以通过纵向的垂直场板112b，引导电场分布线进入所述缓冲层（例如，GaN缓冲层），缓解了沟道区的电场聚集，因此增强了器件耐压，其中，在进行垂直场板设计的情况下，击穿电压随着场板垂直长度的增加而增加。垂直场板充当平行板电容器与缓冲区相连。当施加正向漏极偏置时，它耗尽了位于缓冲层深处的局部区域。这个额外的空间电荷区通过重新分配电场走线使其垂直进入缓冲层而不是朝向栅极来提供额外电压阻断功能。因此碰撞电离将会在远离于沟道处产生，从而延迟雪崩击穿过程。但超过一定范围的垂直场板长度下击穿电压不再上升，甚至会下降。这归因于高电场在缓冲层和衬底界面处簇拥聚集，结果导致碰撞电离增强。
也就是说，通过本发明的方案，器件的耐压不用受限于栅-漏距离，无需为了增加耐压，拉远栅极-漏极的距离，栅-漏距离一定的情况下，当横向场板难以再继续增加时，可以通过垂直场板进行调节，实现击穿电压的进一步提高，当然，也可以在器件尺寸上缩短Lgd，为了保证耐压，通过垂直场板进行调节。另外，通过横向场板和垂直场板两个场板调节，在给定击穿电压要求下所需场板长度更短，从而缩小了器件尺寸，减小了寄生电容，在有效范围内，增加同样长度的垂直场板长度比横向场板对耐压的提高更明显，相当于在给定耐压要求下，总场板尺寸也变小了，使用本发明垂直场板+横向场板所产生的寄生电容较之于单个横向场板或垂直场板要小，提高了器件射频性能。另外，采用本发明的方案也不用再在栅极结构上部额外增加横向场板制作工艺步骤，本发明的方案简化场板制备工艺。
本发明的垂直场板有益效果可以通过图13体现，提供一对比例，如图14和图15所示，该对比例中只形成横向场板201，电场峰值如图中虚线圈所示，形成在场板端点处、电极边缘处，没有垂直场板的情况下，电场走线为水平方向。基于本发明的方案，如图16所示，基于垂直场板202的引入，可以依据场板的尺寸等依据实际需求实现电场的重新布线，从而通过横向场板和垂直场板的配合实现器件耐压性能的改善。
作为示例，所述横向场板112c包括若干个分立设置的横向场板单元，且最靠近所述漏极电极112a一侧的所述横向场板单元与所述漏极电极112a电连接。在另一示例中，所述垂直场板112b包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极112a一侧的所述垂直场板单元与所述漏极电极112a电连接。当然，还可以是所述横向场板112c以及所述垂直场板112b均分段设置，分别设置为若干个分立设置的横向场板单元及垂直场板单元。在一示例中，各横向场板单元平行间隔排布；各垂直场板单元平行间隔排布。通过分立设置的横向场板单元还可以有利于减小寄生电容，如图11所示。图10显示为未分段场板。
另外，当所述横向场板112c设置为若干个横向场板单元，且所述垂直场板112b设置为若干个垂直场板单元时，提供一种制备方式，形成所述垂直场板沟槽110之后，沉积一垂直场板单元的金属材料，之后沉积介质层，所述介质层的材料包括但不限于氧化硅或氮化硅，采用这种垂直场板单元-介质层交替沉积的方式，继续填充所述垂直场板沟槽110，完成分段垂直金属场板，最后，将分段设置的横向场板、漏极电极以及剩余部分的垂直场板同时制备，即在上述步骤之后，形成图形化的氧化硅或氮化硅构成的介质层，再在图形化的介质层中沉积金属材料形成横向场板、漏极电极。
最后，如图1中的S6及图12-13所示，进行步骤S6，于所述源极电极111与所述漏极电极场板复合结构112之间形成栅极结构114，且所述栅极结构114贯穿所述钝化辅助层108形成于所述外延结构101上。其中，可以是现在形成源极电极及漏极电极的结构上基于光刻工艺形成图形化的介质层113，再在所述介质层113中形成栅极结构114。
另外，本发明还提供一种基于场板复合结构的GaN器件，其中，所述基于场板复合结构的GaN器件优选采用本发明的基于场板复合结构的GaN器件的制备方法制备得到，当然，也可以采用其他方法制备，另外，所述基于场板复合结构的GaN器件各材料层的结构及特征可以参考本发明的上述描述，在此不再赘述，其中，所述GaN器件包括：
半导体衬底100；
外延结构101，形成于所述半导体衬底100上，所述外延结构101包括缓冲层103及形成于所述缓冲层103上的GaN沟道层104；
钝化辅助层108，形成于所述外延结构101上，所述钝化辅助层108中形成有源极开口108a及漏极开口108b，所述源极开口108a及所述漏极开口108b均显露所述外延结构101；
漏极电极场板复合结构112，包括横向场板112c、漏极电极112a及垂直场板112b，其中，所述垂直场板112b形成于所述漏极开口112b对应的所述外延结构101中并穿过所述GaN沟道层104延伸至所述缓冲层103中，所述漏极电极112a形成于所述漏极开口108b显露的所述外延结构101上并与所述垂直场板112b电连接，所述横向场板112c形成于所述漏极开口108b周围的部分所述钝化辅助层108上并与所述漏极电极112a电连接；
源极电极111，形成于所述源极开口108a显露的所述外延结构101上；
栅极结构114，形成于所述源极电极111与所述漏极电极场板复合结构112之间，且所述栅极结构114贯穿所述钝化辅助层108形成于所述外延结构101上。
作为示例，所述外延结构101还包括成核层102及势垒层105，其中，所述缓冲层103形成于所述成核层102上，所述势垒层105形成于所述GaN沟道层104上。
作为示例，所述成核层102包括AlN层，所述缓冲层103包括GaN层，所述势垒层105包括AlGaN层，所述钝化辅助层108包括SiN层。
作为示例，所述成核层102的厚度介于50nm-200 nm之间，所述缓冲层103的厚度介于1μm-3μm之间，所述GaN沟道层104的厚度介于100nm-1μm之间，所述势垒层105的厚度介于20 nm-100nm之间，所述钝化辅助层105的厚度介于50nm-200nm之间。
作为示例，所述垂直场板沟槽110的宽度介于50nm-200nm之间。
作为示例，沿所述栅极结构114指向所述漏极电极112a的方向上，所述横向场板112c、所述漏极电极112a以及所述垂直场板112b依次排布。
作为示例，所述横向场板112c的宽度小于所述漏极电极112a与所述栅极结构114之间距离Lgd的1/2。
作为示例，所述横向场板112c包括若干个分立设置的横向场板单元，且最靠近所述漏极电极112a一侧的所述横向场板单元与所述漏极电极112a电连接。在另一示例中，所述垂直场板112b包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极112a一侧的所述垂直场板单元与所述漏极电极112a电连接。当然，还可以是所述横向场板112c以及所述垂直场板112b均分段设置，分别设置为若干个分立设置的横向场板单元及垂直场板单元。在一示例中，各横向场板单元平行间隔排布；各垂直场板单元平行间隔排布。
综上所述，本发明可以通过一步制备漏极金属电极和横向/垂直场板，工艺简单，通过横向/垂直两个场板，在小型化的前提下增强了器件耐压，使得器件的耐压不用受限于栅-漏距离。另外，本发明通过横向场板和垂直场板两个场板的共同作用调节，在给定击穿电压要求下所需场板长度更短，从而缩小了器件尺寸，在同等耐压条件下，减小了寄生电容，提高了器件射频性能，垂直场板使空间电荷区域跨过缓冲层，然后又使电场分布深入缓冲层，从而在固有平面器件尺寸条件下改善器件击穿电压。同时，采用本发明的方案也不用再在栅极上部额外增加横向场板制作工艺步骤，使得器件小型化成为可能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (12)
1.一种基于场板复合结构的GaN器件的制备方法，其特征在于，包括如下步骤：
提供半导体衬底；
于所述半导体衬底上形成外延结构，所述外延结构包括缓冲层及形成于所述缓冲层上的GaN沟道层，所述缓冲层的厚度介于1μm-3μm之间，所述GaN沟道层的厚度介于100nm-1μm之间，所述外延结构还包括形成在所述缓冲层上的势垒层，所述势垒层的厚度介于20nm-50nm之间；
于所述外延结构上形成钝化辅助层，所述钝化辅助层中形成有源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延结构，所述钝化辅助层的厚度介于50nm-200nm之间；
于所述漏极开口对应的所述外延结构中形成垂直场板沟槽，所述垂直场板沟槽穿过所述GaN沟道层延伸至所述缓冲层中，所述垂直场板沟槽延伸至所述缓冲层中的深度小于所述缓冲层深度的4/5；
于所述源极开口显露的所述外延结构上形成源极电极，于所述垂直场板沟槽中、所述漏极开口显露的所述外延结构上以及所述漏极开口周围的部分所述钝化辅助层上沉积导电材料以形成漏极电极场板复合结构，所述垂直场板沟槽中的导电材料构成垂直场板，所述外延结构上的导电材料构成漏极电极，所述钝化辅助层上的导电材料构成横向场板；其中，当施加正向漏极偏置时，所述垂直场板与所述横向场板共同作用，在进行所述垂直场板设计的情况下，击穿电压随着场板垂直长度的增加而增加，耗尽了位于所述缓冲层的区域，形成额外的空间电荷区通过重新分配电场走线使其垂直进入所述缓冲层；
于所述源极电极与所述漏极电极场板复合结构之间形成栅极结构，且所述栅极结构贯穿所述钝化辅助层形成于所述外延结构上，所述横向场板的宽度小于所述漏极电极与所述栅极结构之间距离的1/2。
2.根据权利要求1所述的基于场板复合结构的GaN器件的制备方法，其特征在于，所述外延结构还包括成核层，其中，所述缓冲层形成于所述成核层上。
3.根据权利要求2所述的基于场板复合结构的GaN器件的制备方法，其特征在于，所述成核层包括AlN层，所述缓冲层包括GaN层，所述势垒层包括AlGaN层；所述成核层的厚度介于50nm-200 nm之间。
4.根据权利要求1所述的基于场板复合结构的GaN器件的制备方法，其特征在于，所述钝化辅助层包括SiN层；所述钝化辅助层的形成工艺包括低压化学气相沉积工艺；所述钝化辅助层的厚度介于50nm-200nm之间。
5.根据权利要求1所述的基于场板复合结构的GaN器件的制备方法，其特征在于，所述横向场板包括若干个分立设置的横向场板单元，且最靠近所述漏极电极一侧的所述横向场板单元与所述漏极电极电连接；所述垂直场板包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极一侧的所述垂直场板单元与所述漏极电极电连接。
6.根据权利要求1所述的基于场板复合结构的GaN器件的制备方法，其特征在于，采用磁控溅射方法形成所述漏极电极场板复合结构。
7.根据权利要求1-6中任意一项所述的基于场板复合结构的GaN器件的制备方法，其特征在于，沿所述栅极结构指向所述漏极电极的方向上，所述横向场板、所述漏极电极以及所述垂直场板依次排布。
8.一种基于场板复合结构的GaN器件，其特征在于，所述GaN器件包括：
半导体衬底；
外延结构，形成于所述半导体衬底上，所述外延结构包括缓冲层及形成于所述缓冲层上的GaN沟道层，所述缓冲层的厚度介于1μm-3μm之间，所述GaN沟道层的厚度介于100nm-1μm之间，所述外延结构还包括形成在所述缓冲层上的势垒层，所述势垒层的厚度介于20nm-50nm之间；
钝化辅助层，形成于所述外延结构上，所述钝化辅助层中形成有源极开口及漏极开口，所述源极开口及所述漏极开口均显露所述外延结构，所述钝化辅助层的厚度介于50nm-200nm之间；
漏极电极场板复合结构，包括横向场板、漏极电极及垂直场板，其中，所述垂直场板形成于所述漏极开口对应的所述外延结构中并穿过所述GaN沟道层延伸至所述缓冲层中，所述漏极电极形成于所述漏极开口显露的所述外延结构上并与所述垂直场板电连接，所述横向场板形成于所述漏极开口周围的部分所述钝化辅助层上并与所述漏极电极电连接；其中，当施加正向漏极偏置时，所述垂直场板与所述横向场板共同作用，在进行所述垂直场板设计的情况下，击穿电压随着场板垂直长度的增加而增加，它耗尽了位于所述缓冲层的区域，形成的额外的空间电荷区通过重新分配电场走线使其垂直进入所述缓冲层；
源极电极，形成于所述源极开口显露的所述外延结构上；
栅极结构，形成于所述源极电极与所述漏极电极场板复合结构之间，且所述栅极结构贯穿所述钝化辅助层形成于所述外延结构上，所述横向场板的宽度小于所述漏极电极与所述栅极结构之间距离的1/2。
9.根据权利要求8所述的基于场板复合结构的GaN器件，其特征在于，所述外延结构还包括成核层，其中，所述缓冲层形成于所述成核层上。
10.根据权利要求9所述的基于场板复合结构的GaN器件，其特征在于，所述成核层包括AlN层，所述缓冲层包括GaN层，所述势垒层包括AlGaN层，所述钝化辅助层包括SiN层；所述成核层的厚度介于50nm-200 nm之间。
11.根据权利要求8所述的基于场板复合结构的GaN器件，其特征在于，所述横向场板包括若干个分立设置的横向场板单元，且最靠近所述漏极电极一侧的所述横向场板单元与所述漏极电极电连接；所述垂直场板包括若干个分立设置的垂直场板单元，且最靠近所述漏极电极一侧的所述垂直场板单元与所述漏极电极电连接。
12.根据权利要求8-11中任意一项所述的基于场板复合结构的GaN器件，其特征在于，沿所述栅极结构指向所述漏极电极的方向上，所述横向场板、所述漏极电极以及所述垂直场板依次排布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010539786.XA CN111430240B (zh) | 2020-06-15 | 2020-06-15 | 基于场板复合结构的GaN器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010539786.XA CN111430240B (zh) | 2020-06-15 | 2020-06-15 | 基于场板复合结构的GaN器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111430240A CN111430240A (zh) | 2020-07-17 |
| CN111430240B true CN111430240B (zh) | 2020-10-16 |
Family
ID=71551385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010539786.XA Active CN111430240B (zh) | 2020-06-15 | 2020-06-15 | 基于场板复合结构的GaN器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111430240B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112993032B (zh) * | 2021-02-08 | 2023-10-27 | 华南师范大学 | 漏极阶梯场板结构射频hemt器件及其制备方法 |
| CN113644129B (zh) * | 2021-08-12 | 2023-04-25 | 电子科技大学 | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT |
| CN113823675B (zh) * | 2021-08-23 | 2023-09-29 | 华南理工大学 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
| CN114335142A (zh) * | 2021-12-27 | 2022-04-12 | 西交利物浦大学 | 一种半导体器件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104201201B (zh) * | 2014-09-16 | 2017-03-15 | 电子科技大学 | 一种用于GaN基HEMT器件的自适应偏置场板 |
| WO2016157581A1 (ja) * | 2015-03-31 | 2016-10-06 | シャープ株式会社 | 窒化物半導体電界効果トランジスタ |
| CN107924845A (zh) * | 2015-08-28 | 2018-04-17 | 夏普株式会社 | 氮化物半导体器件 |
| US10741682B2 (en) * | 2016-11-17 | 2020-08-11 | Semiconductor Components Industries, Llc | High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance |
-
2020
- 2020-06-15 CN CN202010539786.XA patent/CN111430240B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111430240A (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| US20210175336A1 (en) | Lateral double-diffused transistor and manufacturing method thereof | |
| KR102614549B1 (ko) | 트렌치 전계효과 트랜지스터 구조 및 그 제조 방법 | |
| US20210028299A1 (en) | LDMOS Device And Method For Forming The Same | |
| CN112635540B (zh) | Ldmos器件及其制备方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN112768505A (zh) | 异质结功率器件及其制作方法 | |
| CN113555354A (zh) | 一种集成sbd的沟槽终端结构及其制备方法 | |
| CN110429127B (zh) | 一种氮化镓晶体管结构及其制备方法 | |
| CN110649097A (zh) | 一种高压p沟道HEMT器件 | |
| CN116581150B (zh) | 非对称双沟槽SiC MOSFET元胞结构、器件及制备方法 | |
| CN113178480A (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN114122133A (zh) | 横向扩散金属氧化物半导体器件及其制备方法、电子装置 | |
| CN102290434B (zh) | 带栅下缓冲层结构的金属半导体场效应晶体管及制作方法 | |
| US20220367716A1 (en) | High-threshold power semiconductor device and manufacturing method thereof | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN115498026A (zh) | 自对准双槽igbt结构及其制造方法 | |
| CN207781609U (zh) | 功率半导体器件 | |
| CN207781614U (zh) | 功率半导体器件 | |
| CN113540229B (zh) | 半导体器件及其制作方法 | |
| CN116417520B (zh) | 一种氧化镓场效应晶体管及其制备方法 | |
| CN104218080A (zh) | 射频ldmos器件及其制造方法 | |
| CN116581149B (zh) | 具有夹层的双沟槽SiC MOSFET元胞结构、器件及制备方法 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |