CN113823675B - 一种具有新型源漏场板结构的hemt器件及制备方法 - Google Patents
一种具有新型源漏场板结构的hemt器件及制备方法 Download PDFInfo
- Publication number
- CN113823675B CN113823675B CN202110965645.9A CN202110965645A CN113823675B CN 113823675 B CN113823675 B CN 113823675B CN 202110965645 A CN202110965645 A CN 202110965645A CN 113823675 B CN113823675 B CN 113823675B
- Authority
- CN
- China
- Prior art keywords
- drain
- source
- field plate
- metal field
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 136
- 229910052751 metal Inorganic materials 0.000 claims abstract description 136
- 238000005530 etching Methods 0.000 claims description 62
- 238000001259 photo etching Methods 0.000 claims description 33
- 229910002704 AlGaN Inorganic materials 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 14
- 238000009616 inductively coupled plasma Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 230000000694 effects Effects 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000012495 reaction gas Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 238000004321 preservation Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910001020 Au alloy Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种具有新型源漏场板结构的HEMT器件及制备方法，包括HEMT结构，在HEMT结构的源极及漏极外侧分别设置源极垂直金属场板及漏极垂直金属场板，在源极及漏极平行于HEMT外延片的方向分别设置源极平行金属场板及漏极平行金属场板，且源极及漏极分别与各自的垂直金属场板及平行金属场板连接，垂直金属场板与平行金属场板通过SiN层与外延结构隔离，在源极和漏极之间设置制备T型栅极以提高HEMT器件的频率特性。
Description
技术领域
本发明涉及高频高电子迁移率场效应晶体管，具体涉及一种具有新型源漏场板结构的HEMT器件及制备方法。
背景技术
以AlGaN/GaN异质结结构为代表的GaN高电子迁移率晶体管具有高频、高速、耐高压、大功率等特点，广泛应用于功率电子、射频微波等领域。而场板技术由于其能大幅提高器件击穿电压在GaN HEMT上有极高的应用前景。场板结构通过调控器件横向空间电场分布来提高器件的击穿电压，但目前主流的平行场板结构以及与栅连接的场板结构会大幅增加器件的米勒电容，影响器件的频率特性。因此上述场板结构设计方案在功率器件领域应用广泛，却并不适用于射频微波器件。而为了获得高输出功率的射频器件势必需要提高器件的击穿电压，因此研究适用于GaN射频器件的场板结构具有极大的意义。
目前国内外GaN HEMT器件场板设计的主流方法有栅极连接场板、源极场板以及漏极场板，这类场板结构使得器件横向空间电场均匀分布，的确大幅提升了HEMT器件的击穿电压。但在射频HEMT器件中，频率特性尤为重要，横向场板结构在沟道层上方引入了大量的界面接触，增大了器件的米勒电容，严重影响了器件的截止频率与功率增益。GaN射频HEMT在实际工况中也面临着严重的电流崩塌问题，射频损耗也极大地影响着器件的输出功率。因此，急需设计新型的场板结构在尽量不影响器件频率特性的同时，提升器件的击穿电压，降低器件射频损耗，改善器件的电流崩塌效应。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种具有新型源漏场板结构的HEMT器件及制备方法。
本发明将源漏垂直场板与源漏横向场板相结合，最大限度改善栅漏以及栅源区域电场分布，提高器件击穿电压。同时，由于该新型场板结构没有与栅极连接，且平行金属场板结构较短，避免了增加栅极寄生电容，最大限度降低了对栅极频率特性的影响。同时横向场板结构能改善电流崩塌效应，垂直场板结构能降低器件的垂直泄露，降低射频损耗。
为了实现上述目的，本发明采用如下技术方案：
一种具有新型源漏场板结构的HEMT器件，包括HEMT结构，在HEMT结构的源极及漏极外侧分别设置源极垂直金属场板及漏极垂直金属场板，在源极及漏极平行于HEMT外延片的方向分别设置源极平行金属场板及漏极平行金属场板，且源极及漏极分别与各自的垂直金属场板及平行金属场板连接，垂直金属场板与平行金属场板通过SiN层与外延结构隔离，在源极和漏极之间设置制备T型栅极以提高HEMT器件的频率特性。
进一步，垂直金属场板为倒L型，L型的短边与电极连接。
进一步，源极平行金属场板及漏极平行金属场板与对应电极相连且位于AlGaN/GaN外延结构上方。
进一步，漏极平行金属场板的长度在1/4～1/2栅漏间距之间，源极平行金属场板的长度在1/3～2/3栅源间距之间。
进一步，在HEMT外延片上设置SiN钝化层，用于对器件进行钝化。
一种实现所述的HEMT器件的制备方法，包括如下步骤：
S1制备HEMT外延片，所述HEMT外延片包括AlGaN/GaN外延片，在AlGaN/GaN外延片上做好标记点，对外延片进行台面隔离，进一步形成源金属电极和漏金属电极；
S2在外延片的上表面生长SiN层，其厚度为台面隔离刻蚀的深度；
S3将有源区内SiN层的厚度减薄至栅根厚度，继续光刻、刻蚀，暴露出源漏金属电极，同时在有源区内形成栅根凹槽，通过光刻、显影暴露出栅帽区域，随后蒸镀并剥离金属形成T型栅；
S4在有源区外源漏两侧SiN层上刻蚀出垂直金属场板区域，进一步形成源漏垂直场板，并在栅漏、栅源区域形成源漏平行金属场板；
S5生长SiN层对器件进行钝化，形成SiN钝化层，然后光刻、刻蚀引出栅极、源极和漏极的金属电极，得到HEMT结构。
进一步，做好标记点及台面隔离均采用感应耦合等离子体刻蚀。
进一步，台面隔离的刻蚀深度应尽量接近且不超过GaN缓冲层的底部。
进一步，SiN层的生长方法为PECVD、LPCVD、ALD等方法。
进一步，垂直金属场板及平行金属场板为Ti、Au形成的金属堆栈。
进一步，SiN的刻蚀气氛为F基气体。
进一步，源漏金属制备的退火气氛为N2，退火温度为850℃，保温时间为30s，升温速率为15℃/s。
本发明的有益效果：
(1)本发明在源漏平行金属场板的基础上增加源漏两侧的垂直金属场板结构，进一步均匀分布了沟道电场，提升了器件的击穿电压；
(2)本发明使用生长并刻蚀源漏两侧SiN层的方法制备垂直金属场板结构并优化了平行金属场板结构的长度，避免了场板结构在沟道层上方增加的寄生电荷，降低了场板结构对器件频率特性的影响。
(3)在偏压条件下，本发明的垂直金属场板在源漏两侧下方能与能与SiN层形成了类平行板电容器结构，该结构不仅能调节源漏两侧的电场分布，还能够抑制缓冲层以及沟道层的电荷俘获，缓解电流崩塌效应。SiN层的存在，能减少栅漏两侧泄漏电流，降低射频损耗。
附图说明
图1是本发明实施例1的截面结构示意图；
图2是本发明的平面结构示意图；
图3是本发明的转移特性曲线图；
图4是本发明的输出特性曲线图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例1
如图1及图2一种具有新型源漏场板结构的HEMT器件，包括HEMT结构，本实施例以AlGaN/GaN HEMT外延片为例，包括衬底1，所述衬底上设置GaN缓冲层及成核层，在成核层上设置GaN沟道层2，所述GaN沟道层2设置AlGaN势垒层3，所述AlGaN势垒层3的两侧设置漏极7和源极8，在源极及漏极外侧分别设置源极垂直金属场板9及漏极垂直金属场板12，在源极及漏极平行于HEMT外延片的方向分别设置源极平行金属场板10及漏极平行金属场板11，且源极及漏极分别与各自的垂直金属场板及平行金属场板连接，垂直金属场板与平行金属场板通过SiN层5与外延结构隔离，在源极和漏极之间设置制备T型栅极4以提高HEMT器件的频率特性，在器件上层设置SiN钝化层6用于对器件进行钝化。
源极及漏极的垂直金属场板位于器件的两侧，均为倒L型，L型的短边与电极连接。
源极平行金属场板及漏极平行金属场板与对应电极相连且位于AlGaN/GaN外延结构上方。两个平行金属场板在同一高度，朝向T型栅极。
具体制备过程包括如下步骤：
(1)在AlGaN/GaN HEMT外延片上进行光刻、刻蚀，做好标记点；
(2)对准步骤(1)中所述的标记点，进行光刻，再利用刻蚀对外延片进行台面隔离；
(3)通过光刻、蒸镀、剥离和退火形成源电极和漏电极；
(4)在外延片上生长SiN层；
(5)通过光刻、显影、刻蚀等步骤将有源区内SiN层减薄至一定厚度，该厚度为栅根高度，该厚度为台面厚度；
(6)通过光刻、刻蚀减薄后的SiN层，暴露出源漏金属电极，在有源区内形成栅根凹槽，凹槽深度为步骤(5)中减薄后SiN层的厚度；
(7)通过光刻、显影等步骤暴露出T型栅栅帽区域，随后蒸镀、剥离形成T型栅结构。
(8)通过光刻、刻蚀在有源区外源漏两侧SiN层上刻蚀出垂直场板区域。
(9)通过光刻、蒸镀在步骤(8)中的刻蚀区域形成源极垂直金属场板9与漏极垂直金属场板12，并在栅漏、栅源区域形成源极平行金属场板10与漏极平行金属场板11；
(10)生长SiN层对器件进行钝化，形成SiN钝化层。
(11)对外延片进行光刻、刻蚀、蒸镀分别引出栅源漏金属大电极。
优选地，步骤(1)(2)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为Cl2和BCl3混合气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为200s与1000s。
优选地，步骤(2)中台面隔离的刻蚀深度为1μm。
优选地，步骤(3)中所述的源、漏金属电极为Ti、Al、Ni、Au形成的合金，其金属堆栈为Ti/Al/Ni/Au＝20nm/150nm/35nm/40nm，源漏间距为4μm。
优选地，步骤(3)中所述退火的气氛为N2，退火温度为850℃，保温时间为30s，升温速率为15℃/s。
优选地，步骤(4)(10)中的SiN层生长方法为PECVD生长，其厚度分别为1μm和1.2μm。
优选地，步骤(5)(6)中的栅根高度与长度分别为200nm与100nm；栅帽长度为300nm。
优选地，步骤(5)(6)(8)(11)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为SF6气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为800s，200s，800s，1200s。
优选地，步骤(7)中所述的栅金属电极为Ni、Au形成的金属堆栈，栅长为100nm，其厚度为Ni/Au＝100nm/100nm，其中栅源间距、栅漏间距分别为1μm与3μm。
优选地，步骤(8)中所述的刻蚀深度为800nm。
优选地，步骤(9)中所述的场板金属厚度为步骤(8)中的刻蚀深度，且场板金属为为Ti、Au形成的金属堆栈，其厚度为Ni/Au＝100nm/700nm，且金属堆栈厚度为800nm。
优选地，步骤(9)中所述的漏极平行金属场板长度为1.25μm，源极平行金属场板长度为600nm。
本实施例制备的双T型栅AlGaN/GaN HEMT测得的转移特性曲线和输出特性曲线分别如图3和图4所示，所得器件阈值电压为-0.7V，最大跨导为105mS/mm；在栅极电压为3V时，输出饱和电流密度为300mA/mm，器件特征频率fT和截止频率fMAX分别为60GHz与105GHz，同时器件在频率为12GHz时PAE为35％，表现出优秀的射频特性。
实施例2
本实施例2提供了一种新型源漏场板结构GaN射频AlN/AlGaN/GaN HEMT器件制备方法，结构与实施例1相同，具体如下：
(1)在AlGaN/GaN HEMT外延片上进行光刻、刻蚀，做好标记点；
(2)对准步骤(1)中所述的标记点，进行光刻，再利用刻蚀对外延片进行台面隔离；
(3)通过光刻、蒸镀、剥离和退火形成源金属电极和漏金属电极；
(4)在外延片上生长SiN层；
(5)通过光刻、刻蚀将有源区内SiN层减薄至一定厚度，该厚度为栅根高度；
(6)通过光刻、刻蚀减薄后的SiN层，暴露出源漏金属电极，在有源区内形成栅根凹槽，凹槽深度为步骤(5)中减薄后SiN层的厚度；
(7)通过光刻、显影等步骤暴露出T型栅栅帽区域，随后蒸镀、剥离形成栅极结构3；
(8)通过光刻、刻蚀在有源区外源漏两侧SiN层上刻蚀出垂直场板区域；
(9)通过光刻、蒸镀在步骤(8)中的刻蚀区域形成源极垂直金属场板与漏极垂直金属场板，并在栅漏、栅源区域形成源极平行金属场板与漏极平行金属场板；
(10)生长SiN层对器件进行钝化；
(11)对外延片进行光刻、刻蚀、蒸镀分别引出栅源漏金属大电极。
优选地，步骤(1)(2)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为Cl2和BCl3混合气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为200s与1500s。
优选地，步骤(2)中台面隔离的刻蚀深度为1.5μm。
优选地，步骤(3)中所述的源、漏金属电极为Ti、Al、Ni、Au形成的合金，其金属堆栈为Ti/Al/Ni/Au＝20nm/150nm/35nm/40nm，源漏间距为2μm。
优选地，步骤(3)中所述退火的气氛为N2，退火温度为850℃，保温时间为30s，升温速率为15℃/s。
优选地，步骤(4)(10)中的SiN层生长方法为PECVD生长，其厚度分别为1.5μm和1.6μm。
优选地，步骤(5)(6)中的栅根高度与长度分别为300nm与100nm；栅帽长度为200nm。
优选地，步骤(5)(6)(8)(11)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为SF6气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为1300s，300s，1200s，1600s。
优选地，步骤(7)中所述的栅金属电极为Ni、Au形成的金属堆栈，栅长为100nm，其厚度为Ni/Au＝100nm/100nm，其中栅源间距、栅漏间距分别为450nm与1.45μm。
优选地，步骤(8)中所述的刻蚀深度为1.2μm。
优选地，步骤(9)中所述的场板金属厚度为步骤(8)中的刻蚀深度，且场板金属为为Ti、Au形成的金属堆栈，其厚度为Ni/Au＝100nm/1100nm，且金属堆栈厚度为1.2μm。
优选地，步骤(9)中所述的漏极平行金属场板长度为500nm，源极平行金属场板长度为300nm。
本实施例制备的GaN射频AlN/AlGaN/GaN HEMT转移输出特性曲线与小信号频率特性曲线结果与实施例1类似。器件特征频率fT和截止频率fMAX分别为72GHz与120GHz，在16GHz处的PAE为40％。证明依照该实施例所制得的器件性能稳定。
实施例3
本实施例提供了一种新型源漏场板结构GaN射频AlN/GaN HEMT器件制备方法，结构与实施例1相同，具体如下：
(1)在AlN/GaN HEMT外延片上进行光刻、刻蚀，做好标记点；
(2)对准步骤(1)中所述的标记点，进行光刻，再利用刻蚀对外延片进行台面隔离；
(3)通过光刻、蒸镀、剥离和退火形成源金属电极和漏金属电极；
(4)在外延片上生长SiN层；
(5)通过光刻、显影、刻蚀等步骤将有源区内SiN层减薄至一定厚度，该厚度为栅根高度；
(6)通过光刻、显影、刻蚀减薄后的SiN层，暴露出源漏金属电极，在有源区内形成栅根凹槽，凹槽深度为栅根高度；
(7)通过光刻、显影暴露出T型栅栅帽区域；随后蒸镀、剥离形成栅极结构；
(8)通过光刻、显影、刻蚀等步骤在有源区外源漏两侧SiN层上刻蚀出垂直场板区域；
(9)通过光刻、蒸镀在步骤(8)中的刻蚀区域形成源极垂直金属场板与漏极垂直金属场板，并在栅漏、栅源区域形成源极平行金属场板与漏极平行金属场板；
(10)生长SiN层对器件进行钝化；
(11)对外延片进行光刻、刻蚀、蒸镀分别引出栅源漏金属大电极。
优选地，步骤(1)(2)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为Cl2和BCl3混合气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为200s与800s。
优选地，步骤(2)中台面隔离的刻蚀深度为800nm。
优选地，步骤(3)中所述的源、漏金属电极为Ti、Al、Ni、Au形成的合金，其金属堆栈为Ti/Al/Ni/Au＝20nm/150nm/35nm/40nm，源漏间距为1μm。
优选地，步骤(3)中所述退火的气氛为N2，退火温度为850℃，保温时间为30s，升温速率为15℃/s。
优选地，步骤(4)(10)中的SiN层生长方法为PECVD生长，其厚度分别为800nm和1.2μm。
优选地，步骤(5)(6)中的栅根高度与长度分别为300nm与100nm；栅帽长度为200nm。
优选地，步骤(5)(6)(8)(11)中所述的刻蚀为感应耦合等离子体刻蚀(ICP),刻蚀反应气体为SF6气体，压强为5mTorr，上射频功率为300W，下射频功率为50W，刻蚀时间分别为600s，200s，700s，1200s。
优选地，步骤(7)中所述的栅金属电极为Ni、Au形成的金属堆栈，栅长为100nm，其厚度为Ni/Au＝100nm/100nm，其中栅源间距、栅漏间距分别为250nm与650nm。
优选地，步骤(8)中所述的刻蚀深度为700nm。
优选地，步骤(9)中所述的场板金属厚度为步骤(8)中的刻蚀深度，且场板金属为为Ti、Au形成的金属堆栈，其厚度为Ni/Au＝100nm/600nm，且金属堆栈厚度为700nm。
优选地，步骤(9)中所述的漏极平行金属场板长度为200nm，源极平行金属场板长度为180nm。
本实施例制备的GaN射频AlN/GaN HEMT转移输出特性曲线结果与实施例1类似。器件特征频率fT和截止频率fMAX分别为90GHz与142GHz，在35GHz处的PAE为36％。证明依照该实施例所制得的器件性能稳定。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
Claims (9)
1.一种具有新型源漏场板结构的HEMT器件，包括HEMT结构，其特征在于，在HEMT结构的源极及漏极外侧分别设置源极垂直金属场板及漏极垂直金属场板，在平行于HEMT外延片的方向设置源极平行金属场板及漏极平行金属场板，且源极与源极垂直金属场板及源极平行金属场板连接，漏极与漏极垂直金属场板及漏极平行金属场板连接；
源极及漏极的垂直金属场板和平行金属场板均通过SiN层与所述外延片中的AlGaN/GaN外延结构隔离，在源极和漏极之间设置T型栅极以提高HEMT器件的频率特性；
源极平行金属场板及漏极平行金属场板位于AlGaN/GaN外延结构上方，两个平行金属场板在同一高度，源极平行金属场板从源极朝向T型栅极，漏极平行金属场板从漏极朝向T型栅极；
源极垂直金属场板和漏极垂直金属场板垂直向下延伸，穿过AlGaN/GaN外延结构；
在偏压条件下，垂直金属场板在源漏两侧下方能与SiN层形成类平行板电容器结构，该平行板电容器结构不仅能调节源漏两侧的电场分布，还能够抑制缓冲层以及沟道层的电荷俘获，缓解电流崩塌效应。
2.根据权利要求1所述的HEMT器件，其特征在于，源极垂直金属场板为倒L型，L型的短边与源极连接；
漏极垂直金属场板为倒L型，L型的短边与漏极连接。
3.根据权利要求1-2任一项所述的HEMT器件，其特征在于，漏极平行金属场板的长度在1/4～1/2栅漏间距之间，源极平行金属场板的长度在1/3～2/3栅源间距之间。
4.根据权利要求1所述的HEMT器件，其特征在于，还包括，在HEMT外延片上设置SiN钝化层，用于对器件进行钝化。
5.一种实现权利要求1-4任一项所述的HEMT器件的制备方法，其特征在于，包括如下步骤：
S1制备HEMT外延片，所述HEMT外延片包括AlGaN/GaN外延结构，在AlGaN/GaN外延结构上做好标记点，对外延片进行台面隔离，进一步形成源金属电极和漏金属电极；
S2 在外延片的上表面生长SiN层，其厚度为台面隔离刻蚀的深度；
S3 将有源区内SiN层的厚度减薄至栅根厚度，继续光刻、刻蚀，暴露出源漏金属电极，同时在有源区内形成栅根凹槽，通过光刻、显影暴露出栅帽区域，随后蒸镀并剥离金属形成T型栅；
S4 在有源区外源漏两侧SiN层上刻蚀出垂直金属场板区域，进一步形成源漏垂直场板，并在栅漏、栅源区域形成源漏平行金属场板；
S5生长SiN层对器件进行钝化，形成SiN钝化层，然后光刻、刻蚀引出栅极、源极和漏极的金属电极，得到HEMT结构。
6.根据权利要求5所述的制备方法，其特征在于，做好标记点及台面隔离均采用感应耦合等离子体刻蚀。
7.根据权利要求5所述的制备方法，其特征在于，台面隔离的刻蚀深度应尽量接近且不超过GaN缓冲层的底部。
8.根据权利要求5所述的制备方法，其特征在于，SiN层的生长方法为PECVD、LPCVD或ALD方法。
9.根据权利要求5所述的制备方法，其特征在于，垂直金属场板及平行金属场板的金属为Ti、Au形成的金属堆栈。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110965645.9A CN113823675B (zh) | 2021-08-23 | 2021-08-23 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
| PCT/CN2022/112672 WO2023024966A1 (zh) | 2021-08-23 | 2022-08-16 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110965645.9A CN113823675B (zh) | 2021-08-23 | 2021-08-23 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113823675A CN113823675A (zh) | 2021-12-21 |
| CN113823675B true CN113823675B (zh) | 2023-09-29 |
Family
ID=78913416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110965645.9A Active CN113823675B (zh) | 2021-08-23 | 2021-08-23 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113823675B (zh) |
| WO (1) | WO2023024966A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113823675B (zh) * | 2021-08-23 | 2023-09-29 | 华南理工大学 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
| CN114335142A (zh) * | 2021-12-27 | 2022-04-12 | 西交利物浦大学 | 一种半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104821340A (zh) * | 2014-02-05 | 2015-08-05 | 瑞萨电子株式会社 | 半导体器件 |
| CN107431021A (zh) * | 2015-03-31 | 2017-12-01 | 夏普株式会社 | 氮化物半导体场效应晶体管 |
| CN108604596A (zh) * | 2015-07-17 | 2018-09-28 | 剑桥电子有限公司 | 用于半导体装置的场板结构 |
| CN210429824U (zh) * | 2019-08-29 | 2020-04-28 | 华南理工大学 | 一种增强型AlN/AlGaN/GaN HEMT器件 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11791385B2 (en) * | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| JP2011181702A (ja) * | 2010-03-01 | 2011-09-15 | Panasonic Corp | 電界効果トランジスタ及びその製造方法 |
| CN102856361B (zh) * | 2011-06-29 | 2015-07-01 | 财团法人工业技术研究院 | 具有双面场板的晶体管元件及其制造方法 |
| JP2016139718A (ja) * | 2015-01-28 | 2016-08-04 | 株式会社東芝 | 半導体装置 |
| CN111430240B (zh) * | 2020-06-15 | 2020-10-16 | 浙江集迈科微电子有限公司 | 基于场板复合结构的GaN器件及其制备方法 |
| CN112993032B (zh) * | 2021-02-08 | 2023-10-27 | 华南师范大学 | 漏极阶梯场板结构射频hemt器件及其制备方法 |
| CN113823675B (zh) * | 2021-08-23 | 2023-09-29 | 华南理工大学 | 一种具有新型源漏场板结构的hemt器件及制备方法 |
-
2021
- 2021-08-23 CN CN202110965645.9A patent/CN113823675B/zh active Active
-
2022
- 2022-08-16 WO PCT/CN2022/112672 patent/WO2023024966A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104821340A (zh) * | 2014-02-05 | 2015-08-05 | 瑞萨电子株式会社 | 半导体器件 |
| CN107431021A (zh) * | 2015-03-31 | 2017-12-01 | 夏普株式会社 | 氮化物半导体场效应晶体管 |
| CN108604596A (zh) * | 2015-07-17 | 2018-09-28 | 剑桥电子有限公司 | 用于半导体装置的场板结构 |
| CN210429824U (zh) * | 2019-08-29 | 2020-04-28 | 华南理工大学 | 一种增强型AlN/AlGaN/GaN HEMT器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113823675A (zh) | 2021-12-21 |
| WO2023024966A1 (zh) | 2023-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN111430456B (zh) | 基于跨导补偿法的类Fin侧墙调制的HEMT器件及其制备方法 | |
| CN113823675B (zh) | 一种具有新型源漏场板结构的hemt器件及制备方法 | |
| CN108110054B (zh) | 一种GaN基HEMT器件及其制备方法 | |
| CN101232045A (zh) | 一种场效应晶体管多层场板器件及其制作方法 | |
| CN106158923A (zh) | 基于多二维沟道的增强型GaN FinFET | |
| CN104299999B (zh) | 一种具有复合栅介质层的氮化镓基异质结场效应晶体管 | |
| CN102130159A (zh) | 高电子迁移率晶体管 | |
| US20220376085A1 (en) | Methods of manufacturing high electron mobility transistors having improved performance | |
| CN113690132A (zh) | 一种基于双层钝化精准刻蚀的双t型栅的制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN107017293A (zh) | 一种具有双凹陷AlGaN势垒层的AlGaN/GaN异质结场效应晶体管 | |
| US20220102540A1 (en) | Gan-hemt device with sandwich structure and method for preparing the same | |
| CN112713190B (zh) | 一种垂直结构氮化镓hemt器件的制备方法 | |
| CN113517340A (zh) | 一种凹槽双场板AlGaN/GaN HEMT器件 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN111863948A (zh) | 一种带栅源桥的GaN基P-GaN增强型HEMT器件及其制备方法 | |
| CN107527952B (zh) | 一种Nano-Fin栅结构的混合阳极二极管 | |
| CN105428235A (zh) | 一种降低GaN器件漏电流的方法 | |
| CN206322705U (zh) | 一种GaN HEMT器件 | |
| CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN107369708B (zh) | 一种氮化镓高电子迁移率晶体管及其制备和使用方法 | |
| CN114883396B (zh) | 一种凹陷式Fin-JFET栅结构HEMT及制作方法 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 | |
| CN112599586B (zh) | 一种高可靠性氮化镓基功率器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |