CN113517340A - 一种凹槽双场板AlGaN/GaN HEMT器件 - Google Patents

一种凹槽双场板AlGaN/GaN HEMT器件 Download PDF

Info

Publication number
CN113517340A
CN113517340A CN202110721700.XA CN202110721700A CN113517340A CN 113517340 A CN113517340 A CN 113517340A CN 202110721700 A CN202110721700 A CN 202110721700A CN 113517340 A CN113517340 A CN 113517340A
Authority
CN
China
Prior art keywords
field plate
algan
gan
barrier layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110721700.XA
Other languages
English (en)
Inventor
刘静
吴晗
王琳倩
屠家昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Technology
Original Assignee
Xian University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Technology filed Critical Xian University of Technology
Priority to CN202110721700.XA priority Critical patent/CN113517340A/zh
Publication of CN113517340A publication Critical patent/CN113517340A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/407Recessed field plates, e.g. trench field plates, buried field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种凹槽双场板AlGaN/GaN HEMT器件,包括自下而上依次设置的衬底、缓冲层、势垒层和钝化层,源极、漏极、栅极延伸至势垒层,栅极位于源极和漏极之间;势垒层上且位于栅极和漏极之间设置有凹槽双场板;缓冲层由厚度为2μm的GaN组成,摻杂浓度为1×1015cm‑3;势垒层由厚度为20nm的AlGaN组成,摻杂浓度为1×1017cm‑3;钝化层由厚度为50nm的Si3N4组成。栅极、源极及漏极的长度均为0.5μm;凹槽双场板结构长度Lfp1为0.3μm、Lfp2为0.7μm、场板下钝化层厚度H+Hfp1为10nm、Hfp2为20nm,该凹槽由Si3N4材料填充,本发明使得电场峰值减小,电流崩塌得以改善,同时器件最终输出饱和漏电流不会大幅降低。

Description

一种凹槽双场板AlGaN/GaN HEMT器件
技术领域
本发明属于高电子迁移率晶体管技术领域,具体涉及一种凹槽双场板 AlGaN/GaNHEMT器件。
背景技术
GaN材料由于宽禁带、强击穿电场、高电子饱和漂移速度等优越性能,成为高频、高温和高功率等领域的研究热点。目前,AlGaN/GaN高电子迁移率晶体管(High ElectronMobility Transistors,HEMT)是GaN基器件中最具优势的三端器件,凭借其优异性能广泛应用于无线通信、航空航天、雷达等领域。并且随着GaN外延工艺水平的不断进步,生产成本得到了有效控制, GaN基器件成为高功率、高频率器件的“核芯”。然而,AlGaN/GaN HEMT 器件(Aluminum Gallium Nitride/Gallium Nitride)的潜在优势却受到一些稳定性和可靠性等问题的制约,导致器件性能难以达到理论值。其中问题的关键是电流崩塌效应,其不仅限制了器件的输出功率,还直接制约了器件的应用。
电流崩塌本质上是由材料中的陷阱导致的,虚栅模型对于其物理机制给出了普遍认同的解释。概括为陷阱俘获电子,使沟道2DEG减小,从而形成对沟道电流具有控制作用的“虚栅”,表面态、AlGaN势垒层陷阱及GaN 缓冲层陷阱等均可起到虚栅的作用。器件表面生长钝化层可有效改变表面态能级,降低表面态对器件沟道电子密度的影响,达到抑制电流崩塌的目的。 AlGaN势垒层厚度远小于GaN缓冲层,且在异质结界面处AlGaN势垒高度高于GaN,沟道2DEG进入AlGaN势垒层的浓度较小。相比GaN缓冲层陷阱,AlGaN势垒层陷阱对电流崩塌影响较小。对于GaN缓冲层陷阱引起的电流崩塌效应,难以从工艺上得到有效解决。因为在实际工艺中,需要对缓冲层进行人为掺杂来实现缓冲层的高阻特性,防止缓冲层漏电现象。因此,进一步研究缓冲层陷阱对电流崩塌的影响,提出新结构器件抑制电流崩塌是一个亟待解决的问题。
发明内容
为克服上述现有技术的不足,本发明的目的在于提供一种凹槽双场板 AlGaN/GaNHEMT器件,解决常规AlGaN/GaN HEMT器件由于陷阱效应导致的电流崩塌问题,具有降低电场峰值,均匀电场分布,改善电流崩塌的特点。
为实现上述目的,本发明采用的技术方案是:一种凹槽双场板 AlGaN/GaN HEMT器件,包括有自底向上依次设置的衬底1、缓冲层2、势垒层3和钝化层4;该器件的源极S、漏极D、栅极G延伸至势垒层,栅极 G位于源极S和漏极D之间;势垒层上且位于栅极G和漏极D之间设置有凹槽双场板。
所述的凹槽双场板结构8中,左侧场板长度Lfp1为0.3μm、右侧场板长度Lfp2为0.7μm,左侧场板下钝化层厚度H+Hfp1为10nm、右侧场板下钝化层Hfp2为20nm,凹槽双场板下凹槽由Si3N4材料填充。
所述的缓冲层2由厚度为2μm的GaN组成,摻杂浓度为1×1015cm-3
所述的势垒层3由厚度为20nm的AlGaN组成,摻杂浓度为1×1017cm-3
所述的钝化层4由厚度为5nm的Si3N4组成。
所述的栅极G、源极S及漏极D的长度均为0.5μm。
所述的栅极G和源极S之间的栅源距离为1.0μm,栅极和漏极之间的栅漏距离为2.0μm。
本发明的有益效果是:在常规AlGaN/GaN HEMT漏侧栅边缘引入凹槽双场板结构,该结构能够调制双场板下局部区域的电场,降低AlGaN/GaN HEMT漏侧栅边缘的电场峰值,使电场分布更加均匀。同时,本发明中双场板承担主要电压,凹槽结构参数设计自由度更大,因此,凹槽双场板结构在改善电流崩塌的同时不会显著降低输出漏电流。
附图说明
图1(a)是本发明一种新型凹槽双场板AlGaN/GaN HEMT器件结构示意图。
图1(b)是常规AlGaN/GaN HEMT器件结构示意图。
图2是本发明一种新型凹槽双场板AlGaN/GaN HEMT器件结构双脉冲下的电压偏置图。
图3是常规结构与凹槽双场板AlGaN/GaN HEMT结构双脉冲下的电流崩塌效应图。
图4(a)是常规AlGaN/GaN HEMT器件结构电势示意图。
图4(b)是本发明一种新型凹槽双场板AlGaN/GaN HEMT器件结构电势示意图。
图4(c)是常规结构与凹槽双场板AlGaN/GaN HEMT结构的电势坐标图。
图5是常规结构与凹槽双场板AlGaN/GaN HEMT结构的沟道电场分布示意图。
图中:1-衬底,2-缓冲层,3-势垒层,4-源极,5-漏极,6-栅极,7-钝化层,8-凹槽结构。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
一种新型凹槽双场板AlGaN/GaN HEMT器件结构如图1(a)所示,包括自下而上依次设置的衬底1、缓冲层2、势垒层3和钝化层7,源极4、漏极 5。栅极6延伸至势垒层,栅极6位于源极4和漏极5之间;势垒层上且位于栅极6和漏极5之间设置有凹槽双场板结构8。常规AlGaN/GaN HEMT 器件结构如图1(b)所示,从下到上依次为衬底1、缓冲层2、势垒层3和钝化层7。
缓冲层2由厚度为2μm的GaN组成,摻杂浓度为1×1015cm-3
势垒层3由厚度为20nm的AlGaN组成,摻杂浓度为1×1017cm-3
钝化层7由厚度为50nm的Si3N4组成。
栅极6、源极4及漏极5的长度均为0.5μm。
栅极6和源极4之间的栅源距离为1.0μm,栅极6和漏极5之间的栅漏距离为2.0μm。
凹槽双场板结构长度Lfp1为0.3μm、Lfp2为0.7μm、场板下钝化层厚度 H+Hfp1为10nm、Hfp2为20nm,该凹槽由Si3N4材料填充。
本发明的工作原理是:在传统凹槽双场板结构中双场板正下方会产生与栅极正下方相平行的纵向电力线。由于凹槽双场板的引入,使得耗尽区扩展,缓解了栅边缘集中的电力线,此时势垒层过剩的正极化电荷向带自由电子的场板发出电力线,在场板FP1和FP2边缘形成电场线的积聚,这样在场板FP1及FP2边缘也会引入新的电场峰值,此时,凹槽双场板结构中共表现出三个电场峰值,分别在靠近漏端栅边缘、场板FP1边缘和场板FP2边缘。该结构分化了指向靠近漏端栅边缘的电力线,使电场强度分布更加均匀,电场峰值更低,在改善了电流崩塌的同时未明显降低器件最终输出饱和漏电流。
采用双脉冲技术对器件电流崩塌效应进行研究,脉冲波形及相关参数设置如图2所示,静态偏置(VgQ,VdQ)为(-5V,20V),测试偏置(Vg,Vd) 为(0V,5V)。静态偏置时间持续到t=10-7s,静态偏置到测试偏置的上升时间为t=10-8s,测试偏置阶段从t=1.1×10-7s开始持续到t=10s结束。
图3为常规结构、凹槽单场板(Lfp=1.0μm、L=1.0μm、H+Hfp=15nm、) 和凹槽双场板AlGaN/GaN HEMT结构(Lfp1=0.3μm、Lfp2=0.7μm、L=0.3 μm、H+Hfp1=10nm、Hfp2=20nm)的电流崩塌曲线对比图。可以看出,常规结构在t=1.1×10-7s时,器件进入测试偏置阶段,但输出电流未能直接达到稳定值,而是保持在一个初始值持续一段时间(从t=1.1×10-7s至t=10-4s) 后才逐渐增大到稳定值,图示结果表明常规AlGaN/GaN HEMT器件具有显著的电流崩塌效应。相比常规结构,凹槽双场板AlGaN/GaN HEMT器件结构电流崩塌量从13.6%降低为0.8%,显著改善了器件电流崩塌效应,且凹槽双场板结构在改善电流崩塌的同时未明显降低器件最终输出饱和漏电流。
图4给出了常规结构和凹槽双场板的电势分布示意图。图4(a)图是常规 AlGaN/GaN HEMT器件结构等势面分布图,图4(b)图为本发明一种新型凹槽双场板AlGaN/GaN HEMT器件结构等势面分布图。相比常规结构,凹槽双场板结构中FP1和FP2边缘承担部分电势,使等势面分布更加均匀。将两种结构的电势分布在坐标图中体现,如图图4(c)所示,可以看出,凹槽双场板结构中栅漏之间的电势分布较为缓和。根据等势面与电场强度的关系可知,等势面越密集的地方电场强度越强。因此,相比常规结构,凹槽双场板结构电场峰值小。
图5为常规结构与凹槽双场板结构沟道电场分布示意图。可以看出,相比常规结构,凹槽双场板在漏侧栅边缘处的电场峰值低,同时电场分布更加均匀。这是由于双场板正下方会产生与栅极正下方相平行的纵向电场线,原来集中在栅边缘的部分电场线终止于凹槽双场板上,该结构缓解了漏侧栅边缘相对集中的电场线,在FP1和FP2边缘产生新的电场峰值,使得该结构电场均匀分布。另一方面,2DEG的产生机制表明,一定条件下2DEG的浓度随着AlGaN势垒层厚度的增加先迅速上升然后达到饱和状态,而新结构减小了局部势垒层厚度,降低该部分沟道2DEG浓度,使得漏侧栅边缘处的电场峰值降低。凹槽双场板中双场板分担主要电压,此时,凹槽结构参数设计的自由度更大,使势垒层局部厚度不会过薄,沟道电子浓度不会明显减小,输出漏电流不会大幅降低。
本发明的凹槽双场板的制作方法,按照以下步骤实施:
第一步,外延生长:在SiC衬底1上依次外延生长GaN缓冲层2、AlGaN 势垒层3;
第二步,器件隔离:样品光刻显影后,采用ICP设备利用Cl基气体对样品进行刻蚀;
第三步,源4漏5欧姆接触制作;样品光刻显影后,采用电子束蒸发沉积Ti/Al/Ni/Au复合金属结构,在850℃氮气中退火30s,形成欧姆接触;
第四步,栅6电极制作;采用电子束蒸发沉积制作栅电极;
第五步,淀积钝化层7;采用PECVD的方法淀积50nm Si3N4钝化层;
第六步,场板FP2区域浅刻蚀:样品光刻显影后,采用ICP设备,利用 Cl基气体对场板区域凹槽进行30nm深度的浅刻蚀,在此过程中通过优化刻蚀工艺的参数减小刻蚀损伤;
第七步,场板FP2区域淀积;
第八步,场板FP2刻蚀;
第九步,淀积SiO2氧化层;
第十步,刻蚀凹槽区域;样品光刻显影后,采用ICP设备,利用Cl基气体对凹槽进行刻蚀,在此过程中通过优化刻蚀工艺的参数减小刻蚀损伤。
第十一步,淀积Si3N4钝化层;
第十二步,Si3N4钝化层刻蚀;
第十三步,淀积场板FP1
第十四步,刻蚀场板FP1
第十五步,氧化层刻蚀;
第十六步,光刻电极孔;对各电极区域腐蚀钝化层开窗口、引线制作。

Claims (7)

1.一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,包括有自底向上依次设置的衬底(1)、缓冲层(2)、势垒层(3)和钝化层(4);该器件的源极S、漏极D、栅极G延伸至势垒层,栅极G位于源极S和漏极D之间;势垒层上且位于栅极G和漏极D之间设置有凹槽双场板。
2.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的凹槽双场板结构(8)中,左侧场板长度Lfp1为0.3μm、右侧场板长度Lfp2为0.7μm,左侧场板下钝化层厚度H+Hfp1为10nm、右侧场板下钝化层Hfp2为20nm,凹槽双场板下凹槽由Si3N4材料填充。
3.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的缓冲层(2)由厚度为2μm的GaN组成,摻杂浓度为1×1015cm-3
4.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的势垒层(3)由厚度为20nm的AlGaN组成,摻杂浓度为1×1017cm-3
5.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的钝化层(4)由厚度为5nm的Si3N4组成。
6.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的栅极G、源极S及漏极D的长度均为0.5μm。
7.根据权利要求1所述的一种凹槽双场板AlGaN/GaN HEMT器件,其特征在于,所述的栅极G和源极S之间的栅源距离为1.0μm,栅极和漏极之间的栅漏距离为2.0μm。
CN202110721700.XA 2021-06-28 2021-06-28 一种凹槽双场板AlGaN/GaN HEMT器件 Pending CN113517340A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110721700.XA CN113517340A (zh) 2021-06-28 2021-06-28 一种凹槽双场板AlGaN/GaN HEMT器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110721700.XA CN113517340A (zh) 2021-06-28 2021-06-28 一种凹槽双场板AlGaN/GaN HEMT器件

Publications (1)

Publication Number Publication Date
CN113517340A true CN113517340A (zh) 2021-10-19

Family

ID=78066099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110721700.XA Pending CN113517340A (zh) 2021-06-28 2021-06-28 一种凹槽双场板AlGaN/GaN HEMT器件

Country Status (1)

Country Link
CN (1) CN113517340A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566538A (zh) * 2022-03-03 2022-05-31 上海陆芯电子科技有限公司 外延结构及半导体器件
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018617A1 (en) * 2015-07-17 2017-01-19 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
US20190288081A1 (en) * 2018-03-13 2019-09-19 Kabushiki Kaisha Toshiba Semiconductor device
CN110707154A (zh) * 2019-09-25 2020-01-17 西安理工大学 一种局部凹槽结构的AlGaN/GaN HEMT器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018617A1 (en) * 2015-07-17 2017-01-19 Cambridge Electronics, Inc. Field-plate structures for semiconductor devices
US20190288081A1 (en) * 2018-03-13 2019-09-19 Kabushiki Kaisha Toshiba Semiconductor device
CN110707154A (zh) * 2019-09-25 2020-01-17 西安理工大学 一种局部凹槽结构的AlGaN/GaN HEMT器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114566538A (zh) * 2022-03-03 2022-05-31 上海陆芯电子科技有限公司 外延结构及半导体器件
CN115498034A (zh) * 2022-09-13 2022-12-20 北京无线电测量研究所 一种GaN HEMT器件及其制备方法
CN115498034B (zh) * 2022-09-13 2024-03-19 北京无线电测量研究所 一种GaN HEMT器件及其制备方法

Similar Documents

Publication Publication Date Title
CN102013437B (zh) 半导体器件及其制造方法
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN104377241A (zh) 功率半导体器件及其制造方法
CN113113469B (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN113517340A (zh) 一种凹槽双场板AlGaN/GaN HEMT器件
CN102916046B (zh) 硅衬底上氮化物高压器件及其制造方法
CN111477690B (zh) 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
US20220344485A1 (en) Gallium Nitride Device, Switching Power Transistor, Drive Circuit, and Gallium Nitride Device Production Method
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN112993032B (zh) 漏极阶梯场板结构射频hemt器件及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN108598163A (zh) 一种GaN异质结纵向功率器件
CN112635545A (zh) 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法
CN113823675B (zh) 一种具有新型源漏场板结构的hemt器件及制备方法
CN110444599A (zh) GaN基异质结场效应晶体管及其制造方法
CN111477678B (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN217933804U (zh) 一种高阈值电压增强型hemt的结构
CN107527952B (zh) 一种Nano-Fin栅结构的混合阳极二极管
CN206322705U (zh) 一种GaN HEMT器件
CN115376919A (zh) 一种增强型GaN功率器件及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN114937597A (zh) 一种双层钝化耗尽型mis-hemt器件及其制备方法
CN209626226U (zh) 一种新型屏蔽栅功率mos的器件
CN205508826U (zh) 具有纵向栅极结构的常关型hemt器件
CN211980621U (zh) 一种提高高电子迁移率晶体管功率输出的器件结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination