CN104377241A - 功率半导体器件及其制造方法 - Google Patents

功率半导体器件及其制造方法 Download PDF

Info

Publication number
CN104377241A
CN104377241A CN201410521547.6A CN201410521547A CN104377241A CN 104377241 A CN104377241 A CN 104377241A CN 201410521547 A CN201410521547 A CN 201410521547A CN 104377241 A CN104377241 A CN 104377241A
Authority
CN
China
Prior art keywords
junction termination
termination structures
layer
barrier layer
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410521547.6A
Other languages
English (en)
Other versions
CN104377241B (zh
Inventor
裴轶
李元
吴传佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Original Assignee
SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd filed Critical SUZHOU JIEXINWEI SEMICONDUCTOR TECHNOLOGY Co Ltd
Priority to CN201410521547.6A priority Critical patent/CN104377241B/zh
Publication of CN104377241A publication Critical patent/CN104377241A/zh
Priority to JP2017510357A priority patent/JP6333469B2/ja
Priority to PCT/CN2015/077097 priority patent/WO2016050058A1/zh
Priority to US15/473,572 priority patent/US10103219B2/en
Application granted granted Critical
Publication of CN104377241B publication Critical patent/CN104377241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种功率半导体器件及其制造方法，所述功率半导体器件包括：基片、成核层、缓冲层、沟道层、势垒层、源极、漏极、栅极、及位于势垒层上的结终端结构，结终端结构从栅极靠近漏极一侧的边缘处向漏极方向延伸。由于结终端结构和其下势垒层之间的晶格常数差异引起的压电效应，使得势垒层与沟道层界面处的二维电子气被部分耗尽。结终端结构可以有效改善势垒层的电场分布，提升器件的击穿电压。

Description

功率半导体器件及其制造方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有结终端结构的功率半导体器件及其制造方法。
背景技术
第三代半导体材料GaN具有高击穿场强(大于3MV/cm)、大禁带宽度(室温3.4eV)，从而具有在高温高压下应用的前景。同时，由于III-V化合物半导体具有强烈的自发极化和压电极化效应，在异质结的界面附近可以形成高电子浓度、高迁移率的二维电子气(2DEG)沟道。因此，GaN特别适用于高压、大电流、高温、高速、高功率器件的应用。
在实际的GaN高电子迁移率晶体管(HEMT)中耐压一般只能达到理论值的20～30％，这是因为靠近漏端的栅极边缘处在漏端施加高压下会出现电场集中的现象，所以在GaN HEMT中器件击穿通常发生在栅极靠近漏极一侧的边缘处。因此，提升器件的耐压能力通常从降低栅极漏端边缘处的电场峰值着手。
采用场板结构是降低电场峰值的一种常用方法。通常在栅极处先沉积一层绝缘介质层，再沉积一层金属场板，该场板与栅极或源极相连，具有一个固定电位，场板自身的等电位可以将栅边缘的电力线拉开，使得电势梯度变得平缓，将处于栅边缘处本来达到材料击穿极限的电场强度降低，而把峰值吸收到场板边缘，相当于扩大了耗尽区。因为电场的积分即为击穿电压，所以实际上击穿电压大得多。场板调制电场的最理想的结果是希望电场的分布图接近矩形，这样可以使电场强度对距离的积分面积最大，从而使得器件的击穿电压达到最大。
然而，场板结构会在靠近漏极边缘处引入新的电场尖峰。由于场板电极的边缘处同样存在电场聚集效应，场板边缘的介质击穿是器件击穿的另一条途径。因此在场板结构的实际使用过程中，还需考虑场板结构中绝缘介质自身的介电击穿。而介质层会引入电容，降低器件开关转换速度，增加功率损耗。因此，寻找新的场板技术以提升器件击穿电压是非常有必要的。
因此，针对上述技术问题，有必要提供一种具有结终端结构的功率半导体器件及其制造方法。
发明内容
有鉴于此，本发明提出了一种具有结终端结构的功率半导体器件及其制造方法。该结终端的材料为半导体，可以是AlGaN、Al含量渐变的AlGaN、InAlN、In含量渐变的InAlN、n型GaN或p型GaN。该结终端从栅极靠近漏极一侧的边缘处向漏极方向延伸，并且其厚度沿漏极方向递减。
由于结终端材料的晶格常数大于势垒层材料的晶格常数，在结终端中引入压应力。在压电效应和自发极化效应的双重作用下，结终端中产生压电负电荷，产生的极化电场使势垒层与沟道层界面处的二维电子气的浓度降低。随着结终端厚度的变化，二维电子气的耗尽程度也是逐渐变化的，在结终端厚度大的地方，极化电场强度大，对二维电子气的耗尽程度最大，随着结终端厚度的减小，对二维电子气耗尽的程度减小。在整个势垒层沟道层界面处形成了结终端下耗尽程度渐变和其它部位保持高二维电子气浓度不变的结构。
对于采用此结终端结构的HEMT器件，当有外加电压加载到器件漏极上时，结终端可以对器件势垒层表面电场分布进行调节。由于结终端在靠近栅极边缘处的厚度最大，对二维电子气的耗尽最明显，故此处的电场峰值得到最大的抑制。同时由于结终端厚度在靠近漏极方向逐渐减小，使靠近漏极方向处的二维电子气耗尽程度逐渐减小，并最终恢复至没有耗尽时的二维电子浓度。因此终端边缘的电场线不会突然增加至很密集，不会在终端边缘引入新的电场尖峰。栅极和漏极之间势垒层表面电场在更大范围内平滑过渡，源漏极之间势垒层半导体承受的电压相近，提高了器件的击穿电压。
为了实现上述目的，本发明实施例提供的技术方案如下：
一种功率半导体器件，所述功率半导体器件包括：
基片；
位于所述基片上的成核层；
位于所述成核层上的缓冲层；
位于所述缓冲层上的沟道层；
位于所述沟道层上的势垒层；
位于所述势垒层上的源极和漏极，以及位于所述势垒层上源极和漏极之间的栅极；
位于所述势垒层上的结终端结构，所述结终端结构从栅极靠近漏极一侧的边缘处向漏极方向延伸，所述结终端结构的晶格常数大于势垒层的晶格常数。
作为本发明的进一步改进，所述结终端结构的厚度从栅极向漏极方向递减。
作为本发明的进一步改进，所述结终端结构为直线型结终端结构、曲线型结终端结构或阶梯状结终端结构。
作为本发明的进一步改进，所述势垒层材料为AlGaN，所述结终端结构材料为AlGaN、Al含量渐变的AlGaN、n型GaN或p型GaN。
作为本发明的进一步改进，所述势垒层材料为InAlN，所述结终端结构材料为InAlN、In含量渐变的InAlN、n型GaN或p型GaN。
作为本发明的进一步改进，所述栅极下方的势垒层中形成有栅极沟槽，栅极沟槽内沉积有栅极金属。
作为本发明的进一步改进，所述栅极和结终端结构上全部或部分形成有栅极金属场板，栅极和结终端结构通过栅极金属场板相连接。
作为本发明的进一步改进，所述源极和结终端结构上全部或部分形成有源极金属场板，源极和结终端结构通过源极金属场板相连接，源极金属场板下方形成有空气桥和/或介质桥。
相应地，一种功率半导体器件的制造方法，所述方法包括：
S1、提供一基片；
S2、在所述基片上形成成核层；
S3、在所述成核层上形成缓冲层；
S4、在所述缓冲层上形成沟道层；
S5、在所述沟道层上形成势垒层；
S6、在所述势垒层上形成结终端结构，所述结终端结构的晶格常数大于势垒层的晶格常数；
S7、在所述势垒层上形成源极和漏极，在所述势垒层上源极和漏极之间形成栅极。
作为本发明的进一步改进，所述步骤S6中的结终端结构通过金属有机物化学气相沉积、溅射工艺、蒸发工艺、或化学涂布工艺形成。
作为本发明的进一步改进，所述步骤S6具体为：
在势垒层上沉积结终端层，并在结终端层上形成光刻胶层；
使用具有疏密点阵的掩膜版对结终端层上的光刻胶层进行光刻并显影，然后进行干法刻蚀，去除部分结终端层，形成结终端结构。
作为本发明的进一步改进，所述掩膜版从栅极向漏极方向曝光度逐渐增加。
作为本发明的进一步改进，所述步骤S6具体为：
在势垒层上沉积结终端层，并在结终端层上形成光刻胶层；
使用掩膜版对结终端层上的光刻胶层进行光刻并显影，然后进行干法刻蚀，去除部分结终端层；
减小曝光窗口的宽度，重复上述步骤直至形成结终端结构。
作为本发明的进一步改进，所述结终端结构为直线型结终端结构、曲线型结终端结构、或阶梯状结终端结构。
本发明具有以下优点：
由于结终端结构和其下势垒层之间的晶格常数差异引起的压电效应，使得势垒层与沟道层界面处的二维电子气被部分耗尽；结终端结构可以有效改善势垒层的电场分布，提升器件的击穿电压。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明第一实施例中具有直线型结终端结构的HEMT的结构示意图；
图2a为图1中A-A’位置处的能带示意图，图2b为图1中B-B’位置处的能带示意图；
图3为本发明第一实施例中具有直线型结终端结构的HEMT的制备方法流程图；
图4为本发明第二实施例中具有阶梯状结终端结构的HEMT的结构示意图；
图5为本发明第二实施例中具有阶梯状结终端结构的HEMT的制备方法流程图；
图6a、6b为本发明第二实施例中具有阶梯状结终端结构的HEMT的另一制备方法流程图；
图7所示为本发明第三实施例中具有曲线型结终端结构的HEMT的结构示意图；
图8所示为本发明第四实施例中具有曲线型结终端结构的HEMT的结构示意图；
图9所示为本发明第五实施例中具有栅极金属场板和结终端结构的HEMT的结构示意图；
图10所示为本发明第六实施例中具有源极金属场板和结终端结构的HEMT的结构示意图。
图11为本发明第七实施例中具有直线型结终端结构的HEMT的结构示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所作出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
此外，在不同的实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例或结构之间具有任何关联性。
本发明公开了一种功率半导体器件，包括：
基片；
位于基片上的成核层；
位于成核层上的缓冲层；
位于缓冲层上的沟道层；
位于沟道层上的势垒层；
位于势垒层上的源极和漏极，以及位于势垒层上源极和漏极之间的栅极；
位于势垒层上的结终端结构，结终端结构从栅极靠近漏极一侧的边缘处向漏极方向延伸，结终端结构的晶格常数大于势垒层的晶格常数。
本发明还公开了一种功率半导体器件的制造方法，包括：
S1、提供一基片；
S2、在基片上形成成核层；
S3、在成核层上形成缓冲层；
S4、在缓冲层上形成沟道层；
S5、在沟道层上形成势垒层；
S6、在势垒层上形成结终端结构，结终端结构的晶格常数大于势垒层的晶格常数；
S7、在势垒层上形成源极和漏极，在势垒层上源极和漏极之间形成栅极。
实施例一
参图1所示为本发明第一实施例中具有直线型结终端结构的HEMT的结构示意图。
该HEMT具体包括：
基片12，基片可以是硅、蓝宝石、碳化硅或其他材料；
在基片12上外延生长的氮化物成核层13和缓冲层14，成核层13包括GaN或AlN或其他氮化物，起到匹配基片材料和高质量外延氮化镓层的作用，影响上方由氮化镓/铝镓氮构成的异质结的晶体质量、表面形貌以及电学性质等参数；
在缓冲层14上生长的沟道层15，沟道层15包含非掺杂GaN层；
在沟道层15上生长的势垒层16，势垒层16包含AlGaN或其他氮化物，沟道层15和势垒层16一起组成半导体异质结结构，在二者界面处形成高浓度二维电子气，并在GaN沟道层的异质结界面处产生导电沟道；
在势垒层16之上为源极17和漏极20，源极17和漏极20与势垒层16形成欧姆接触，该欧姆金属的材质可以为金属Ni、Ti、Al、Au等金属中的一种或多种的组合；源极17和漏极20之间的势垒层16之上为栅极18，栅极18与势垒层16形成肖特基接触；
在栅极18靠近漏极边缘处为结终端结构19，结终端结构19的厚度从栅极边缘处向漏极处递减，本实施例中结终端结构19的材料为AlGaN，且其中的Al含量小于势垒层AlGaN中的Al含量。
由于结终端AlGaN中Al含量小于势垒层AlGaN中的Al含量，故结终端AlGaN的晶格常数大于势垒层AlGaN的晶格常数，在二者界面处引入了压应力。由于AlGaN的压电极化系数很大，故产生的极化电场很强，AlGaN中还存在着自发极化效应，在压电效应和自发极化效应的双重作用下，结终端AlGaN中产生压电负电荷，对其下势垒层和沟道层界面二维电子气具有耗尽作用。
对于半导体结终端结构，厚度较大处的结终端部分还有更多的压电负电荷，对二维电子气的耗尽作用更强，如图2a A-A’处的能带示意图所示。而厚度较小的结终端处的二维电子气的耗尽程度较小，如图2b B-B’处的能带示意图所示，相比较于图A-A’位置处的能带图，费米能级上移，费米能级更接近于GaN导带底部，因此此处的二维电子气浓度更大。从厚度最小的结终端处到厚度最大的结终端处，其下的二维电子气浓度逐渐减小。结终端厚度最大处，即栅极靠近漏极处的二维电子气耗尽程度最大，故结终端对此处电场峰值的降低作用最为明显。同时，随着结终端厚度的减小，对二维电子气耗尽的作用减小，既保持了低的沟道导通电阻，又满足了调制电场强度的要求。
本实施例中HEMT的制造方法具体为：首先提供一基片，在基片上依次生长成核层、缓冲层、GaN沟道层、AlGaN势垒层，并在势垒层上形成源极和漏极、以及位于源极和漏极之间的栅极，最后在势垒层上形成AlGaN结终端结构。
下面着重叙述该结终端结构的制造方法。
首先在AlGaN势垒层上沉积一层AlGaN结终端层；
在结终端层上使用光刻胶做光刻工艺，使用特殊设计的掩膜版对结终端区域进行光刻，此掩膜版通过调整遮光点阵的疏密程度，形成结终端从栅极到远离栅极逐步增加曝光度的掩膜设计，显影后形成厚度从栅极向漏极方向递减的光刻胶层，如图3所示；
然后进行干法刻蚀工艺对光刻区域进行刻蚀，通过优化光刻胶和AlGaN结终端层的刻蚀选择比(如1:1)，在势垒层上形成符合要求的具有斜面区域的直线型结终端结构，如图1所示。再形成器件的栅极、源极和漏极，最后还可增加一层钝化层，钝化层可以是氮化硅、氧化铝、氧化铪等。钝化后的HEMT可以降低器件的表面态密度，抑制HEMT的电流崩塌效应。
本实施方式中的结终端结构也可以是成分由结终端和势垒层界面处向结终端表面呈梯度渐变的AlGaN(Al含量在结终端和势垒层界面处最大，但小于势垒层中Al含量)、n型GaN或p型GaN等。
在本实施方式中，势垒层16也可以为InAlN，对应的结终端结构可以是InAlN(In含量大于势垒层中In含量)、成分由结终端和势垒层界面处向结终端表面呈梯度逐渐增加的InAlN(结终端中的In含量始终大于势垒层中In含量)、n型GaN、或p型GaN等。
实施例二
参图4所示为本发明第二实施例中具有阶梯状结终端结构的HEMT的结构示意图。
本实施方式中结终端结构19为阶梯状结构，其余与第一实施例相同。该结终端可以是AlGaN，其中的Al含量小于势垒层中的Al含量。该结终端结构与第一实施例中所起的作用相同，其对势垒层AlGaN和沟道层GaN界面处二维电子气的耗尽也是渐变的，从而对电场的调制也是渐变的。
本实施方式中的结终端结构也可以是成分由结终端和势垒层界面处向结终端表面呈梯度渐变的AlGaN(Al含量在结终端和势垒层界面处最大，但小于势垒层中Al含量)、n型GaN或p型GaN等。
在本实施方式中，势垒层16也可以为InAlN，对应的结终端结构可以是InAlN(In含量大于势垒层中In含量)、成分由结终端和势垒层界面处向结终端表面呈梯度逐渐增加的InAlN(结终端中的In含量始终大于势垒层中In含量)、n型GaN、或p型GaN等。
该结终端结构在制备方法上较第一实施例中厚度平滑变化的结构更为简单。实施例二中结终端结构的制备方法如图5所示，先在势垒层16上沉积一层AlGaN结终端层19；
然后在结终端层上使用光刻胶21做光刻工艺，在曝光时，通过调整光刻掩膜版上遮光点阵的疏密程度，使其透过的光从靠近结终端栅极处向漏极处递减，从而使光刻胶的曝光程度递减，在经过显影后，光刻胶形成阶梯状结构；
然后进行干法刻蚀工艺对光刻区域进行刻蚀，通过优化光刻胶和AlGaN结终端层的刻蚀选择比(如1:1)，在势垒层上形成符合要求的具有阶梯状的结终端结构。再形成器件的栅极、源极和漏极，最后还可增加一层钝化层。
与第一实施例中厚度连续变化的结终端相比，本实施例中光刻掩膜版对分辨率的要求低，因此更容易设计。
参图6a、6b所示为本发明第二实施例中具有阶梯状结终端结构的HEMT的另一种制备方法流程图。
本实施例中通过多次光刻来完成，首先在结终端层19上涂光刻胶21，然后经过曝光、显影后再经过刻蚀，去除部分GaN结终端层，使其形成图6a所示的结构。重复以上过程，并减小曝光窗口的宽度，形成图6b的结构。重复以上过程，形成图4所示的具有阶梯状结终端结构的HEMT器件。
实施例三
参图7所示为本发明第三实施例中具有曲线型结终端结构的HEMT的结构示意图。
与第一实施例相比，本实施例的不同之处在于结终端为上凸曲线形状的结终端结构。曲线型结终端可以通过调整曲线的曲率来调整电场分布，相比直线型结终端通过倾斜角度来优化电场分布，增加了优化电场分布的方法，可以更好的改善器件特性。
在制造方法上与第一实施例类似，通过设计掩膜版上的遮光点阵疏密程度，先形成上凸曲线的光刻胶，然后通过刻蚀，形成上凸曲线形状的结终端结构。
实施例四
参图8所示为本发明第四实施例中具有曲线型结终端结构的HEMT的结构示意图。
与第三实施例相比，本实施例的不同之处在于结终端为下凹曲线形状的结终端结构。该曲线型结终端可以通过调整曲线的曲率来调整电场分布，相比直线型结终端通过倾斜角度来优化电场分布，增加了优化电场分布的方法，可以更好的改善器件特性。
在制造方法上与第三实施例类似，通过设计掩膜版上的遮光点阵疏密程度，先形成下凹曲线的光刻胶，然后通过刻蚀，形成下凹曲线形状的结终端结构。
实施例五
参图9所示为本发明第五实施例中具有栅极金属场板和结终端结构的HEMT的结构示意图。
与第一实施例相比，本实施例在结终端结构19之上引入了栅极金属场板21。该栅极金属场板的材料可以与栅极金属相同，也可以是其他与栅极形成欧姆接触的金属。在结终端结构和栅极金属场板的共同作用下，该结构可以更进一步地抑制栅极靠近漏极端的电场尖峰，从而提高器件的击穿电压。且该结构中，栅极金属场板下没有绝缘介质层，结构简单，容易实现。
实施例六
参图10所示为本发明第六实施例中具有源极金属场板和结终端结构的HEMT的结构示意图。
与第一实施例相比，本实施例在结终端结构19之上引入了源极金属场板22。在该结构中，源极与结终端结构通过具有空气桥的源极金属场板相连接，形成源极金属场板。该源极金属场板的材料可以与源极金属相同，也可以是其他与源极形成欧姆接触的金属。在结终端和源极金属场板的共同作用下，该结构可以更进一步地抑制栅极靠近漏极端的电场尖峰，从而提高器件的击穿电压。
进一步地，本实施方式中源极金属场板22下方还可以全部或部分形成绝缘介质层，源极金属场板形成介质桥或介质桥与空气桥的组合，同样可以抑制栅极靠近漏极端的电场尖峰，提高器件的击穿电压。
实施例七
参图11所示为本发明第七实施例中具有直线型结终端结构的HEMT的结构示意图。
与第一实施例相比，本实施例的不同之处在于栅极18之下形成沟槽，栅极金属沉积在沟槽中，同时形成栅极金属结终端结构。当栅极下的二维电子气耗尽时可以获得增强型器件，栅结终端结构可以进一步降低栅极边缘的电场峰值，使器件的耐压能力增强。
同样地，在实施例二、实施例三、实施例四、实施例五、实施例六、实施例七中均可增加栅极凹槽，在此不一一列出。
以上虽然通过一些示例性的实施例对本发明的结终端结构及其在GaN基功率半导体器件中的应用与制造方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化。如结终端结构并不限于上述实施例中的直线型、曲线型和阶梯状三种情况，其他形状或结构的结终端结构同样属于本发明所保护的范围；相应地，其制造方法中结终端结构的制备并不限于上述实施例中的疏密点阵光刻、多次光刻的方法，其他能够制备本发明中结终端结构的方法均属于本发明所保护的范围。
综上所述，与现有技术相比本发明具有以下优点：
由于结终端结构和其下势垒层之间的晶格常数差异引起的压电效应，使得势垒层与沟道层界面处的二维电子气被部分耗尽；
结终端结构可以有效改善势垒层的电场分布，提升器件的击穿电压。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (14)

1.一种功率半导体器件，其特征在于，所述功率半导体器件包括：
基片；
位于所述基片上的成核层；
位于所述成核层上的缓冲层；
位于所述缓冲层上的沟道层；
位于所述沟道层上的势垒层；
位于所述势垒层上的源极和漏极，以及位于所述势垒层上源极和漏极之间的栅极；
位于所述势垒层上的结终端结构，所述结终端结构从栅极靠近漏极一侧的边缘处向漏极方向延伸，所述结终端结构的晶格常数大于势垒层的晶格常数。
2.根据权利要求1所述的功率半导体器件，其特征在于，所述结终端结构的厚度从栅极向漏极方向递减。
3.根据权利要求2所述的功率半导体器件，其特征在于，所述结终端结构为直线型结终端结构、曲线型结终端结构或阶梯状结终端结构。
4.根据权利要求1所述的功率半导体器件，其特征在于，所述势垒层材料为AlGaN，所述结终端结构材料为AlGaN、Al含量渐变的AlGaN、n型GaN或p型GaN。
5.根据权利要求1所述的功率半导体器件，其特征在于，所述势垒层材料为InAlN，所述结终端结构材料为InAlN、In含量渐变的InAlN、n型GaN或p型GaN。
6.根据权利要求1所述的功率半导体器件，其特征在于，所述栅极下方的势垒层中形成有栅极沟槽，栅极沟槽内沉积有栅极金属。
7.根据权利要求1所述的功率半导体器件，其特征在于，所述栅极和结终端结构上全部或部分形成有栅极金属场板，栅极和结终端结构通过栅极金属场板相连接。
8.根据权利要求1所述的功率半导体器件，其特征在于，所述源极和结终端结构上全部或部分形成有源极金属场板，源极和结终端结构通过源极金属场板相连接，源极金属场板下方形成有空气桥和/或介质桥。
9.一种如权利要求1所述的功率半导体器件的制造方法，其特征在于，所述方法包括：
S1、提供一基片；
S2、在所述基片上形成成核层；
S3、在所述成核层上形成缓冲层；
S4、在所述缓冲层上形成沟道层；
S5、在所述沟道层上形成势垒层；
S6、在所述势垒层上形成结终端结构，所述结终端结构的晶格常数大于势垒层的晶格常数；
S7、在所述势垒层上形成源极和漏极，在所述势垒层上源极和漏极之间形成栅极。
10.根据权利要求9所述的方法，其特征在于，所述步骤S6中的结终端结构通过金属有机物化学气相沉积、溅射工艺、蒸发工艺、或化学涂布工艺形成。
11.根据权利要求9所述的方法，其特征在于，所述步骤S6具体为：
在势垒层上沉积结终端层，并在结终端层上形成光刻胶层；
使用具有疏密点阵的掩膜版对结终端层上的光刻胶层进行光刻并显影，然后进行干法刻蚀，去除部分结终端层，形成结终端结构。
12.根据权利要求11所述的方法，其特征在于，所述掩膜版从栅极向漏极方向曝光度逐渐增加。
13.根据权利要求9所述的方法，其特征在于，所述步骤S6具体为：
在势垒层上沉积结终端层，并在结终端层上形成光刻胶层；
使用掩膜版对结终端层上的光刻胶层进行光刻并显影，然后进行干法刻蚀，去除部分结终端层；
减小曝光窗口的宽度，重复上述步骤直至形成结终端结构。
14.根据权利要求9所述的方法，其特征在于，所述结终端结构为直线型结终端结构、曲线型结终端结构、或阶梯状结终端结构。
CN201410521547.6A 2014-09-30 2014-09-30 功率半导体器件及其制造方法 Active CN104377241B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410521547.6A CN104377241B (zh) 2014-09-30 2014-09-30 功率半导体器件及其制造方法
JP2017510357A JP6333469B2 (ja) 2014-09-30 2015-04-21 パワー半導体デバイス及びその製造方法
PCT/CN2015/077097 WO2016050058A1 (zh) 2014-09-30 2015-04-21 功率半导体器件及其制造方法
US15/473,572 US10103219B2 (en) 2014-09-30 2017-03-29 Power semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410521547.6A CN104377241B (zh) 2014-09-30 2014-09-30 功率半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN104377241A true CN104377241A (zh) 2015-02-25
CN104377241B CN104377241B (zh) 2017-05-03

Family

ID=52556026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410521547.6A Active CN104377241B (zh) 2014-09-30 2014-09-30 功率半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10103219B2 (zh)
JP (1) JP6333469B2 (zh)
CN (1) CN104377241B (zh)
WO (1) WO2016050058A1 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016041321A1 (zh) * 2014-09-19 2016-03-24 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
WO2016050058A1 (zh) * 2014-09-30 2016-04-07 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN106298906A (zh) * 2016-05-24 2017-01-04 苏州捷芯威半导体有限公司 一种功率半导体器件及其制造方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管
CN106876458A (zh) * 2017-01-11 2017-06-20 西安电子科技大学 一种槽栅增强型AlGaN/GaN异质结场效应晶体管
CN106876457A (zh) * 2017-01-11 2017-06-20 西安电子科技大学 一种槽栅增强型MIS结构AlGaN/GaN异质结场效应晶体管
WO2018157523A1 (zh) * 2017-03-03 2018-09-07 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN110112214A (zh) * 2019-04-25 2019-08-09 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN110137253A (zh) * 2019-04-25 2019-08-16 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件
CN110660843A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压p沟道HEMT器件
CN111739934A (zh) * 2020-07-31 2020-10-02 电子科技大学 一种具有结型场板的氮化镓高电子迁移率晶体管
CN112670341A (zh) * 2020-12-23 2021-04-16 广东省科学院半导体研究所 增强型功率半导体器件结构及其制备方法
CN112864243A (zh) * 2021-01-12 2021-05-28 电子科技大学 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN113594236A (zh) * 2021-07-28 2021-11-02 西安电子科技大学 一种提高抗单粒子烧毁能力的增强型氮化镓高电子迁移率晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332498B (zh) * 2014-09-01 2018-01-05 苏州捷芯威半导体有限公司 一种斜场板功率器件及斜场板功率器件的制备方法
US10134596B1 (en) * 2017-11-21 2018-11-20 Texas Instruments Incorporated Recessed solid state apparatuses
US10424659B1 (en) * 2018-05-08 2019-09-24 Vanguard International Semiconductor Corporation High electron mobility transistor
CN110648914B (zh) * 2019-09-05 2023-04-11 西交利物浦大学 一种提升氮化镓晶体管击穿电压的方法
CN114747018A (zh) * 2019-12-03 2022-07-12 剑桥电子有限公司 具有改进的漏极接近区域的iii族氮化物晶体管
CN113224154B (zh) * 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN112470289B (zh) * 2020-10-28 2023-07-21 英诺赛科(苏州)科技有限公司 半导体装置和其制造方法
CN113284940B (zh) * 2021-05-13 2023-03-14 乐山无线电股份有限公司 一种电力电子用半导体器件及其制作方法
CN113809155A (zh) * 2021-08-25 2021-12-17 西安电子科技大学 一种带有终端结构的GaN基射频器件及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000682A (zh) * 2011-09-12 2013-03-27 株式会社东芝 氮化物半导体器件
US20130175544A1 (en) * 2010-11-10 2013-07-11 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same
WO2013176904A1 (en) * 2012-05-23 2013-11-28 Hrl Laboratories, Llc Hemt device and method of manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183551A (ja) * 2003-12-17 2005-07-07 Nec Corp 半導体装置、電界効果トランジスタおよび電界効果トランジスタの製造方法
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
JP2013074070A (ja) * 2011-09-27 2013-04-22 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
KR101843192B1 (ko) * 2011-09-30 2018-03-29 삼성전기주식회사 질화물 반도체 소자 및 그 제조방법
US8921893B2 (en) * 2011-12-01 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit structure having islands between source and drain
JP5899879B2 (ja) * 2011-12-05 2016-04-06 富士通セミコンダクター株式会社 化合物半導体装置及びその製造方法
JP2013229486A (ja) * 2012-04-26 2013-11-07 Mitsubishi Electric Corp ヘテロ接合電界効果トランジスタ及びその製造方法
KR101922122B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 노멀리 오프 고전자이동도 트랜지스터
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
CN103794643B (zh) * 2014-01-22 2016-03-02 西安电子科技大学 一种基于槽栅高压器件及其制作方法
CN104377241B (zh) * 2014-09-30 2017-05-03 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175544A1 (en) * 2010-11-10 2013-07-11 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing semiconductor device
CN103000682A (zh) * 2011-09-12 2013-03-27 株式会社东芝 氮化物半导体器件
WO2013109884A1 (en) * 2012-01-18 2013-07-25 Iqe Kc, Llc Iiii -n- based double heterostructure field effect transistor and method of forming the same
WO2013176904A1 (en) * 2012-05-23 2013-11-28 Hrl Laboratories, Llc Hemt device and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
何杰，夏建白主编: "《半导体科学与技术》", 30 September 2007, 科学出版社 *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016041321A1 (zh) * 2014-09-19 2016-03-24 苏州捷芯威半导体有限公司 一种高电子迁移率晶体管
WO2016050058A1 (zh) * 2014-09-30 2016-04-07 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105895685B (zh) * 2015-12-25 2019-01-01 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105895685A (zh) * 2015-12-25 2016-08-24 苏州捷芯威半导体有限公司 功率半导体器件及其制造方法
CN105895686A (zh) * 2016-01-21 2016-08-24 苏州能讯高能半导体有限公司 高电子迁移率晶体管器件及其制造方法
CN106298906A (zh) * 2016-05-24 2017-01-04 苏州捷芯威半导体有限公司 一种功率半导体器件及其制造方法
CN106783961A (zh) * 2017-01-11 2017-05-31 西安电子科技大学 一种具有部分P型GaN帽层的AlGaN/GaN异质结场效应晶体管
CN106876458A (zh) * 2017-01-11 2017-06-20 西安电子科技大学 一种槽栅增强型AlGaN/GaN异质结场效应晶体管
CN106876457A (zh) * 2017-01-11 2017-06-20 西安电子科技大学 一种槽栅增强型MIS结构AlGaN/GaN异质结场效应晶体管
CN106876457B (zh) * 2017-01-11 2020-08-21 西安电子科技大学 一种槽栅增强型MIS结构AlGaN/GaN异质结场效应晶体管
CN106876458B (zh) * 2017-01-11 2020-08-21 西安电子科技大学 一种槽栅增强型AlGaN/GaN异质结场效应晶体管
WO2018157523A1 (zh) * 2017-03-03 2018-09-07 上海新傲科技股份有限公司 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
US11158702B2 (en) 2017-03-03 2021-10-26 Shanghai Simgui Technology Co., Ltd. Gallium nitride high electron mobility transistor having high breakdown voltage and formation method therefor
CN110112214A (zh) * 2019-04-25 2019-08-09 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN110137253A (zh) * 2019-04-25 2019-08-16 芜湖启迪半导体有限公司 一种耐高压的hemt器件及制备方法
CN110660851A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压n沟道HEMT器件
CN110660843A (zh) * 2019-10-08 2020-01-07 电子科技大学 一种高压p沟道HEMT器件
WO2021189923A1 (zh) * 2020-03-21 2021-09-30 中山市华南理工大学现代产业技术研究院 具有多金属栅结构的hemt器件及其制备方法
CN111739934A (zh) * 2020-07-31 2020-10-02 电子科技大学 一种具有结型场板的氮化镓高电子迁移率晶体管
CN113178485A (zh) * 2020-10-22 2021-07-27 西南交通大学 一种P型槽栅结合极化层结构的GaN HEMT器件
CN112670341A (zh) * 2020-12-23 2021-04-16 广东省科学院半导体研究所 增强型功率半导体器件结构及其制备方法
CN112670341B (zh) * 2020-12-23 2023-08-15 广东省科学院半导体研究所 增强型功率半导体器件结构及其制备方法
CN112864243A (zh) * 2021-01-12 2021-05-28 电子科技大学 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN112864243B (zh) * 2021-01-12 2022-06-24 电子科技大学 一种具有钝化层渐变氟离子终端的GaN HMET器件
CN113594236A (zh) * 2021-07-28 2021-11-02 西安电子科技大学 一种提高抗单粒子烧毁能力的增强型氮化镓高电子迁移率晶体管
CN113594236B (zh) * 2021-07-28 2024-04-26 西安电子科技大学 一种提高抗单粒子烧毁能力的增强型氮化镓高电子迁移率晶体管

Also Published As

Publication number Publication date
US20170207300A1 (en) 2017-07-20
US10103219B2 (en) 2018-10-16
CN104377241B (zh) 2017-05-03
JP2017529697A (ja) 2017-10-05
JP6333469B2 (ja) 2018-05-30
WO2016050058A1 (zh) 2016-04-07

Similar Documents

Publication Publication Date Title
CN104377241A (zh) 功率半导体器件及其制造方法
US10026834B2 (en) Method of manufacturing enhanced device and enhanced device
CN104332498B (zh) 一种斜场板功率器件及斜场板功率器件的制备方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
WO2018103606A1 (zh) 一种具有高线性度的GaN鳍式高电子迁移率晶体管及其制造方法
WO2016141762A1 (zh) Iii族氮化物增强型hemt及其制备方法
CN104269434A (zh) 一种高电子迁移率晶体管
CN105895685B (zh) 功率半导体器件及其制造方法
CN106298906A (zh) 一种功率半导体器件及其制造方法
CN108054208A (zh) 横向型氮化镓基场效应晶体管及其制作方法
CN102315124A (zh) 一种双凹槽场板结构氮化物高电子迁移率晶体管制造方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
WO2020181548A1 (zh) GaN基超结型垂直功率晶体管及其制作方法
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
CN117253917A (zh) 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN110504316B (zh) 具有分割子器件的GaN高电子迁移率晶体管及制造方法
CN111509042A (zh) 一种MIS结构GaN高电子迁移率晶体管及其制备方法
JP2010287594A (ja) 電界効果トランジスタ
CN107706238A (zh) Hemt器件及其制造方法
CN212085010U (zh) 半导体结构
CN114784088A (zh) 一种结条氮化镓基高电子迁移率晶体管
CN109285881A (zh) 高电子迁移率晶体管
CN109817711B (zh) 具有AlGaN/GaN异质结的氮化镓横向晶体管及其制作方法
CN208368511U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant