CN114784088A - 一种结条氮化镓基高电子迁移率晶体管 - Google Patents

一种结条氮化镓基高电子迁移率晶体管 Download PDF

Info

Publication number
CN114784088A
CN114784088A CN202210382319.XA CN202210382319A CN114784088A CN 114784088 A CN114784088 A CN 114784088A CN 202210382319 A CN202210382319 A CN 202210382319A CN 114784088 A CN114784088 A CN 114784088A
Authority
CN
China
Prior art keywords
barrier layer
drain
algan
gan
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210382319.XA
Other languages
English (en)
Inventor
李国强
罗玲
邢志恒
吴能滔
李善杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202210382319.XA priority Critical patent/CN114784088A/zh
Publication of CN114784088A publication Critical patent/CN114784088A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种结条氮化镓基高电子迁移率晶体管,该晶体管的结构包括衬底、缓冲层、GaN沟道层、AlGaN势垒层、源极、栅极、漏极、钝化层和至少一个P型掺杂AlGaN条。本发明在栅极与漏极之间的非故意掺杂AlGaN势垒层上表面生长P型掺杂AlGaN条,纵向形成的PN结条在器件关态下承受了一部分栅极与漏极之间的电压,降低了栅极靠近漏极一侧的强电场峰值,重新分布了栅极与漏极之间的电场,有效的提升了器件的击穿电压。

Description

一种结条氮化镓基高电子迁移率晶体管
技术领域
本发明属于半导体器件技术领域,尤其涉及一种结条氮化镓基高电子迁移率晶体管。
背景技术
随着微波射频技术的进一步的发展,面对高温、高耐压、抗辐射、大功率、高效率、超带宽等工作条件的提出,已有的Si基、GaAs基功率器件已不能满足相应的性能要求,为了适应对未来微功率器件的发展需要,从二十世纪九十年代开始,微波功率器件的研究重心开始转向宽禁带半导体材料器件。
第三代半导体氮化镓具有禁带宽度大、击穿电压高、极化效应显著等特性,因此以AlGaN/GaN HEMT为代表的GaN基高电子迁移率晶体管器件具有高的电子浓度、高的电子迁移率和高的击穿电压(高达3.4MV/cm),使得AlGaN/GaN HEMT器件特别适用于高场条件下的高频大功率应用。
一般结构的氮化镓基高电子迁移率晶体管是一种横向器件,在关态状态下,漏极施加高电压,由于栅漏间沟道处的二维电子气处于未完全耗尽的状态,电场会聚集在栅极靠近漏极一侧的边缘附近,形成一个强的电场峰值。电场峰值随着栅漏电压的增加而增加,直至高于氮化镓的临界击穿电压,器件发生雪崩击穿而失效。此外,一般结构的栅极肖特基接触在栅极施加反向电压时存在较大的泄漏电流,较大的泄漏电流会加速器件的击穿。此时器件的击穿电压定义为漏极和栅极之间电场强度的积分。由于栅极靠近漏极一侧边缘的强电场峰值的存在,使得器件的实际击穿电压远低于其理论击穿电压,GaN材料的高临界击穿电场的优势得不到充分的发挥,因此一般结构的高电子迁移率晶体管在高压方面的应用受到限制。
为了解决上述难题,科研人员提出了诸如场板结构(如栅场板、源场板、漏场板、复合场板等)、缓冲层掺杂、AlGaN背势垒层等技术来提高器件的耐压性能。例如,相关技术公开报道了不同场板结构和栅漏间距与关态击穿电压、开态电阻、射频性能的联系,场板的扩展有利于降低器件栅极靠漏极一侧的强电场峰值,有效的提高器件的关态击穿电压。然而,由于场板的扩展增加了栅极与漏极之间的附加电容,明显削弱了频率响应和功率增益效率性能,使得器件的频率特性和开关特性退化。
缓冲层掺杂技术是通过掺杂Fe、C等深能级受主杂质,深能级缺陷捕获缓冲层的自由电子为减小缓冲层的泄漏电流,使器件的耐压得到提高。然而,缓冲层掺杂Fe、C的深能级陷阱会引入虚栅效应,导致器件出现电流崩塌,极大的影响器件的输出特性。
AlGaN背势垒层技术通过在缓冲层与GaN沟道层间生长AlGaN背势垒层,利用AlGaN背势垒层较大的势垒高度来增加沟道二维电子气的限域性,减小沟道电子泄漏到缓冲层的泄漏电流,提高器件的击穿电压。然而,该技术因异质生长AlGaN背势垒层而额外引入缺陷,降低沟道中的二维电子气浓度,增大器件的导通电阻。
综上所述,以上技术在提高氮化镓基高电子迁移率晶体管的耐压性能的同时会带来各种问题,如何提高器件的耐压性和反向栅漏电而又不对其他性能产生影响成为高频大功率应用GaN HEMT器件中亟待解决的问题。
发明内容
本发明旨在至少解决上述现有技术中存在的技术问题之一。为此,本发明提出一种结条氮化镓基高电子迁移率晶体管,其克服GaN HEMT器件的耐压能力不足、无法发挥GaN材料的临界高击穿电场和栅极肖特基接触在反偏下器件的泄漏电流的问题,能够提高器件的击穿电压,增大器件的反向耐压的同时降低了器件关态下的栅极泄漏电流。
本发明采取的技术方案为,提出了一种结条氮化镓基高电子迁移率晶体管,其结构包括衬底、缓冲层、GaN沟道层、AlGaN势垒层、源极、栅极、漏极、钝化层和至少一个P型掺杂AlGaN条;所述衬底、缓冲层、GaN沟道层、AlGaN势垒层自下而上依次层叠;所述源极、栅极、漏极分别设置于所述AlGaN势垒层上表面;所述源极与所述漏极均与所述AlGaN势垒层上表面形成欧姆接触,所述栅极与所述AlGaN势垒层上表面形成肖特基接触;所述P型掺杂AlGaN条与所述栅极和所述漏极之间的部分所述AlGaN势垒层的边缘至少部分互不接触;所述源极与所述栅极之间和所述漏极与所述栅极之间均覆盖有所述钝化层。
本发明中,在栅极与漏极之间的部分AlGaN势垒层生长P型掺杂AlGaN条,P型掺杂AlGaN条与部分AlGaN势垒层形成PN结条,该纵向PN结条在器件关态下承受了一部分栅极与漏极之间的电压,降低了栅极靠近漏极一侧的强电场峰值,重新分布了栅极与漏极之间的电场,有效的提升了器件的击穿电压。
在本发明的一些实施方式中,所述至少一个P型掺杂AlGaN条的总长度小于所述栅极和所述漏极之间的距离。
在本发明的一些优选的实施方式中,所述P型掺杂AlGaN条的高度小于所述AlGaN势垒层的高度。
在本发明的一些更优选的实施方式中,所述P型掺杂AlGaN条位于所述栅极和所述漏极之间的部分所述AlGaN势垒层的上表面、部分嵌入所述栅极和所述漏极之间的部分所述AlGaN势垒层、完全嵌入所述栅极和所述漏极之间的部分所述AlGaN势垒层。
在本发明的一些更优选的实施方式中,所述P型掺杂AlGaN条的掺杂浓度为1017~1019cm-3
在本发明的一些更优选的实施方式中,所述AlGaN势垒层为非故意掺杂半导体,自然条件下引入所述非故意掺杂AlGaN势垒层中的电子浓度为1014~1016cm-3
在本发明的一些更优选的实施方式中,所述衬底的材料选自Si、SiC、GaN、蓝宝石和金刚石中的任意一种。
在本发明的一些更优选的实施方式中,所述缓冲层的材料为超晶格AlGaN、渐变组分AlxGa1-xN、GaN中的任意一种。
在本发明的一些更优选的实施方式中,所述源极与所述漏极的金属堆材料为Ti/Al/Ni(Mo)/Au。
在本发明的一些更优选的实施方式中,所述栅极材料选自为Ni/Au。
在本发明的一些更优选的实施方式中,所述钝化层的材料选自原位Si3N4、SiO2、Al2O3、GaO、MgO和AlN中的任意一种或几种形成的复合材料。
本发明的有益效果为:
1.本发明在栅极与漏极之间的非故意掺杂AlGaN势垒层上表面生长P型掺杂AlGaN条,纵向形成的PN结条在器件关态下承受了一部分栅极与漏极之间的电压,降低了栅极靠近漏极一侧的强电场峰值,重新分布了栅极与漏极之间的电场,有效的提升了器件的击穿电压。
2.本发明结条氮化镓基高电子迁移率晶体管中的结条结构充分利用了非故意掺杂AlGaN势垒层具有弱n型掺杂的特性,增大器件的反向耐压的同时降低了器件关态下的栅极泄漏电流。
3.本发明的结条氮化镓基高电子迁移率晶体管也避免了场板技术引入的米勒电容效应,保证了器件的频率特性和开关特性。
附图说明
下面结合附图和实施例对本发明做进一步的说明,其中:
图1为本发明实施例1结条氮化镓基高电子迁移率晶体管的截面图。
图2为本发明对比例1氮化镓基高电子迁移率晶体管的截面图。
图3为本发明实施例1与对比例1氮化镓基高电子迁移率晶体管的击穿特性。
图4为本发明实施例1与对比例1氮化镓基高电子迁移率晶体管的沟道电场分布图。
图5为本发明实施例2氮化镓基高电子迁移率晶体管的截面图。
图6为本发明实施例3氮化镓基高电子迁移率晶体管的截面图。
图7为本发明实施例4氮化镓基高电子迁移率晶体管的截面图。
具体实施方式
以下将结合实施例对本发明的构思及产生的技术效果进行清楚、完整地描述,以充分地理解本发明的目的、特征和效果。显然,所描述的实施例只是本发明的一部分实施例,而不是全部实施例,基于本发明的实施例,本领域的技术人员在不付出创造性劳动的前提下所获得的其他实施例,均属于本发明保护的范围。
除非特殊说明,以下实施例所述晶体管的制备方法属于本领域的常规方法。
实施例1
本实施例提供一种结条氮化镓基高电子迁移率晶体管,其结构示意图如图1所示,其结构包括衬底101、缓冲层102、GaN沟道层103、AlGaN势垒层104、源极105、栅极106、漏极107、钝化层108和P型掺杂AlGaN条109;所述衬底101、缓冲层102、GaN沟道层103、AlGaN势垒层104自下而上依次层叠;所述源极105、栅极106、漏极107分别设置于所述AlGaN势垒层104上表面;所述源极105与所述漏极107均与所述AlGaN势垒层104上表面形成欧姆接触,所述栅极106与所述AlGaN势垒层104上表面形成肖特基接触;所述P型掺杂AlGaN条109位于所述栅极106和所述漏极107之间的部分所述AlGaN势垒层104的上表面;所述源极105与所述栅极106之间和所述漏极107与所述栅极106之间均覆盖有所述钝化层108。
所述P型掺杂AlGaN条109与所述漏极107之间的部分所述AlGaN势垒层104形成PN结条。
对比例1
本对比例提供一种一般结构氮化镓基高电子迁移率晶体管,与实施例1的区别在于不具备P型掺杂AlGaN条,其结构示意图如图2所示,其自下而上依次包括:衬底101、缓冲层102、GaN沟道层103、AlGaN势垒层104以及AlGaN势垒层104之上的源极105、栅极106、漏极107,所述源极105和漏极107均与AlGaN势垒层104上表面形成良好的欧姆接触,所述栅极106与AlGaN势垒层104上表面形成肖特基接触,所述AlGaN势垒层104上表面除源极105、栅极106和漏极107处生长有钝化层108。
实施例1和对比例1的氮化镓基高电子迁移率晶体管器件的仿真参数如表1所示:
表1
器件参数 对比例1 实施例1
P型掺杂AlGaN条浓度 -- 10<sup>18</sup>cm<sup>-3</sup>
P型掺杂AlGaN条高度 -- 50nm
P型掺杂AlGaN条长度 -- 3um
栅源间距 9um 9um
栅漏间距 22um 22um
栅长 3um 3um
钝化层高度 100nm 100nm
AlGaN势垒层Al组分 0.23 0.23
AlGaN势垒层掺杂浓度 10<sup>16</sup>cm<sup>-3</sup> 10<sup>16</sup>cm<sup>-3</sup>
AlGaN势垒层高度 25nm 25nm
GaN沟道层高度 10nm 10nm
缓冲层高度 200nm 200nm
击穿电压(@I<sub>DS</sub>=1uA/mm) 234V 437V
关态泄漏电流(@V<sub>g</sub>=-15V) 2.1uA 0.034uA
图3、图4分别为实施例1与对比例1氮化镓基高电子迁移率晶体管的击穿特性与沟道电场分布图。
从图3可看出,对比例1中一般结构HEMT器件的击穿电压较低,为234V(@IDS=1uA/mm),且关态泄漏电流较大;而本发明实施例1的击穿电压可高达437V(@IDS=1uA/mm),相比对比例1的一般结构HEMT器件的击穿电压提升87%,同时关态泄漏电流较小,降低两个数量级。
从图4可看出,本发明实施例1可有效的降低栅极靠漏极一侧的强电场峰值,重新分布沟道电场,达到提高器件耐压的能力。
实施例2
如图5所示,本实施例提供了一种结条氮化镓基高电子迁移率晶体管,与实施例1的区别在于P型掺杂AlGaN条109在栅极106与漏极107之间的非故意掺杂AlGaN势垒层104上表面生长了3个,3个所述P型掺杂AlGaN条109与所述非故意掺杂AlGaN势垒层104形成多个PN结条,多个结条的总长度不超过所述栅极106与所述漏极107之间的距离。
实施例3
如图6所示,本实施例提供了一种结条氮化镓基高电子迁移率晶体管,与实施例1的区别在于P型掺杂AlGaN条109部分嵌入栅极106与漏极107之间的非故意掺杂AlGaN势垒层104中,所述P型掺杂AlGaN条109嵌入所述栅极106与所述漏极107之间的所述非故意掺杂AlGaN势垒层104的深度小于所述P型掺杂AlGaN条109的高度。
实施例4
如图7所示,本实施例提供了一种结条氮化镓基高电子迁移率晶体管,与实施例1的区别在于P型掺杂AlGaN条109完全嵌入栅极106与漏极107之间的非故意掺杂AlGaN势垒层104中,嵌入的所述P型掺杂AlGaN条109不与所述GaN沟道层103接触。
上面对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。此外,在不冲突的情况下,本发明的实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种结条氮化镓基高电子迁移率晶体管,其特征在于:其结构包括衬底、缓冲层、GaN沟道层、AlGaN势垒层、源极、栅极、漏极、钝化层和至少一个P型掺杂AlGaN条;所述衬底、缓冲层、GaN沟道层、AlGaN势垒层自下而上依次层叠;所述源极、栅极、漏极分别设置于所述AlGaN势垒层上表面;所述源极与所述漏极均与所述AlGaN势垒层上表面形成欧姆接触,所述栅极与所述AlGaN势垒层上表面形成肖特基接触;所述P型掺杂AlGaN条与所述栅极和所述漏极之间的部分所述AlGaN势垒层的边缘至少部分互不接触;所述源极与所述栅极之间和所述漏极与所述栅极之间均覆盖有所述钝化层。
2.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述至少一个P型掺杂AlGaN条的总长度小于所述栅极和所述漏极之间的距离。
3.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述P型掺杂AlGaN条的高度小于所述AlGaN势垒层的高度。
4.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述P型掺杂AlGaN条位于所述栅极和所述漏极之间的部分所述AlGaN势垒层的上表面、部分嵌入所述栅极和所述漏极之间的部分所述AlGaN势垒层、完全嵌入所述栅极和所述漏极之间的部分所述AlGaN势垒层。
5.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述P型掺杂AlGaN条的掺杂浓度为1017~1019cm-3
6.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述AlGaN势垒层为非故意掺杂半导体,自然条件下引入所述非故意掺杂AlGaN势垒层中的电子浓度为1014~1016cm-3
7.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述缓冲层的材料为超晶格AlGaN、渐变组分AlxGa1-xN、GaN中的任意一种。
8.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述钝化层的材料选自原位Si3N4、SiO2、Al2O3、GaO、MgO和AlN中的任意一种或几种形成的复合材料。
9.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述衬底的材料选自Si、SiC、GaN、蓝宝石和金刚石中的任意一种。
10.根据权利要求1所述的结条氮化镓基高电子迁移率晶体管,其特征在于:所述源极与所述漏极的金属堆材料为Ti/Al/Ni(Mo)/Au。
CN202210382319.XA 2022-04-13 2022-04-13 一种结条氮化镓基高电子迁移率晶体管 Pending CN114784088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210382319.XA CN114784088A (zh) 2022-04-13 2022-04-13 一种结条氮化镓基高电子迁移率晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210382319.XA CN114784088A (zh) 2022-04-13 2022-04-13 一种结条氮化镓基高电子迁移率晶体管

Publications (1)

Publication Number Publication Date
CN114784088A true CN114784088A (zh) 2022-07-22

Family

ID=82429350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210382319.XA Pending CN114784088A (zh) 2022-04-13 2022-04-13 一种结条氮化镓基高电子迁移率晶体管

Country Status (1)

Country Link
CN (1) CN114784088A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954376A (zh) * 2023-03-06 2023-04-11 无锡先瞳半导体科技有限公司 p-GaN高电子迁移率晶体管及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954376A (zh) * 2023-03-06 2023-04-11 无锡先瞳半导体科技有限公司 p-GaN高电子迁移率晶体管及其制作方法
CN115954376B (zh) * 2023-03-06 2023-08-11 无锡先瞳半导体科技有限公司 p-GaN高电子迁移率晶体管及其制作方法

Similar Documents

Publication Publication Date Title
CN111739934B (zh) 一种具有结型场板的氮化镓高电子迁移率晶体管
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN104377241A (zh) 功率半导体器件及其制造方法
KR20190058668A (ko) 반도체 디바이스 및 반도체 디바이스를 설계하는 방법
CN111477690B (zh) 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN113113469B (zh) 一种高耐压双栅极横向hemt器件及其制备方法
CN108878524B (zh) 一种氮化镓基高电子迁移率晶体管
CN108598163A (zh) 一种GaN异质结纵向功率器件
US20230036698A1 (en) Reverse blocking gallium nitride high electron mobility transistor
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115799308A (zh) 氮化镓基高电子迁移率晶体管及生长工艺方法
CN114784088A (zh) 一种结条氮化镓基高电子迁移率晶体管
CN111477678A (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN115172452A (zh) 一种基于PN结的结型栅增强型GaN器件
CN113363319B (zh) 一种常关型氧化镓基mis-hfet器件
CN115425077A (zh) 一种内置RC回路的GaN HEMT功率器件
CN115172451A (zh) 一种基于PP异质结的结型栅增强型GaN器件
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
CN114843337A (zh) 双栅结构氮化镓高电子迁移率晶体管及其制作方法
CN202616234U (zh) 栅边缘凹槽型源场板结构高电子迁移率晶体管
CN107958930A (zh) 一种氮化鎵基异质结场效应晶体管结构
CN107958931A (zh) 一种氮化鎵基异质结耐击穿场效应晶体管结构
CN111682067B (zh) 一种具有横向耗尽区的高电子迁移率晶体管
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
CN219246685U (zh) 一种氮化镓基高电子迁移率晶体管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination