CN109285881A - 高电子迁移率晶体管 - Google Patents
高电子迁移率晶体管 Download PDFInfo
- Publication number
- CN109285881A CN109285881A CN201710636270.5A CN201710636270A CN109285881A CN 109285881 A CN109285881 A CN 109285881A CN 201710636270 A CN201710636270 A CN 201710636270A CN 109285881 A CN109285881 A CN 109285881A
- Authority
- CN
- China
- Prior art keywords
- layer
- barrier layer
- thickness
- channel layer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 139
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 60
- 238000005516 engineering process Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 38
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000004615 ingredient Substances 0.000 claims description 17
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005036 potential barrier Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000004411 aluminium Substances 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 40
- 230000004907 flux Effects 0.000 description 26
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 20
- 229910021529 ammonia Inorganic materials 0.000 description 20
- 239000001257 hydrogen Substances 0.000 description 20
- 229910052739 hydrogen Inorganic materials 0.000 description 20
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 17
- 229910052733 gallium Inorganic materials 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052738 indium Inorganic materials 0.000 description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910002704 AlGaN Inorganic materials 0.000 description 9
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005566 electron beam evaporation Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000001704 evaporation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000004151 rapid thermal annealing Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种高电子迁移率晶体管，主要解决现有技术的电流崩塌严重和源漏极欧姆接触电阻大的问题。该器件自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层与隔离势垒层之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层和主沟道层界面上分别形成有二维电子气2DEG。本发明可避免高场应力下的电流崩塌，降低源漏极欧姆接触电阻，可用作高温高频高可靠大功率器件。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件。具体地说是一种高电子迁移率晶体管HEMT，可用作高温高频高可靠大功率器件。
背景技术
作为宽禁带半导体材料的典型代表，GaN基材料具有禁带宽度大、电子饱和漂移速度高、击穿场强高和导热性能好等特点，可用于制作高温、高频及大功率电子器件。更重要的是，GaN基材料可以形成调制掺杂的AlGaN/GaN异质结构，该结构在室温下可以获得很高的电子迁移率，极高的峰值电子速度和饱和电子速度，并获得比第二代化合物半导体异质结构更高的二维电子气2DEG密度。因此，基于AlGaN/GaN异质结的高电子迁移率晶体管HEMT在大功率微波器件方面具有非常好的应用前景。同时，在雷达、通信、高温和抗辐射等应用系统和领域具有巨大的需求前景和应用潜力。
自1993年第一只AlGaN/GaN HEMT器件问世以来，AlGaN/GaN HEMT器件就得到了极大的重视和广泛的研究，并且成果丰富。但随着对高电子迁移率晶体管研究的深入，发现了其中的电流崩塌现象，这种现象被定义为：在一定条件下漏电流ID比预想值下降的现象。
自从电流崩塌现象被发现以来，人们就对它进行了深入的分析，并提出了一些合理的模型来解释电流崩塌现象，其中虚栅模型是目前普遍被接受的，也是最成熟、最有说服力的一种模型。1999年，Kohn等人在分析GaN基MODFET的高频频散现象时，就提出了栅、漏极之间形成虚栅，限制了沟道电流，从而减小了微波输出功率的虚栅模型，参考Kohn E，Daumiller I，Schmid P，et al，Large signal frequency dispersion ofAlGaN/GaNheterostructure field effect transistors，Electron Letters，1999，35(12)，p1022。但那时他们没有对该模型展开深入详细的讨论。直到2001年，Vetury等人用浮栅法研究AlGaN/GaN HEMT的表面态效应时，发现了器件表面存在大量的负电荷和表面势负偏的现象，并由此提出表面态俘获电子形成虚栅，最终导致高场应力下电流崩塌的虚栅模型。Vetury等人认为，由于AlGaN/GaN异质结结构存在比较强的极化作用，在异质结界面GaN一侧将得到浓度＞1013/cm2的二维电子气，根据电中性要求，器件表面必然会感应出大量的正电荷态，这些正电荷在器件工作过程中俘获电子。这就好比在栅漏电极之间存在另一个栅极，即所谓的虚栅。由于这些表面态能级的充放电时间通常很大，赶不上RF信号的频率，所以在RF信号下，虚栅会调制沟道电子的浓度，使器件输出电流减小，膝点电压增加，输出功率密度和功率附加效率减小，形成崩塌。参考文献Ramakrishna Vetury，Naiqain Q.Zhang，Stacia Keller，et al，The Impact of Surface States on the DC and RFCharacteristics of AlGaN/GaN HFETs，IEEE Transactions on electron devices，2001.3，48(3)，p560。
当前，能够有效地减小电流崩塌的方法主要有两种：器件表面钝化法和加帽层的方法。其中：
器件表面钝化的方法，是一种比较常用的方法。2000年，UCSB大学的Green等人在已完成电极的器件表面，用PECVD方法淀积一层厚为350nm的Si3N4薄膜作为钝化层。实验结果发现，经过Si3N4钝化的AlGaN/GaN HEMT的输出功率密度提高了一倍。之后，多个研究小组也先后证实了Si3N4钝化的方法可以有效地抑制电流崩塌。但这种方法工艺复杂，并且只是一定程度上减小电流崩塌，不能完全阻止表面态对主沟道中二维电子气的影响，高电场时二维电子气仍然会被表面态俘获，从而影响器件性能的稳定和可靠性。
加帽层的方法，是在AlGaN/GaN材料表面再外延一层较厚的GaN帽层，目的是用这个GaN帽层来隔离沟道和表面，减小表面对沟道中二维电子气的影响，进而起到减小电流崩塌的作用。但该方法的缺陷是：在高场应力下这个帽层本身含有的一些陷阱会对沟道中二维电子气有一定影响；而且这个帽层的引入会使得沟道中二维电子气密度减小，从而降低器件性能。
发明内容
本发明的目的在于克服上述已有技术的缺陷，从器件纵向结构的优化角度提出一种高电子迁移率晶体管，以避免电流崩塌，提高器件性能。
为实现上述目的，本发明采用的器件结构自下而上包括：衬底、成核层、主沟道层、势垒层、介质层；势垒层顶端两侧分别为源极和漏极，中间为栅极，其特征在于：势垒层上依次增加有辅沟道层、缓变势垒层、高势垒层、隔离沟道层和隔离势垒层；栅极位于势垒层与隔离势垒层之间的凹槽中，栅极的两侧及底部设有介质层。
所述的隔离势垒层与隔离沟道层界面上，缓变势垒层与辅沟道层界面上，势垒层与主沟道层界面上分别形成有二维电子气2DEG。
所述的隔离势垒层和势垒层为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，隔离沟道层、辅沟道层和主沟道层为InzGa1-zN，且0≤z≤0.05。
所述的高势垒层为Al0.5Ga0.5N。
所述的缓变势垒层为AlmGa1-m N，0≤m≤0.5，且从缓变势垒层与高势垒层界面到缓变势垒层与辅沟道层界面，缓变势垒层的Al组分m由0.5缓变为0。
所述的成核层为AlmGa1-mN，且0≤m≤1。
所述的凹槽中栅极两侧介质厚度为5～30nm，栅极底部介质层厚度为0～5nm，隔离势垒层上方介质层的厚度范围为30～500nm。
为实现上述目的，本发明提供的制作高电子迁移率晶体管的方法包括如下过程：
第一步，在衬底上，采用金属有机化合物化学气相淀积MOCVD技术外延厚度是30～100nm的成核层，其中成核层的成分为AlmGa1-mN，且0≤m≤1，外延采用的温度是980℃，压力是20Torr；
第二步，在成核层上，采用MOCVD技术外延厚度是1～5μm的主沟道层，其中主沟道的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第三步，在主沟道层上，采用MOCVD技术外延厚度是20nm的势垒层，其中势垒层的成分为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，外延采用的温度是600～1000℃，压力是40～200Torr；
第四步，在势垒层上，采用MOCVD技术外延厚度是10nm的辅沟道层，其中辅沟道层的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第五步，在辅沟道层上，采用MOCVD技术外延厚度是10nm的缓变势垒层，其中缓变势垒层的成分为AlmGa1-mN，0≤m≤0.5，铝组分从衬底方向向上由0％缓变为50％，外延采用的温度是920℃，压力是40Torr；
第六步，在缓变势垒层上，采用MOCVD技术外延厚度是5nm的高势垒层，其中高势垒层的成分是Al0.5Ga0.5N，外延采用的温度是920℃，压力是40Torr；
第七步，在高势垒层上，采用MOCVD技术外延厚度是10nm的隔离沟道层，其中隔离沟道层的成分是InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第八步，在隔离沟道层上，采用MOCVD技术外延厚度是20nm的隔离势垒层，其中隔离势垒层的成分是AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，外延采用的温度是600～1000℃，压力是40～200Torr；
第九步，光刻并采用反应离子刻蚀RIE技术刻蚀出凹槽，刻蚀至势垒层，反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W；
第十步，采用等离子体增强化学气相沉积PECVD设备淀积厚度为30～500nm的介质层，该介质层覆盖隔离势垒层表面和凹槽内壁；
第十一步，光刻并刻蚀出源极、栅极和漏极区域，其中源极和漏极区域从介质层表面开始刻蚀至势垒层，栅极区域在凹槽内，刻蚀凹槽中介质层至凹槽底部介质层厚度为0～5nm，且凹槽内栅极区域两侧分别保留有介质层；
第十二步，蒸发金属，形成源极、栅极和漏极，源极和漏极金属采用Ti/Al/Ni/Au组合，其中Ti的厚度为10～40nm，Al的厚度为30～160nm，Ni的厚度为20～120nm，Au的厚度为60～150nm；而栅极金属采用Ni/Au组合，其中Ni的厚度为10～40nm，Au的厚度为80～400nm。
所述的凹槽两侧保留的介质层厚度为5～30nm。
本发明具有如下优点：
1.更有效地避免电流崩塌现象。
本发明由于对器件纵向结构进行改进，采用隔离沟道层来响应表面态的各种影响，避免了主沟道中的2DEG被表面陷阱俘获，有效地避免了高场下因主沟道中二维电子气2DEG减少而导致的电流崩塌现象。
2.源漏欧姆接触电阻更小。
本发明中由于在隔离沟道层、辅沟道层、主沟道层中都形成有二维电子气2DEG，这些2DEG的迁移率远大于三维状态的体电子，从而大大降低源漏极欧姆接触电阻，提高器件性能。
附图说明
图1是本发明高电子迁移率晶体管剖面结构示意图；
图2是本发明高电子迁移率晶体管的制作流程图。
具体实施方式
参照图1，本发明高电子迁移率晶体管是基于宽禁带化合物半导体材料的异质结结构，该结构具体为：衬底1上面是成核层2，成核层2为AlmGa1-mN，且0≤m≤1；成核层2上方是主沟道层3，主沟道层3为InzGa1-zN，且0≤z≤0.05；主沟道3上方是势垒层4，势垒层4为AlxInyGa(1-x-y)N，且0≤x≤1，0≤y≤1，x+y≤1；势垒层4顶端两侧分别为源极10和漏极12，中间为栅极11；势垒层4上方是辅沟道层5，辅沟道层5为InzGa1-zN，且0≤z≤0.05；辅沟道层5上方是缓变势垒层6，缓变势垒层6为AlmGa1-m N，0≤m≤0.5，且自下而上缓变势垒层6的Al组分m由0缓变为0.5；缓变势垒层6上方是高势垒层7，高势垒层7为Al0.5Ga0.5N；高势垒层7上方是隔离沟道层8，隔离沟道层8为InzGa1-zN，且0≤z≤0.05；隔离沟道层8上方是隔离势垒层9，隔离势垒层9为AlxInyGa(1-x-y)N，且0≤x≤1，0≤y≤1，x+y≤1；栅极11处在隔离势垒层9和顶势垒层4之间的凹槽14中，栅极两侧及底部和隔离势垒层9上方都有介质层13，其中，凹槽中栅极两侧介质层的厚度为5～30nm，栅极底部介质层的厚度为0～5nm，隔离势垒层9上方介质层的厚度为30～500nm；隔离势垒层(9)与隔离沟道层(8)界面上，缓变势垒层(6)与辅沟道层(5)界面上，势垒层(4)和主沟道层(3)界面上分别形成有二维电子气2DEG。
实施例1
成核层采用GaN，主沟道层、辅沟道层和隔离沟道层采用GaN，势垒层采用Al0.25Ga0.75N，隔离势垒层采用Al0.2Ga0.8N。参照图2，制作过程如下：
步骤1，在衬底(1)上外延成核层(2)，如图2(a)。
衬底采用蓝宝石，并在其上采用金属有机化合物化学气相淀积MOCVD技术外延一层厚度为100nm的GaN成核层。外延GaN成核层的工艺条件为：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为20μmol/min。
步骤2，在成核层(2)上外延主沟道层(3)，如图2(b)。
在成核层(2)上，采用MOCVD技术外延厚度是5μm的GaN主沟道层(3)。外延GaN主沟道层的工艺条件为：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为105μmol/min。
步骤3，在主沟道层(3)上外延势垒层(4)，如图2(c)。
在主沟道层(3)上，采用MOCVD技术外延厚度是20nm的Al0.25Ga0.75N势垒层(4)。外延Al0.25Ga0.75N势垒层的工艺条件为：温度为1000℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为10μmol/min，镓源流量为36μmol/min。
步骤4，在势垒层(4)上外延辅沟道层(5)，如图2(d)。
在势垒层(4)上，采用MOCVD技术外延厚度是10nm的GaN辅沟道层(5)。外延GaN辅沟道层的工艺条件为：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为100μmol/min。
步骤5，在辅沟道层(5)上外延缓变势垒层(6)，如图2(e)。
在辅沟道层(5)上，采用MOCVD技术外延厚度是10nm的缓变势垒层(6)，其中缓变势垒层的成分为AlmGa1-mN，0≤m≤0.5，铝组分m从衬底方向向上由0缓变为0.5。外延缓变势垒层的工艺条件为：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量由0μmol/min到13μmol/min，镓源流量为20μmol/min。
步骤6，在缓变势垒层(6)上外延高势垒层(7)，如图2(f)。
在缓变势垒层(6)上，采用MOCVD技术外延厚度是5nm的Al0.5Ga0.5N高势垒层(7)。外延Al0.5Ga0.5N高势垒层的工艺条件为：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为13μmol/min，镓源流量为20μmol/min。
步骤7，在高势垒层(7)上外延隔离沟道层(8)，如图2(g)。
在高势垒层(7)上，采用MOCVD技术外延厚度是10nm的GaN隔离沟道层(8)。外延GaN辅沟道层的工艺条件为：温度为920℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为100μmol/min。
步骤8，在隔离沟道层(8)上外延隔离势垒层(9)，如图2(h)。
在隔离沟道层(8)上，采用MOCVD技术外延厚度是20nm的Al0.2Ga0.8N隔离势垒层(9)。外延Al0.2Ga0.8N高势垒层的工艺条件为：温度为1000℃，压力为40Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为4μmol/min，镓源流量为20μmol/min。
步骤9，光刻并采用干法刻蚀出凹槽(14)区域，如图2(i)。
光刻并采用反应离子刻蚀RIE技术刻蚀出凹槽区域，刻蚀深度为55nm。刻蚀凹槽区域采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为50W。
步骤10，淀积一层介质层(13)，如图2(j)。
采用等离子体增强化学气相沉积PECVD设备淀积厚度为30nm的SiN介质层(13)，该介质层覆盖隔离势垒层(9)表面和凹槽(14)内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤11，光刻并刻蚀出源极、栅极和漏极区域，如图2(k)。
光刻并刻蚀出源极、栅极和漏极区域，其中源极和漏极位于势垒层(4)顶端两侧，源极和漏极区域自介质层表面开始刻蚀至势垒层(4)，刻蚀深度为85nm；栅极区域在凹槽内，刻蚀凹槽中介质层至凹槽底部介质层厚度为0nm为止，且凹槽内栅极区域两侧分别留有介质层厚度为5nm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为50W。
步骤12，蒸发金属，形成源极、栅极和漏极，如图2(1)。
采用电子束蒸发技术在已刻蚀的源极和漏极区域蒸发金属，再在N2气氛中进行快速热退火，制作源极10和漏极12，其中源极和漏极金属采用Ti/Al/Ni/Au组合，且Ti的厚度为10nm，Al的厚度为30nm，Ni的厚度为20nm，Au的厚度为60nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
采用电子束蒸发技术在已刻蚀的栅极区域蒸发金属，栅极金属采用Ni/Au组合，其中Ni的厚度为10nm，Au的厚度为400nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
实施例2
成核层采用AlN，主沟道层、辅沟道层和隔离沟道层采用In0.05Ga0.95N，势垒层和隔离势垒层采用Al0.82In0.18N。制作过程如下：
步骤1，衬底采用蓝宝石，并在其上采用金属有机化合物化学气相淀积MOCVD技术外延一层厚度为30nm的AlN成核层。外延AlN成核层的工艺条件为：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为1500sccm，铝源流量为18μmol/min。
步骤2，在成核层(2)上，采用MOCVD技术外延厚度是1μm的In0.05Ga0.95N主沟道层(3)。外延In0.05Ga0.95N主沟道层的工艺条件为：温度为500℃，压力为200Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.8μmol/min。
步骤3，在主沟道层(3)上，采用MOCVD技术外延厚度是20nm的Al0.82In0.18N势垒层(4)。外延Al0.82In0.18N势垒层的工艺条件为：温度为600℃，压力为200Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为18μmol/min，铟源流量为1μmol/min。
步骤4，在势垒层(4)上，采用MOCVD技术外延厚度是10nm的In0.05Ga0.95N辅沟道层(5)。外延In0.05Ga0.95N辅沟道层的工艺条件为：温度为500℃，压力为200Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.8μmol/min。
步骤5，与实施例1的步骤5相同。
步骤6，与实施例1的步骤6相同。
步骤7，在高势垒层(7)上，采用MOCVD技术外延厚度是10nm的In0.05Ga0.95N隔离沟道层(8)。外延In0.05Ga0.95N隔离沟道层的工艺条件为：温度为500℃，压力为200Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.8μmol/min。
步骤8，在隔离沟道层(8)上，采用MOCVD技术外延厚度是20nm的Al0.82In0.18N隔离势垒层(9)。外延Al0.82In0.18N隔离势垒层的工艺条件为：温度为600℃，压力为200Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为18μmol/min，铟源流量为1μmol/min。
步骤9，与实施例1的步骤9相同。
步骤10，采用等离子体增强化学气相沉积PECVD设备淀积厚度为500nm的SiN介质层(13)，该介质层覆盖隔离势垒层(9)表面和凹槽(14)内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤11，光刻并刻蚀出源极、栅极和漏极区域，其中源极和漏极位于势垒层(4)顶端两侧，源极和漏极区域自介质层表面开始刻蚀至势垒层(4)，刻蚀深度为555nm；栅极区域在凹槽内，刻蚀凹槽中介质层至凹槽底部介质层厚度为5nm为止，且凹槽内栅极区域两侧分别留有介质层厚度为30nm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为80W。
步骤12，采用电子束蒸发技术在已刻蚀的源极和漏极区域蒸发金属，再在N2气氛中进行快速热退火，制作源极10和漏极12，其中源极和漏极金属采用Ti/Al/Ni/Au组合，且Ti的厚度为40nm，Al的厚度为60nm，Ni的厚度为120nm，Au的厚度为150nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
采用电子束蒸发技术在已刻蚀的栅极区域蒸发金属，栅极金属采用Ni/Au组合，其中Ni的厚度为40nm，Au的厚度为80nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
实施例3
成核层采用Al0.35Ga0.65N，主沟道层、辅沟道层和隔离沟道层采用In0.03Ga0.97N，势垒层和隔离势垒层采用Al0.27In0.03Ga0.7N。制作过程如下：
步骤1，衬底采用蓝宝石，并在其上采用金属有机化合物化学气相淀积MOCVD技术外延一层厚度为60nm的Al0.35Ga0.65N成核层。外延Al0.35Ga0.65N成核层的工艺条件为：温度为980℃，压力为20Torr，氢气流量为500sccm，氨气流量为1500sccm，铝源流量为18μmol/min，镓源流量为45μmol/min。
步骤2，在成核层(2)上，采用MOCVD技术外延厚度是1.5μm的In0.03Ga0.97N主沟道层(3)。外延In0.03Ga0.97N主沟道层的工艺条件为：温度为600℃，压力为150Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.2μmol/min。
步骤3，在主沟道层(3)上，采用MOCVD技术外延厚度是20nm的Al0.27In0.03Ga0.7N势垒层(4)。外延Al0.27In0.03Ga0.7N势垒层的工艺条件为：温度为700℃，压力为100Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为3.5μmol/min，铟源流量为2.4μmol/min，镓源流量为10μmol/min。
步骤4，在势垒层(4)上，采用MOCVD技术外延厚度是10nm的In0.03Ga0.97N辅沟道层(5)。外延In0.03Ga0.97N辅沟道层的工艺条件为：温度为600℃，压力为150Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.2μmol/min。
步骤5，与实施例1的步骤5相同。
步骤6，与实施例1的步骤6相同。
步骤7，在高势垒层(7)上，采用MOCVD技术外延厚度是10nm的In0.03Ga0.97N隔离沟道层(8)。外延In0.03Ga0.97N隔离沟道层的工艺条件为：温度为600℃，压力为150Torr，氢气流量为500sccm，氨气流量为5000sccm，镓源流量为10μmol/min，铟源流量为2.2μmol/min。
步骤8，在隔离沟道层(8)上，采用MOCVD技术外延厚度是20nm的Al0.27In0.03Ga0.7N隔离势垒层(9)。外延Al0.27In0.03Ga0.7N隔离势垒层的工艺条件为：温度为700℃，压力为100Torr，氢气流量为500sccm，氨气流量为5000sccm，铝源流量为3.5μmol/min，铟源流量为2.4μmol/min，镓源流量为10μmol/min。
步骤9，与实施例1的步骤9相同。
步骤10，采用等离子体增强化学气相沉积PECVD设备淀积厚度为200nm的SiN介质层(13)，该介质层覆盖隔离势垒层(9)表面和凹槽(14)内壁。淀积SiN介质层的工艺条件为：NH3的流量为2.5sccm，N2的流量为900sccm，SiH4的流量为200sccm，温度为300℃，压力为900mT，功率为25W。
步骤11，光刻并刻蚀出源极、栅极和漏极区域，其中源极和漏极位于势垒层(4)顶端两侧，源极和漏极区域自介质层表面开始刻蚀至势垒层(4)，刻蚀深度为255nm；栅极区域在凹槽内，刻蚀凹槽中介质层至凹槽底部介质层厚度为3nm为止，且凹槽内栅极区域两侧分别留有介质层厚度为15nm。刻蚀采用的工艺条件是：反应气体CF4的流量为20sccm，O2的流量为2sccm，压力为5mT，功率为60W。
步骤12，采用电子束蒸发技术在已刻蚀的源极和漏极区域蒸发金属，再在N2气氛中进行快速热退火，制作源极(10)和漏极(12)，其中源极和漏极金属采用Ti/Al/Ni/Au组合，且Ti的厚度为20nm，Al的厚度为160nm，Ni的厚度为60nm，Au的厚度为80nm；淀积金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于快速热退火采用的工艺条件为：温度为850℃，时间是60s。
采用电子束蒸发技术在已刻蚀的栅极区域蒸发金属，栅极金属采用Ni/Au组合，其中Ni的厚度为30nm，Au的厚度为200nm。淀积栅极金属采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～700W，蒸发速率小于
上述实施例仅本发明的几个优选实例不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (9)
1.一种高电子迁移率晶体管，自下而上包括：衬底(1)、成核层(2)、主沟道层(3)、势垒层(4)、介质层(13)；势垒层(4)顶端两侧分别为源极(10)和漏极(12)，中间为栅极(11)，其特征在于：势垒层(4)上依次增加有辅沟道层(5)、缓变势垒层(6)、高势垒层(7)、隔离沟道层(8)和隔离势垒层(9)；栅极(11)位于势垒层(4)与隔离势垒层(9)之间的凹槽(14)中，栅极的两侧及底部设有介质层(13)。
2.根据权利要求1所述的高电子迁移率晶体管，其特征在于，隔离势垒层(9)与隔离沟道层(8)界面上，缓变势垒层(6)与辅沟道层(5)界面上，势垒层(4)和主沟道层(3)界面上分别形成有二维电子气2DEG。
3.根据权利要求1所述的高电子迁移率晶体管，其特征在于，隔离势垒层(9)和势垒层(4)为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，隔离沟道层(8)、辅沟道层(5)和主沟道层(3)为InzGa1-zN，且0≤z≤0.05。
4.根据权利要求1所述的高电子迁移率晶体管，其特征在于，高势垒层(7)为Al0.5Ga0.5N。
5.根据权利要求1所述的高电子迁移率晶体管，其特征在于，缓变势垒层(6)为AlmGa1- mN，0≤m≤0.5，且从缓变势垒层(6)与高势垒层(7)界面到缓变势垒层(6)与辅沟道层(5)界面，缓变势垒层(6)的Al组分m由0.5缓变为0。
6.根据权利要求1所述的高电子迁移率晶体管，其特征在于，成核层(2)为AlmGa1-mN，且0≤m≤1。
7.根据权利要求9所述的高电子迁移率晶体管，其特征在于，凹槽(14)中栅极两侧介质厚度为5～30nm，栅极底部介质层厚度为0～5nm，隔离势垒层(9)上方介质层(13)的厚度范围为30～500nm。
8.一种制作高电子迁移率晶体管的方法，包括如下过程：
第一步，在衬底(1)上，采用金属有机化合物化学气相淀积MOCVD技术外延厚度是30～100nm的成核层(2)，其中成核层的成分为AlmGa1-mN，且0≤m≤1，外延采用的温度是980℃，压力是20Torr；
第二步，在成核层(2)上，采用MOCVD技术外延厚度是1～5μm的主沟道层(3)，其中主沟道的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第三步，在主沟道层(3)上，采用MOCVD技术外延厚度是20nm的势垒层(4)，其中势垒层(4)的成分为AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，外延采用的温度是600～1000℃，压力是40～200Torr；
第四步，在势垒层(4)上，采用MOCVD技术外延厚度是10nm的辅沟道层(5)，其中辅沟道层的成分为InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第五步，在辅沟道层(5)上，采用MOCVD技术外延厚度是10nm的缓变势垒层(6)，其中缓变势垒层的成分为AlmGa1-mN，0≤m≤0.5，铝组分从衬底方向向上由0％缓变为50％，外延采用的温度是920℃，压力是40Torr；
第六步，在缓变势垒层(6)上，采用MOCVD技术外延厚度是5nm的高势垒层(7)，其中高势垒层的成分是Al0.5Ga0.5N，外延采用的温度是920℃，压力是40Torr；
第七步，在高势垒层(7)上，采用MOCVD技术外延厚度是10nm的隔离沟道层(8)，其中隔离沟道层的成分是InzGa1-zN，且0≤z≤0.05，外延采用的温度是500～920℃，压力是40～200Torr；
第八步，在隔离沟道层(8)上，采用MOCVD技术外延厚度是20nm的隔离势垒层(9)，其中隔离势垒层的成分是AlxInyGa(1-x-y)N，且0＜x＜1，0≤y≤0.18，x+y≤1，外延采用的温度是600～1000℃，压力是40～200Torr；
第九步，光刻并采用反应离子刻蚀RIE技术刻蚀出凹槽(14)，刻蚀至势垒层(4)，反应气体CF4的流量为20sccm，O2的流量为2sccm压力为5mT，功率为50W；
第十步，采用等离子体增强化学气相沉积PECVD设备淀积厚度为30～500nm的介质层(13)，该介质层覆盖隔离势垒层(9)表面和凹槽(14)内壁；
第十一步，光刻并刻蚀出源极、栅极和漏极区域，其中源极和漏极区域从介质层表面开始刻蚀至势垒层(4)，栅极区域在凹槽(14)内，刻蚀凹槽中介质层至凹槽底部介质层厚度为0～5nm，且凹槽内栅极区域两侧分别保留有介质层；
第十二步，蒸发金属，形成源极、栅极和漏极，源极和漏极金属采用Ti/Al/Ni/Au组合，其中Ti的厚度为10～40nm，Al的厚度为30～160nm，Ni的厚度为20～120nm，Au的厚度为60～150nm；而栅极金属采用Ni/Au组合，其中Ni的厚度为10～40nm，Au的厚度为80～400nm。
9.根据权利要求8所述的方法，其特征在于，凹槽两侧保留的介质层厚度为5～30nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636270.5A CN109285881A (zh) | 2017-07-19 | 2017-07-19 | 高电子迁移率晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710636270.5A CN109285881A (zh) | 2017-07-19 | 2017-07-19 | 高电子迁移率晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109285881A true CN109285881A (zh) | 2019-01-29 |
Family
ID=65185551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710636270.5A Pending CN109285881A (zh) | 2017-07-19 | 2017-07-19 | 高电子迁移率晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109285881A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888011A (zh) * | 2019-03-12 | 2019-06-14 | 苏州汉骅半导体有限公司 | 半导体结构及其制造方法 |
| CN113257912A (zh) * | 2020-02-12 | 2021-08-13 | 苏州晶界半导体有限公司 | 一种增强型氮化物场效应晶体管 |
-
2017
- 2017-07-19 CN CN201710636270.5A patent/CN109285881A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888011A (zh) * | 2019-03-12 | 2019-06-14 | 苏州汉骅半导体有限公司 | 半导体结构及其制造方法 |
| CN113257912A (zh) * | 2020-02-12 | 2021-08-13 | 苏州晶界半导体有限公司 | 一种增强型氮化物场效应晶体管 |
| CN113257912B (zh) * | 2020-02-12 | 2024-04-26 | 苏州晶界半导体有限公司 | 一种增强型氮化物场效应晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130159B (zh) | 高电子迁移率晶体管 | |
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| CN105304689B (zh) | 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法 | |
| WO2020228352A1 (zh) | 半导体器件及其制备方法 | |
| CN104377241A (zh) | 功率半导体器件及其制造方法 | |
| CN102789982A (zh) | 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法 | |
| JP2016139781A (ja) | エンハンスメント型高電子移動度トランジスタおよびその製作方法 | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN109742142A (zh) | 一种GaN基HEMT器件及其制备方法 | |
| CN109873034A (zh) | 沉积多晶AlN的常关型HEMT功率器件及其制备方法 | |
| WO2021237901A1 (zh) | Iii族氮化物凹槽栅常关型p沟道hemt器件及其制作方法 | |
| CN106684151A (zh) | 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN102544086B (zh) | 氮化镓基高电子迁移率晶体管及其制作方法 | |
| CN109285881A (zh) | 高电子迁移率晶体管 | |
| CN201820759U (zh) | 一种场效应晶体管 | |
| CN206441733U (zh) | 一种高阈值电压高迁移率凹槽栅mosfet结构 | |
| CN105304707A (zh) | 一种增强型hemt器件 | |
| CN110504316B (zh) | 具有分割子器件的GaN高电子迁移率晶体管及制造方法 | |
| CN105679679B (zh) | 一种GaN基凹槽栅MISFET的制备方法 | |
| CN105609551B (zh) | 立体多槽栅增强型hemt器件及其制备方法 | |
| CN109742144B (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN107170800A (zh) | 一种复合钝化层栅场板GaN HEMT元胞结构及器件 | |
| CN111682064A (zh) | 高性能MIS栅增强型GaN基高电子迁移率晶体管及其制备方法 | |
| CN102315261B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190129 |
|
| WD01 | Invention patent application deemed withdrawn after publication |