CN107706238A - Hemt器件及其制造方法 - Google Patents

Hemt器件及其制造方法 Download PDF

Info

Publication number
CN107706238A
CN107706238A CN201710181293.1A CN201710181293A CN107706238A CN 107706238 A CN107706238 A CN 107706238A CN 201710181293 A CN201710181293 A CN 201710181293A CN 107706238 A CN107706238 A CN 107706238A
Authority
CN
China
Prior art keywords
barrier layer
hemt device
layer
cushion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710181293.1A
Other languages
English (en)
Other versions
CN107706238B (zh
Inventor
张新川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201710181293.1A priority Critical patent/CN107706238B/zh
Publication of CN107706238A publication Critical patent/CN107706238A/zh
Application granted granted Critical
Publication of CN107706238B publication Critical patent/CN107706238B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种HEMT器件及其制造方法。该HEMT器件包括:衬底、位于衬底一侧并同层设置的缓冲层和阻挡层、位于阻挡层和缓冲层远离衬底一侧的有源层以及位于有源层远离阻挡层一侧的势垒层。其中,阻挡层包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,阻挡层中超过预设厚度的至少一部分的铝摩尔组分沿有源层向衬底的方向渐变且含有受主杂质。本发明提供的HEMT器件在阻挡层内形成3DHG。高浓度的3DHG与有源层的2DHG形成p‑n结,从而抑制了有源层中的2DEG注入到阻挡层,降低了阻挡层泄漏电流,另外3DHG使阻挡层的导带抬高,提高了2DEG的限域性,从而抑制了HEMT器件的“短沟道效应”。

Description

HEMT器件及其制造方法
技术领域
本发明涉及半导体及半导体制造技术领域,具体而言,涉及一种HEMT器件及其制造方法。
背景技术
与其它半导体材料相比,氮化镓(GaN)材料具有禁带宽度大、临界击穿电场高、饱和电子速度高、导热率高及化学性质稳定等优点。另外III族氮化物材料具有较强的自发极化和压电极化效应,氮化镓(GaN)可以与铝镓氮(AlGaN)、铟铝氮(InAlN)和铝氮(AlN)等材料形成具有高面密度和高迁移率的二维电子气(Two Dimensional Electron Gas,2DEG)导电沟道。因此氮化镓(GaN)基高电子迁移率晶体管(High Electron Mobility Transistor,HEMT)具有电流密度大、功率密度大、高频特性好及耐高温等特点,在军用和民用的微波功率领域有着广泛的应用前景。
在氮化镓(GaN)基HEMT器件中,当HEMT器件的栅长较短时,HEMT器件的泄漏电流很大,甚至无法关断。HEMT器件的缓冲层的泄漏电流会严重限制HEMT器件的频率特性和功率特性。为了抑制HEMT器件的缓冲层泄漏电流,必须提高缓冲层的电阻率或者提高异质结对2DEG的限制能力,阻止2DEG向缓冲层漂移。
目前减小缓冲层泄漏电流的方法主要有:①在缓冲层中掺杂,缓冲层在没有掺杂时,电阻率在107Ω·cm数量级,进行p型掺杂或引入深能级陷阱后,缓冲层的电阻率将会提高1~2个数量级,从而达到减小泄漏电流的目的。②采用背势垒,采用背势垒能够提高2DEG的限域性并抬高缓冲层的导带高度,将2DEG限制在一个更窄更深的势阱中,阻止沟道电子注入缓冲层,从而达到抑制缓冲层泄漏电流的目的。
在缓冲层中进行掺杂可以补偿或俘获由于晶格缺陷以及材料生长过程中引入的氧(O)、硅(Si)等杂质产生的自由电子,从而提高缓冲层的电阻率降低缓冲层的泄漏电流。在氮化镓(GaN)材料中,常用的掺杂材料主要有镁(Mg)、铁(Fe)和碳(C)等,但这些杂质在氮化镓(GaN)中的激活率很低,效果并不理想。以Mg杂质为例,Mg在氮化镓(GaN)材料中的激活能约为200meV,并且随着材料禁带宽度的增大,镁(Mg)的激活能将会更高,而室温下热电压κT/q只有26mV,从而室温下镁(Mg)的电离率很低。
由于背势垒和氮化镓(GaN)沟道存在晶格失配,使用背势垒不仅在缓冲层和沟道层之间由于晶格失配引入陷阱,降低了2DEG的迁移率,而且背势垒中铝镓氮(AlGaN)和势垒层中铝镓氮(AlGaN)的极化作用对二维电子气的贡献相反,从而降低了沟道二维电子气的浓度,增加了器件的导通电阻。
发明内容
有鉴于此,本发明的目的在于提供一种HEMT器件及其制造方法,以解决上述问题。
为实现上述目的,本发明提供如下技术方案:
一种HEMT器件,所述HEMT器件包括:
衬底;
位于所述衬底一侧并同层设置的缓冲层和阻挡层;
位于所述阻挡层和缓冲层远离所述衬底一侧的有源层;
位于所述有源层远离所述阻挡层一侧的势垒层;
其中,所述阻挡层包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,所述阻挡层中超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向渐变且含有受主杂质。
优选地,所述HEMT器件还包括:
分别生长于所述势垒层上的源极和漏极以及位于所述源极与漏极之间的栅极;及
位于衬底一侧与所述阻挡层同层设置的缓冲层;其中:
所述阻挡层位于所述栅极下方与所述栅极对应设置,使所述栅极与所述势垒层接触的部分在所述阻挡层上的投影位于所述阻挡层两侧边界之内。
优选地,所述缓冲层包括分别位于所述阻挡层相对两侧的第一部分和第二部分。
优选地,所述缓冲层位于所述阻挡层靠近所述源极的一侧。
优选地,所述缓冲层位于所述阻挡层靠近所述漏极的一侧。优选地,所述阻挡层的厚度在30nm到3000nm之间,所述预设厚度大于或等于30nm。
优选地,所述受主杂质为P型杂质,所述P型杂质的浓度在1×1017cm-3到1×1021cm-3之间。
优选地,所述P型杂质为镁。
优选地,所述镁的浓度为1×1019cm-3
优选地,所述超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向逐渐增加,且在0到40%之间变化。
本发明还提供一种HEMT器件的制造方法,所述方法包括:
提供一衬底;
在衬底一侧形成阻挡层和缓冲层,缓冲层和阻挡层同层设置;
在位于阻挡层和缓冲层远离衬底的一侧形成有源层;
在位于有源层远离阻挡层的一侧形成势垒层;
其中,所述阻挡层包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,所述阻挡层中超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向渐变且含有受主杂质,所述缓冲层包括分别位于所述阻挡层相对两侧的第一部分和第二部分、或所述缓冲层位于所述阻挡层靠近所述源极的一侧、或所述缓冲层位于所述阻挡层靠近所述漏极的一侧。
优选地,所述方法还包括:
在所述势垒层上形成源极和漏极及位于所述源极与漏极之间的栅极,使得所述栅极与所述势垒层接触的部分在所述阻挡层上的投影位于所述阻挡层两侧边界之内。
与现有技术相比,本发明提供的HEMT器件在渐变铝(Al)组分阻挡层内,强的自发极化电场使P型杂质的电离率提高,从而形成三维空穴气(Three Dimensional Hole Gas,3DHG)。高浓度的3DHG与有源层的2DHG形成p-n结,从而抑制了有源层中的2DEG注入到阻挡层,降低了阻挡层泄漏电流,另外3DHG使阻挡层的导带抬高,提高了2DEG的限域性,从而抑制了HEMT器件的“短沟道效应”。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍。应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例一提供的HEMT器件的结构示意图。
图2为本发明实施例提供的HEMT器件的阻挡层的一种配置示意图。
图3为本发明实施例提供的HEMT器件的阻挡层的另一种配置示意图。
图4为本发明实施例提供的HEMT器件与传统的HEMT器件在器件纵向部分区域的导带对比图。
图5为本发明实施例提供的HEMT器件与传统的HEMT器件的输出特性曲线对比图。
图6为本发明实施例二提供的HEMT器件的结构示意图。
图7为本发明实施例三提供的HEMT器件的结构示意图。
图8为本发明实施例四提供的HEMT器件的结构示意图。
图9为本发明实施例提供的HEMT器件的制造方法的流程图。
图10为本发明实施例提供的HEMT器件的另一制造方法的流程图。
图标:100-HEMT器件;110-衬底;120-阻挡层;130-有源层;140-势垒层;150-漏极;160-栅极;170-源极;121-第一半导体层;122-第二半导体层;123-第三半导体层;180-成核层;190-缓冲层;191-第一部分;192-第二部分。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为只是或暗示相对重要性。
实施例一
图1示出了本发明实施例一提供的HEMT器件100的结构示意图。HEMT器件100包括:衬底110、阻挡层120、有源层130、势垒层140、漏极150、栅极160和源极170。
在本实施例中,衬底110可以是由蓝宝石(Sapphire)、碳化硅(SiC)、氮化硅(GaN)、硅(Si)、稀土氧化物或者本领域的技术人员公知的任何其它适合生长III-V族化合物的材料所制成,本发明对此没有任何限制。
阻挡层120位于衬底110的一侧,其可代替传统HEMT器件的缓冲层。在本实施例中,阻挡层120包括含铝化合物,例如,包括铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)、氮化镓(GaN)和其它半导体材料中的至少一种材料制成的叠层,且阻挡层120不能只是由氮化镓(GaN)制成。优选地,在本实施例中,阻挡层120的厚度在30nm到3000nm之间。阻挡层120中含有受主杂质,所述受主杂质优选为P型杂质,所述P型杂质的浓度在1×1017cm-3到1×1021cm-3之间。优选地,在本实施例中,所述P型杂质为镁(Mg),所述镁(Mg)的浓度为1×1019cm-3。此外,本实施例中,所述阻挡层120至少包括一层含有受主杂质的预设厚度层,预设厚度层可以在阻挡层120中靠近衬底110的最外侧,也可以在远离衬底110的最外侧,还可以在阻挡层120的中间,当有两层及以上预设厚度层时,预设厚度层相间分布,相邻层之间的间隔可以相同或者不同,在此不限定。所述阻挡层120中超过预设厚度的至少一部分的铝(Al)摩尔组分沿所述有源层130向所述衬底110的方向渐变。例如,较佳地,阻挡层120中的铝(Al)摩尔组分沿有源层130向衬底110的方向逐渐增加,且在0到40%之间变化。优选地,所述每层预设厚度层不小于30nm,即所述铝(Al)摩尔组分逐渐增加的那部分阻挡层120的厚度不小于30nm。
图2为本实施例提供的HEMT器件100的阻挡层120的一种配置示意图,阻挡层120包含第一半导体层121和第二半导体层122。其中所述第一半导体层121即为预设厚度层,为含Al化合物,含有受主杂质,且其铝(Al)摩尔组分沿有源层130向衬底110的方向逐渐增加,且在0到40%之间变化。优选地,第一半导体层121的厚度为200nm,第一半导体层121中铝(Al)摩尔组分沿有源层130向衬底110的方向从5%逐渐增大至30%。所述第二半导体层122包含含Al化合物,包括铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)、氮化镓(GaN)和其它半导体材料中的至少一种材料制成的叠层。所述第二半导体层122位于第一半导体层121靠近衬底110一侧。优选地,所述第二半导体层122为铝镓氮(AlGaN)。
图3为本实施例提供的HEMT器件100的阻挡层120的另一种配置示意图,与图2所述配置的不同之处在于:阻挡层120除包含第一半导体层121和第二半导体层122外,还包含第三半导体层123。其中所述第一半导体层121和第二半导体层122与图2所述配置相同,所述第三半导体层123包含含Al化合物,包括铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)、氮化镓(GaN)和/或其它半导体材料中的至少一种材料制成的叠层。所述第三半导体层123位于第一半导体层121靠近有源层130一侧。优选地,所述第三半导体层123为氮化镓(GaN)。如果衬底110材料与阻挡层120材料晶格失配较大,优选地,在本实施例中,HEMT器件100还包括成核层180。成核层180位于衬底110和阻挡层120之间,以减小衬底110和阻挡层120之间的晶格失配。优选地,在本实施例中,成核层180由铝氮(AlN)制成。
有源层130位于阻挡层120远离衬底110的一侧,其晶格质量优于阻挡层120,且载流子迁移率高于阻挡层120。在本实施例中,有源层130代替传统HEMT器件的沟道层。在本实施例中,有源层130可以由氮化镓(GaN)、铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)和其它半导体材料中的至少一种材料制成。优选地,在本实施例中,有源层130的材料是氮化镓(GaN)。
势垒层140位于有源层130远离阻挡层120的一侧,势垒层140是若干层可以与有源层130形成异质结的半导体材料或若干层可以与有源层130形成异质结的半导体材料和绝缘材料的叠层。所述半导体材料可以是,但不限于,铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)和铝氮(AlN)等。
漏极150、栅极160和源极170分别生长于势垒层140上,栅极160位于源极170与漏极150之间的。源极170和漏极150分别位于势垒层140上的相对两侧。本实施例中,源极170与势垒层140的接触类型为欧姆接触,漏极150与势垒层140的接触类型为欧姆接触。其中,源极170和漏极150的材料可以是一种金属材料,也可以是多种金属的复合材料。栅极160位于势垒层140上且位于源极170与漏极150之间。本实施例中,栅极160与势垒层140的接触类型可以为肖特基接触,或者是栅极160与势垒层140亦可以形成MIS结构。栅极160的材料可以是单层金属,也可以是多层金属的层叠。
图4为本发明提供的HEMT器件100与传统的HEMT器件在器件纵向部分区域的导带对比图。曲线A表示传统无背势垒HEMT器件在器件纵向部分区域的导带,曲线B表示本发明提供的HEMT器件100在器件纵向部分区域的导带,曲线C表示传统含背势垒结构的HEMT器件在器件纵向部分区域的导带。
图5为本发明的提供的HEMT器件100与传统的HEMT器件的输出特性曲线对比图。栅源电压为3V,栅漏电压为0~10V。曲线A表示传统无背势垒HEMT器件的输出曲线,曲线B为本发明提供的HEMT器件100的输出曲线,曲线C为传统含背势垒结构的HEMT器件的输出曲线。
从图4和图5可以看出,与传统无背势垒HEMT器件相比,本发明提供的HEMT器件100抬高了阻挡层120的导带高度,从而可以抑制2DEG进入阻挡层120,降低器件的泄漏电流,改善器件的亚阈值特性。与传统含背势垒结构的HEMT器件相比,本发明提供的HEMT器件100的导通电阻降低,最大饱和电流增大,说明本发明提供的HEMT器件100的2DEG面密度得到提高,接近传统无背势垒HEMT器件。
实施例二
图6是本发明实施例二提供的HEMT器件100的结构示意图。如图6所示,本实施例与实施例一类似,不同之处在于,实施例二中,HEMT器件100还包括与阻挡层120同层设置的缓冲层190,阻挡层120位于栅极160下方与栅极160对应设置,使栅极160与所述势垒层140接触的部分在阻挡层120上的投影位于阻挡层120两侧边界之内。一般而言,所述栅极160包括T型栅和矩形栅两种类型,当为矩形栅时,栅极160分别靠近源极170和漏极150的两侧边界在阻挡层120上的投影均位于阻挡层120两侧边界之内。当为T型栅时,只需要T型栅与所述势垒层140接触的部分在阻挡层120上的投影位于阻挡层120两侧边界之内即可。
缓冲层190为由铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)、氮化镓(GaN)和其它半导体材料中的至少一种材料制成的叠层。缓冲层190用于提高有源层130的晶格质量。缓冲层190的厚度与阻挡层120的厚度大致相等。优选地,在本实施例中,缓冲层190包括分别位于阻挡层120相对两侧的第一部分191和第二部分192。
实施例三
图7为本发明实施例三提供的HEMT器件100的结构示意图。如图7所示,本实施例与实施例二类似,不同之处在于:实施例三中,缓冲层190位于阻挡层120靠近所述源极170的一侧,也即,阻挡层120位于缓冲层190靠近所述漏极150一侧;所述栅极160为T型栅,所述栅极160与所述势垒层140接触的界面在所述阻挡层120上的投影位于所述阻挡层120两侧边界之内。阻挡层120设置在靠近漏极150一侧,不会降低栅极160和源极170之间的电子浓度,从而栅源电阻变化不大,从而射频特性不会明显变差;同时,会降低栅极160和漏极150之间的电子浓度,从而可以调制栅漏之间的电场分布,从而提高器件的击穿电压。
实施例四
图8为本发明实施例四提供的HEMT器件100的结构示意图。如图8所示,本实施例与实施例三类似,不同之处在于,实施例四中,缓冲层190位于阻挡层120靠近漏极150的一侧。
请参阅图9,本发明还提供一种HEMT器件100的制造方法,所述方法包括:
步骤S101,提供一衬底110。
步骤S102,在衬底110一侧形成缓冲层190和阻挡层120,缓冲层190和阻挡层120同层设置。
其中,所述阻挡层120包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,所述阻挡层120中超过预设厚度的至少一部分的铝摩尔组分沿所述有源层130向所述衬底110的方向渐变且含有受主杂质。缓冲层190包括分别位于所述阻挡层120相对两侧的第一部分191和第二部分192(如图6所示的结构)、或所述缓冲层190位于阻挡层120靠近源极170的一侧(如图7所示的结构)、或缓冲层190位于阻挡层120靠近漏极150的一侧(如图8所示的结构)。
步骤S103,在位于阻挡层120和缓冲层190远离衬底110的一侧形成有源层130。
步骤S104,在位于有源层130远离阻挡层120的一侧形成势垒层140。
在另一实施例的制造方法中,请参阅图10,在实施步骤S104后,所述方法还包括:
步骤S105,在所述势垒层140上形成源极170和漏极150及位于所述源极170与漏极150之间的栅极160,使得所述栅极160与所述势垒层140接触的部分在所述阻挡层120上的投影位于所述阻挡层120两侧边界之内。
本发明提供的HEMT器件100通过在渐变铝(Al)组分阻挡层120内形成3DHG,高浓度的3DHG与有源层130的2DHG形成p-n结,抬高了阻挡层120或阻挡层120和缓冲层190的导带高度,抑制2DEG进入阻挡层120或阻挡层120和缓冲层190,从而降低HEMT器件100的泄漏电流,改善HEMT器件100的亚阈值特性,提高2DEG面密度,使得HEMT器件100的导通电阻降低,最大饱和电流增大,从而抑制了HEMT器件100的“短沟道效应”。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接。可以是机械连接,也可以是电性连接。可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中,还需要说明的是,术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (12)

1.一种HEMT器件,其特征在于,包括:
衬底;
位于所述衬底一侧并同层设置的缓冲层和阻挡层;
位于所述阻挡层和缓冲层远离所述衬底一侧的有源层;
位于所述有源层远离所述阻挡层一侧的势垒层;
其中,所述阻挡层包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,所述阻挡层中超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向渐变且含有受主杂质。
2.根据权利要求1所述的HEMT器件,其特征在于,所述HEMT器件还包括:
分别生长于所述势垒层上的源极和漏极以及位于所述源极与漏极之间的栅极;其中:
所述阻挡层位于所述栅极下方与所述栅极对应设置,使所述栅极与所述势垒层接触的部分在所述阻挡层上的投影位于所述阻挡层两侧边界之内。
3.根据权利要求2所述的HEMT器件,其特征在于,所述缓冲层包括分别位于所述阻挡层相对两侧的第一部分和第二部分。
4.根据权利要求2所述的HEMT器件,其特征在于,所述缓冲层位于所述阻挡层靠近所述源极的一侧。
5.根据权利要求2所述的HEMT器件,其特征在于,所述缓冲层位于所述阻挡层靠近所述漏极的一侧。
6.根据权利要求1-5任意一项所述的HEMT器件,其特征在于,所述阻挡层的厚度在30nm到3000nm之间,所述预设厚度大于或等于30nm。
7.根据权利要求1-5任意一项所述的HEMT器件,其特征在于,所述受主杂质为P型杂质,所述P型杂质的浓度在1×1017cm-3到1×1021cm-3之间。
8.根据权利要求7所述的HEMT器件,其特征在于,所述P型杂质为镁。
9.根据权利要求8所述的HEMT器件,其特征在于,所述镁的浓度为1×1019cm-3
10.根据权利要求1-5任意一项所述的HEMT器件,其特征在于,所述超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向逐渐增加,且在0到40%之间变化。
11.一种HEMT器件的制造方法,其特征在于,所述方法包括:
提供一衬底;
在衬底一侧形成缓冲层和阻挡层,缓冲层和阻挡层同层设置;
在位于阻挡层和缓冲层远离衬底的一侧形成有源层;
在位于有源层远离阻挡层的一侧形成势垒层;
其中,所述阻挡层包括铟铝镓氮、铝镓氮、铟铝氮、氮化镓和铝氮其中的至少一种材料,所述阻挡层中超过预设厚度的至少一部分的铝摩尔组分沿所述有源层向所述衬底的方向渐变且含有受主杂质,所述缓冲层包括分别位于所述阻挡层相对两侧的第一部分和第二部分、或所述缓冲层位于所述阻挡层靠近所述源极的一侧、或所述缓冲层位于所述阻挡层靠近所述漏极的一侧。
12.根据权利要求11所述的HEMT器件的制造方法,其特征在于,所述方法还包括:
在所述势垒层上形成源极和漏极及位于所述源极与漏极之间的栅极,使得所述栅极与所述势垒层接触的部分在所述阻挡层上的投影位于所述阻挡层两侧边界之内。
CN201710181293.1A 2017-03-24 2017-03-24 Hemt器件及其制造方法 Active CN107706238B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710181293.1A CN107706238B (zh) 2017-03-24 2017-03-24 Hemt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710181293.1A CN107706238B (zh) 2017-03-24 2017-03-24 Hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN107706238A true CN107706238A (zh) 2018-02-16
CN107706238B CN107706238B (zh) 2020-05-05

Family

ID=61169594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710181293.1A Active CN107706238B (zh) 2017-03-24 2017-03-24 Hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN107706238B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638074A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
WO2022143778A1 (zh) * 2020-12-29 2022-07-07 苏州能讯高能半导体有限公司 一种半导体器件的外延结构、制备方法及半导体器件
WO2024104301A1 (zh) * 2022-11-14 2024-05-23 北京大学 一种高稳定性的GaN器件以及GaN桥式集成电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
CN105229207A (zh) * 2013-02-15 2016-01-06 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
WO2016097576A1 (fr) * 2014-12-15 2016-06-23 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
US9419125B1 (en) * 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
CN205692835U (zh) * 2016-06-08 2016-11-16 苏州能屋电子科技有限公司 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
CN105229207A (zh) * 2013-02-15 2016-01-06 阿聚尔斯佩西太阳能有限责任公司 在异质基底上的第III族氮化物缓冲层结构的p型掺杂
WO2016097576A1 (fr) * 2014-12-15 2016-06-23 Centre National De La Recherche Scientifique - Cnrs - Transistor hemt
US9419125B1 (en) * 2015-06-16 2016-08-16 Raytheon Company Doped barrier layers in epitaxial group III nitrides
CN205692835U (zh) * 2016-06-08 2016-11-16 苏州能屋电子科技有限公司 增强型自支撑垂直结构Ⅲ族氮化物HEMT器件及AlGaN/GaN HEMT器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109638074A (zh) * 2018-11-28 2019-04-16 中国科学院半导体研究所 具有n-p-n结构背势垒的高电子迁移率晶体管及其制作方法
WO2022143778A1 (zh) * 2020-12-29 2022-07-07 苏州能讯高能半导体有限公司 一种半导体器件的外延结构、制备方法及半导体器件
WO2024104301A1 (zh) * 2022-11-14 2024-05-23 北京大学 一种高稳定性的GaN器件以及GaN桥式集成电路

Also Published As

Publication number Publication date
CN107706238B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
Shibata et al. 1.7 kV/1.0 mΩcm 2 normally-off vertical GaN transistor on GaN substrate with regrown p-GaN/AlGaN/GaN semipolar gate structure
CN104521000B (zh) 具有可调的高栅极‑源极额定电压的iii族氮化物增强型晶体管
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
CN110392929A (zh) 氮化镓晶体管
EP2955757B1 (en) Nitride power component and manufacturing method therefor
KR101285598B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
CN102789982A (zh) 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN107482059B (zh) 一种GaN异质结纵向逆导场效应管
CN108447907A (zh) 晶体管及其制备方法
CN103123934B (zh) 具势垒层的氮化镓基高电子迁移率晶体管结构及制作方法
WO2015008430A1 (ja) 半導体装置
CN104347696A (zh) 半导体装置以及其制造方法
CN108054208B (zh) 横向型氮化镓基场效应晶体管及其制作方法
CN106653840A (zh) 一种半导体器件及其制造方法
CN106298903A (zh) 二次外延p型ⅲ族氮化物实现增强型hemt的方法及增强型hemt
CN107393890A (zh) 一种石墨烯掩埋散热层和纵向沟道GaN MISFET元胞结构及制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
US10283598B2 (en) III-V heterojunction field effect transistor
CN107706238A (zh) Hemt器件及其制造方法
CN201820759U (zh) 一种场效应晶体管
CN107393954B (zh) 一种GaN异质结纵向场效应管
KR20140112272A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
CN102842613A (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
WO2020216250A1 (zh) 一种增强型器件及其制备方法
CN110970499A (zh) GaN基横向超结器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant